

VHDL

Übungsblatt 1

Aufgabe 1)

Erzeugen Sie ein Projekt unter Vivado, welches eine Entity mit den folgenden Ports erzeugt:

Clk, Reset	IN Port std_logic
A,B	IN Port std_logic
SigOut	OUT Port std_logic

Die Signale A und B sollen in einem synchronen Prozess folgendermassen verknüpft werden

- | | |
|------------------|--|
| 1. Registerstufe | $E1 = A \text{ xor } B$ |
| 2. Registerstufe | $E2 = E1 \text{ and } (A \text{ or } B)$ |
| 3. Registerstufe | $E3 = E1 \text{ or } E2 \text{ xor } B$ |
| 4. Registerstufe | $\text{DataOut} = E3$ |

- a) Skizzieren Sie bitte die Architecture
- b) Entwerfen Sie den VHDL Code
- c) Erzeugen Sie eine Clk mit einer beliebigen Periodendauer in einem Constrainfile
- d) Synthetisieren Sie den VHDL Code
- e) Ordnen Sie die VHDL Code Zeilen, die ein Register erzeugen, dem Synthesebild zu