

VHDL

Übungsblatt 2.5

Aufgabe 1) Entwurf, Implementierung, Synthese, Simulation und Dokumentation von VHDL Code

Erzeugen Sie ein Projekt unter Vivado, welches eine Entity mit den folgenden Ports erzeugt:

Clk, Reset	IN Port std_logic
DataIn	IN Port std_logic
DataOut	OUT Port std_logic_vector (2 DOWNTO 0)

Falls DataIn == '1' dann soll ein 3 Bit Speicher um 1 inkrementiert werden. Der 3 Bit Speicher soll als Integer Speicher realisiert werden. Sonst verbleibt der Wert im Speicher.

Architekturplanung:

a) Skizzieren Sie bitte die Architecture, indem Sie den 3 Bit Speicher als Prozessvariable realisieren

Implementierung

b) Implementieren Sie bitte die Architecture von a) in VHDL

Synthese

c) Synthetisieren Sie den VHDL Code

d) Ordnen Sie die VHDL Code Zeilen, die ein Register erzeugen, dem Synthesebild zu

Simulation

e) Schreiben Sie eine Testbench, die die o.g. VHDL Komponente mit Daten versorgt

f) Simulieren Sie den Code und überprüfen Sie die korrekte Funktionalität

Dokumentation

g) Überführen Sie alle Informationen in eine Dokumentation