

VHDL

Übungsblatt 2

Aufgabe 1)

Erzeugen Sie VHDL Code, welcher eine Entity mit den folgenden Ports erzeugt:

Clk, Reset	IN Port std_logic
DataIn1, DataIn2, DataIn3	IN Port std_logic
SigOut	OUT Port std_logic

Die DataIn-Signale enthalten Daten im unsigned Integerbereich von 0 ... 15.

Implementieren Sie bitte folgende mathematische Berechnungen:

$Add1 = DataIn1 + DataIn2$

$Add2 = DataIn1 + DataIn3$

$Mul11 = Add1 * Add2$

$Sub1 = Mul1 - Add2$

$SigOut = Sub1$

Architecture Planung:

- a) Skizzieren Sie bitte die Architecture, indem Sie nur synchrone Signale verwenden
- b) Skizzieren Sie bitte die Architecture, indem Sie nur SigOut als synchronous Signal verwenden

Implementierung

- c) Implementieren Sie bitte die Architecture von a), indem Sie nur einen Prozess verwenden
- d) Implementieren Sie bitte die Architecture von b) indem Sie für jede individuelle Berechnung einen eigenen Prozess verwenden, ohne die Anzahl der Register zu erhöhen.

Synthese

- e) Erzeugen Sie eine Clk mit einer beliebigen Periodendauer in einem Constrainingfile
- f) Synthetisieren Sie den VHDL Code
- g) Ordnen Sie die VHDL Code Zeilen, die ein Register erzeugen, dem Synthesebild zu

Aufgabe 2)

- a) Implementieren Sie Aufgabe 1c) erneut, indem Sie für alle asynchronen Signale Variablen benutzen
- b) Implementieren Sie Aufgabe 1d) erneut, indem Sie für alle asynchronen Signale eigene Prozess nutzen, diese aber in dem jeweiligen Prozess als Variablen darstellen

Im Anschluss führen Sie bitte auch die Aufgabenteile e), f) und g) durch.