

VHDL

Übungsblatt 3

Aufgabe 1)

Erzeugen Sie VHDL Code, welcher eine Entity mit den folgenden Ports erzeugt:

Clk, Reset	IN Port std_logic
DataIn1	IN Port std_logic (7 downto 0)
SigOut	OUT Port std_logic (7 downto 0)

Folgende Berechnung wird als Faltung bezeichnet (FIR Filter):

$$\text{Coeff1} = 33$$

$$\text{Coeff2} = 11$$

$$\text{Coeff3} = 54$$

$$\text{Coeff4} = \text{Coeff2}$$

$$\text{Coeff5} = \text{Coeff1}$$

$$\begin{aligned} \text{FaltSum} = & \text{DataIn1}[0] * \text{Coeff1} + \\ & \text{DataIn1}[1] * \text{Coeff2} + \\ & \text{DataIn1}[2] * \text{Coeff3} + \\ & \text{DataIn1}[3] * \text{Coeff4} + \\ & \text{DataIn1}[4] * \text{Coeff5} \end{aligned}$$

$$\text{FaltSum} = \text{FaltSum} / 64$$

$$\text{SigOut} = \text{FaltSum}$$

Architektur Planung:

- a) Skizzieren Sie bitte die Architektur, indem Sie nur synchrone Signale verwenden
- b) Skizzieren Sie bitte die Architektur, indem Sie nur SigOut als synchrones Signal verwenden
- c) Verwenden Sie bitte so viele Variablen wie möglich in nur einem synchronen Prozess
- d) Skizzieren Sie bitte die Architektur, indem Sie nur SigOut als synchrones Signal verwenden und Variablen auch in asynchronen Prozessen verwenden

Implementierung

- c) Implementieren Sie bitte die Architektur von a) und c), indem Sie jeweils nur einen Prozess verwenden
- d) Implementieren Sie bitte die Architektur von b) und d) indem Sie für jede individuelle Berechnung einen eigenen Prozess verwenden, ohne die Anzahl der Register zu erhöhen.

Synthese

- e) Erzeugen Sie eine Clk mit einer beliebigen Periodendauer in einem Constrainingfile
- f) Synthetisieren Sie den VHDL Code
- g) Ordnen Sie die VHDL Code Zeilen, die ein Register erzeugen, dem Synthesebild zu