

VHDL

Übungsblatt 4

Erzeugen Sie VHDL Code, welcher eine Entity mit den folgenden Ports erzeugt:

Clk, Reset	IN Port std_logic
SelectIn	IN Port std_logic
DataIn1	IN Port std_logic (7 downto 0)
SigOut	OUT Port std_logic (7 downto 0)

Es kommen für ein FIR Filter zwei Koeffizientensätze zur Anwendung:

Koeffizientensatz 1

Koeffizientensatz 2

Coeff0 = 0

Coeff0 = 35

Coeff1 = 33

Coeff1 = 22

Coeff2 = 11

Coeff2 = 13

Coeff3 = 54

Coeff3 = 99

Coeff4 = Coeff2

Coeff4 = Coeff2

Coeff5 = Coeff1

Coeff5 = Coeff1

Coeff6 = Coeff0

Coeff6 = Coeff0

FaltSum = DataIn1[0] * Coeff1 +
DataIn1[1] * Coeff2 +
DataIn1[2] * Coeff3 +
DataIn1[3] * Coeff4 +
DataIn1[4] * Coeff5

FaltSum = FaltSum / X

SigOut = FaltSum

Die Auswahl der Koeffizienten erfolgt über eine Select Signal.

Architektur Planung:

a) Skizzieren Sie bitte die Architektur

Implementierung

c) Implementieren Sie bitte die Architecture von a) , indem Sie eine möglichst geringe Anzahl von Registern verwenden

d) Implementieren Sie bitte die Architecture von a) indem Sie möglichst viele Pipelinestufen einziehen

Verwenden Sie sowohl in c) als auch unter d) eine Funktion, um die Multiply und Add Stufe zu realisieren

Synthese

e) Erzeugen Sie eine Clk mit einer möglichst kurzen Periodendauer in einem Constrainfile.

Vergleichen Sie die ClockSpeed unter c) und d)

f) Synthetisieren Sie den VHDL Code

g) Ordnen Sie die VHDL Code Zeilen, die ein Register erzeugen, dem Synthesebild zu