

VHDL

Übungsblatt 6

Aufgabe 1) Entwickeln Sie einen Moore Automaten, der in Abhängigkeit von zwei Eingangssignalen zwei Zähler von 0 ... 15 entgegengesetzt zählen lässt.

- a) Zeichnen Sie die Übergänge
- b) Skizzieren Sie die Architektur und kennzeichnen synchrones und asynchrones Prozessverhalten
- c) Bestimmen Sie die Entity in VHDL
- d) Implementieren Sie die Architecture in VHDL
- e) Kennzeichnen Sie die VHDL Zeilen in Ihrer Skizze unter b)
- e) Synthetisieren Sie das Design
- f) Simulieren Sie das Design
- g) Dokumentieren Sie das Design