# 计数器及其应用

戴佳乐 PB18020556 苗立扬 PB19000132 2022 年 2 月 26 日

# 1 实验目的

- (1) 掌握中规模集成电路的功能及使用方法。
- (2) 学习用"反馈归零法"构成 N 进制计数器的方法。
- (3) 学会中规模集成电路的分析方法、设计方法和测试方法。

# 2 实验原理

- (1) 计数器按触发信号的来源不同,可分为同步计数器和异步计数器。
- (2) 同步计数器是指计数器内所有的触发器共同使用同一个输入的时钟脉冲信号,在同一个时刻翻转,计数速度快。
- (3) 异步计数器是指计数器内各触发器的输入时钟信号的来源不同,各电路的翻转时刻也不一样,因此计数速度较慢。但由于使用了多组计数器的组合,该计数电路能够扩展计数电路的计数范围。

本次实验,我们使用 74LS90 芯片用作计数器。该芯片内集成了一个二进制计数器与与一个五进制计数器,可以组合成为任何小于 10 的计数器。该芯片包含四个输出引脚,两个时钟脉冲引脚与两个清零端与置 9 端,可以满足我们在该实验中对芯片的要求。



图 1: 74LS90 引脚图




图 2: 74LS90 内部计数器示意图

# 3 实验内容、步骤与结果

3.1 实验一: 分别验证 74LS90 实现 2、5、10 进制计数器

### 3.1.1 二进制计数

接 PPT 所示图 1 端口说明,将外部时钟脉冲接入 14 端口,NC 端口置空,两个清零端与置 9 端各接地至少一个,1 端口接地,则 12  $(Q_0)$  端口输出为 2 进制计数

#### 3.1.2 五进制计数

按 PPT 所示图 1 端口说明,将外部时钟脉冲接入 1 端口,NC 端口置空,两个清零端与置 9 端各接地至少一个,14 端口接地,则 8、9、11( $Q_1,Q_2,Q_3$ )端口输出 5 进制计数

#### 3.1.3 十进制计数

按 PPT 所示图 1 端口说明,将外部时钟脉冲接入 14 端口,NC 端口置空,两个清零端与置 9 端各接地至少一个,并将 2 进制端口 12 与五进制时钟脉冲端口 1 相连,组合为异步计数 器,则 12、8、9、11( $Q_0,Q_1,Q_2,Q_3$ )端口输出 10 进制计数 电路状态图如实验报告所示

## 3.2 实验二: 用一块 74LS90 实现 8 进制的计数器

由八进制计数的特点,我们只需作自然截断,使电路在 1000 状态置零即可。所以我们可以将  $Q_3$  端口与两置零端相连,使电路在计数 8 的时候归零,由此实现八进制。电路图如图 3 所示,电路状态图如实验报告所示。




图 3: 74LS90 实现 8 进制计数器

### 3.3 实验三: 用两块 74LS90 实现 100 进制的计数器

多个计数器计数范围扩展时,我们只需将前一计数器的最高位输出接入后一计数器作为后裔计数器的时钟脉冲即可,如同 2 进制 +5 进制 =10 进制的电路改造。 电路图如图 4 所示,状态图如实验报告所示。




图 4: 两块 74LS90 实现 100 进制计数器

### 3.4 实验四:用两块 74LS90 实现 60 进制的计数器(数字钟计数)

在实验三的基础上,我们考虑将后一位计数芯片改为六进制即可。实验芯片线路如图 5 所示。




图 5: 数字钟计数

# 4 总结

通过这次实验,本组同学掌握了中规模集成电路的功能及使用方法,学习了用"反馈归零法"构成 N 进制计数器的方法,学会了中规模集成电路的分析方法、设计方法和测试方法。