Towards a efficient Artificial inteligence: Use of FPGAs for energetic sustainavility

Unai Fernandez Urroz

Abstract—La creciente complejidad de las técnicas de Inteligencia Artificial y el uso de conjuntos de datos cada vez más grandes, ha llevado a un aumento significativo en cuanto al consumo energético en implementaciones en hardware convencional como CPU y GPU.

El uso de FPGAs (Field Programable Gate Arrays) en este contexto surge como una alternativa prometedora, debido a las ventajas que ofrecen. La capacidad de diseñar aceleradores personalizados permite mejorar tanto la latencia como el rendimiento del sistema, manteniendo una eficiencia energética excelente en todo momento. Esta eficiencia energética obtenida, facilita la implementación de algoritmos de aprendizaje automático en sistemas embebidos con recursos limitados.

El principal objetivo de este trabajo es implementar la inferencia de conjuntos de arboles de decisión utilizando el algoritmo XGBoost en FPGA buscando una mejor eficiencia energética, manteniendo un buen rendimiento, comparada con otras implementaciones en FPGA y hardware convencional.

I. Introduction

- Hacer una pequeña introducción sobre IA y su impacto en los ultimos años. Hacer mas incapie en arboles de decision.
- Mecionar por que es viable usar FPGA para acelerar inferencia y entrenamiento de algoritmos de ML
- Estado del arte sobre el tema. Comentar varios trabajos sobre arboles de decisiones y algun otro acelerador para otro algoritmo que pueda ser interesante.
- Las partes que tiene el documento.

The area of artificial Intelligence (AI) focuses on the development of systems capable of imitating the human brain ability of decision taking and resolution of problems.In recent years the popularity of AI ahs risen considerably ampliando su presencia a muchos ambitos como la industria, a medicina o incluso la educacion.

II. Background

III. Design and implemtentation of the hardware accelerator

A. Decision tree accelerator

B. Main structure

IV. Training procedure

A. Python app

V. Evaluation of the designed accelerator

VI. Conclusions

La Inteligencia Artificial (IA) es un área de la informática que se enfoca en el diseño de sistemas que pueden imitar la capacidad de toma de decisiones y resolución de problemas del cerebro humano. Los últimos años la popularidad de la IA ha aumentado considerablemente y está presente en muchos ámbitos, como la industria, la medicina o incluso la educación. Una de las ramas dentro de la IA es el aprendizaje automático (Machine Learning, ML), cuyo propósito es que los sistemas informáticos aprendan a realizar una tarea especifica basándose en una serie de datos analizados. Desde hace varias décadas se han desarrollado diversos algoritmos, con varios niveles de complejidad e idoneidad para diferentes aplicaciones dentro de esta área. Algunos de los algoritmos más conocidos son los árboles de decisión (Decision Tree, DT), Random Forest (RF), Support Vector Machine (SVM) y las redes neuronales convolucionales (CNN).

La creciente complejidad de estas técnicas junto con el uso de conjuntos de datos más cada vez grandes aumenta el consumo energético al implementarlas en harware convencional como CPUs o GPUs. A lo largo de los años, el hardware ha experimentado una notable evolución, lo que ha permitido mejorar diversos aspectos de rendimiento y eficiencia. Sin embargo, aún existen oportunidades para seguir optimizando estas áreas. En este contexto, las FPGAs (Field Programmable Gate Array) emergen como una alternativa que reduce tanto el consumo energético como la latencia del sistema. Además, permiten la creación de sistemas digitales totalmente personalizados, lo que permite optimizar el uso de los recursos disponibles. Esta característica y el bajo consumo energético abre la puerta a la integración de algoritmos de ML en sistemas embebidos, lo que posibilita el desarrollo de una amplia variedad de nuevas aplicaciones.

El estado del arte actual presenta una gran variedad de propuestas utilizando diferentes modelos de ML, y con aplicaciones específicas en diversos campos. Olmos et al. [1] proponen la implementación de una arquitectura en una FPGA, para optimizar el rendimiento del algoritmo XGBoost. Por otro lado, Owaida y colaboradores [2] presentan una arquitectura para procesar varios árboles de decisión, en la que se tiene en cuenta el mapeo en memoria de los datos y el acceso a ellos.

Shabarinath et al. [3] por su parte, presentan una arquitectura para entrenar un modelo SVM usando el algoritmo SMO (Secuential Minimal Optimization) [4]. Además, la arquitectura también incluye una función para hacer inferencia. En otros trabajos como el de Yacoub y su equipo [5] se implementan dos técnicas de generalización (OvA y OvO) para el algoritmo SVM, para lidiar con

los problemas de multi-class. La representación de los datos juega un papel importante para aprovechar los recursos de memoria, Zhou et al. [6] proponen una solución para acelerar el reconocimiento de imágenes con redes neuronales profundas, en la que se usa fixed-point con 11 bits de precisión para representar los números reales.

La implementación de algoritmos de IA en FPGA puede ser compleja, y muchas de las veces se opta por realizar el entrenamiento con herramientas ya conocidas, e implementar los aceleradores en FPGA para la inferencia. Otro aspecto importante para considerar es la gestión de la memoria. Almacenar los datos necesarios para la ejecución del modelo y aprovechar al máximo el espacio de almacenamiento puede resultar complejo. Además, la representación de los datos tiene un impacto significativo en la eficiencia del uso de la memoria, lo que puede afectar el rendimiento general del sistema.

References

[1] R. Olmos and A. Otero, "Optimized xgboost architecture on fpga for high-performance and seamless deployment,"

[2] M. Owaida, H. Zhang, C. Zhang, and G. Alonso, "Scalable inference of decision tree ensembles: Flexible design for cpu-fpga platforms," in 2017 27th International Conference on Field Programmable Logic and Applications (FPL), pp. 1–8, IEEE, 2017.

[3] B. B. Shabarinath and M. Pullakandam, "Embedded hardware-efficient fpga architecture for svm learning and inference," IEEE Access, vol. 13, pp. 68930–68947, 2025.

[4] J. C. Platt, Fast training of support vector machines using sequential minimal optimization, p. 185–208. Cambridge, MA, USA: MIT Press, 1999.

[5] M. H. Yacoub, S. M. Ismail, L. A. Said, A. H. Madian, and A. G. Radwan, "Support vector machine reconfigurable hardware implementation on fpga," Franklin Open, vol. 7, p. 100115, 2024.

[6] Y. Zhou and J. Jiang, "An fpga-based accelerator implementation for deep convolutional neural networks," in 2015 4th International Conference on Computer Science and Network Technology (ICCSNT), vol. 01, pp. 829–832, 2015.