

## LABORATORIJSKA VEŽBA 6

### Projektovanje procesora

#### Potrebno predznanje

- Razumevanje kombinacionih mreža, sekvencijalnih mreža, automati, instanciranje modula, ukratko sve do sada naučeno
- Arhitektura računara i assembler

#### Šta će biti naučeno tokom izrade vežbe?

U ovoj vežbi:


- Kombinujete standardne kombinacione i sekvencijalne komponente, koje su same po sebi veoma jednostavne, u veoma složeni sistem čija primenljivost značajno prevazilazi primenljivost pojedinih komponenti
- Implementiraćete neke komponente procesora
- Vežbaćete projektovanje složenih sistema sastavljenih od nekoliko modula
- Simuliraćete složeni digitalni sistem i vežbati razumevanje simulacionih dijagrama složenih sistema
- Napravite vezu između znanja iz programske podrške i fizičke arhitekture digitalnih sistema
- Razumećete kako funkcioniše procesor

#### Apstrakt i motivacija

Mozak vašeg ličnog računara je procesor – univerzalna struktura za računanje koja može da izvršava složene aritmetičke i logičke operacije. U ovoj vežbi projektovaćete složenu strukturu za računanje, preteču procesora, koja može da izvršava osnovne operacije – sabiranja, oduzimanja, uvećanja, umanjenja, logičke operacije i pomeranja. Naučićete kako da koristite multipleksere za izbor operanada, kako da projektujete aritmetičko-logičku jedinicu, kako da računane statusne bite (zero, carry, sign) i kako da koristite registre za čuvanje izračunatih vrednosti. Konačno, implementiraćete i upravljačku jedinicu koja izvršava jedan program na vašem procesoru.

#### Vrh hijerarhije računarskog sistema: CPU + memorija


U datoteci *top.vhd* realizovati vrh hijerarhije sistema, u kome je procesor povezan sa memorijama, prikazan na Slici 1. CPU\_TOP sadrži procesor, dok je INSTR\_ROM memorija za instrukcije, a DATA\_RAM memorija za podatke. Ovakva konfiguracija memorija se zove Harvardska arhitektura.



Slika 1. Vrh hijerarhije sistema

## Opis procesora

Slika 2 prikazuje izgled procesora koji će biti obrađivan u ovoj vežbi i odgovara *cpu\_top.vhd* datoteci i njegovim podmodulima.



Slika 2. Arhitektura procesora

Trenutna instrukcija *iINSTR* [14:0] se smešta u registar instrukcije (IR), ako je aktivan signal dozvole *sIR\_WE*.

Ulazni podaci se preko 16-bitnog ulaza *iDATA* i multipleksera upisuju u registre A i B. Izlaz multipleksera su 16-bitne magistrala podataka *sMUXA* i *sMUXB*, koje su ujedno i ulazi registara A i B. Aritmetičko logička jedinica izvršava operacije tako što se prvi operand smesti u registar A i drugi operand smesti u registar B u jednom ciklusu takta, a u narednom ciklusu se rezultat operacije smešta u registar C, registar za smeštanje rezultata, a nakon toga rezultat se može proslediti u neki od registara opšte namene R0-R7.

Upravljačka jedinica treba da generiše selekzione i signale dozvole ostalih delova digitalnog sistema kao sto su: *sREG\_WE*[7:0] (dozvole upisa u registre opšte namene R0-R7), *sA\_WE*, *sB\_WE* i *sC\_WE* (dozvole upisa u registre A, B i C), *sIR\_WE* (dozvola upisa u instrukcioni registar), *sPC\_IN*, *sPC\_EN* i *sPC\_LOAD* (kontrolni signali i

ulaz programskog brojača), sMUXA\_SEL[3:0] i sMUXB\_SEL[3:0] (odabir prvog i drugog operanda), sALU\_SEL (kod operacije aritmetičko logičke jedinice) i sMEM\_WE (dozvola upisa u memoriju).

Na izlaz procesora se prosleđuju: 16-bitni izlazni podatak ka memoriji (oDATA), 16-bitna vrednost programskog brojača (oPC) i dozvola upisa u memoriju (oMEM\_WE).

Tabela 1 prikazuje osnovne aritmetičko-logičke instrukcije procesora. U pitanju su operacije koje direktno izračunava aritmetičko-logička jedinica. U levoj koloni tabele su navedena imena instrukcija i oznake operandi, a u srednjoj koloni funkcije pojedinih instrukcija. Sintaksa  $RZ \leftarrow [RX]$  označava da se sadržaj registra X upisuje u registar Z. Desna kolona sadrži kod instrukcije.

**Tabela 1. Instrukcije procesora**

Operacija	Funkcija	Kod instrukcije
<b>mov</b> RZ, Rx	$RZ \leftarrow [RX]$	00 0000
<b>add</b> RZ, Rx, Ry	$RZ \leftarrow [RX] + [RY]$	00 0001
<b>sub</b> RZ, Rx, Ry	$RZ \leftarrow [RX] - [RY]$	00 0010
<b>and</b> RZ, Rx, Ry	$RZ \leftarrow [RX] \& [RY]$	00 0011
<b>or</b> RZ, Rx, Ry	$RZ \leftarrow [RX] \mid [RY]$	00 0100
<b>not</b> RZ, Rx	$RZ \leftarrow \text{not } [RX]$	00 0101
<b>inc</b> RZ, Rx	$RZ \leftarrow [RX] + 1$	00 0110
<b>dec</b> RZ, Rx	$RZ \leftarrow [RX] - 1$	00 0111
<b>shl</b> RZ, Rx	$RZ \leftarrow \text{shl } [RX]$	00 1000
<b>shr</b> RZ, Rx	$RZ \leftarrow \text{shr } [RX]$	00 1001
<b>ashl</b> RZ, Rx	$RZ \leftarrow \text{ashl } [RX]$	00 1010
<b>ashr</b> RZ, Rx	$RZ \leftarrow \text{ashr } [RX]$	00 1011

Svaka instrukcija je kodovana sa 15 bita. Lista instrukcija se smešta u posebnu, instrukcionu memoriju, odvojenu od memorije za smeštanje podataka. Format instrukcije na bitskom nivou je IIIIIIZZXXYY. Pri tome je sa IIIIIII označen kod instrukcije, sa XXX adresa registra RX, sa YYY adresa registra RY, a sa ZZZ adresa registra Z. Kod instrukcije označen sa IIIIIII se može predstaviti sa TTTTTT, gde TT označava tip instrukcije, a TTTT označava kod operacije. Kao što se može primetiti iz Tabele 1, aritmetičko-logičke instrukcije imaju tip instrukcije kodovan sa 00.

Izvršenje svih instrukcija je raspoređeno u četiri faze (četiri periode takta):

1. prihvatanje instrukcije (*Instruction Fetch*)
2. dekodovanje instrukcije (*Instruction Decode*),
3. izvršenje instrukcije (*Execute*) i
4. pamćenje rezultata (*Write Back*).

Ovakvo raspoređivanje izvršenja instrukcija je potrebno zbog arhitekture procesora, koja sadrži četiri registarska stepena:

1. u prvoj fazi se vrednost smešta u registar IR,
2. u drugoj fazi se, na osnovu trenutne instrukcije u IR, vrednost smešta u registre A i B,
3. u trećoj fazi se, na osnovu vrednosti u IR, A i B, vrši računanje i vrednost smešta u registar C,

4. u četvrtoj fazi se rezultat računanja iz registra C smešta u registre R0-R7.

Upravljačka jedinica predstavlja automat koji konstantno kruži između četiri stanja koji predstavljaju prethodno navedene četiri faze izvršenja instrukcije. Funkcija prelaza tog automata je jednostavna, automat bezuslovno prelazi iz stanja FETCH u stanje DECODE, iz stanja DECODE u stanje EXECUTE, iz stanja EXECUTE u stanje WRITE\_BACK i iz stanja WRITE\_BACK u stanje FETCH.

Funkcija izlaza, odn. vrednosti kontrolnih signala za ostatak procesora, definiše se na osnovu trenutnog stanja automata i trenutno izvršavane instrukcije koja se nalazi u registru IR i predstavlja ulaz upravljačke jedinice (iINSTR).

## Pristup memoriji za podatke

Pristup memoriji za podatke je omogućen preko instrukcija LOAD i STORE. Opis instrukcija je dat u Tabeli 2.

**Tabela 2. Instrukcije pristupa memoriji**

Operacija	Funkcija	Kod instrukcije
<b>ld</b> RZ, Ry	$RZ \leftarrow [[RY]]$	10 0000
<b>st</b> Rx, Ry	$[[RY]] \leftarrow [RX]$	11 0000

Format ovih instrukcija je sličan kao i kod aritmetičko-logičkih, s tom razlikom da se ignorišu neka polja instrukcije, kao naprimer polje operacije. Polje tipa određuje da li je u pitanju LOAD instrukcija (vrednost 10) ili pak STORE instrukcija (vrednost 11).

Instrukcija LOAD upisuje u registar RZ sadržaj koji se nalazi u memoriji podataka na adresi koja piše u registru RY (zbog toga je u opisu funkcije stavljeno dvostruko dereferenciranje registra RY). Izvršavanje instrukcije se odvija u sledeće 4 faze:

1. Instrukcija se učitava u IR.
2. Multiplexer MUXB selektuje registar RY i njegova vrednost se prosleđuje na izlaz oADDR; u istom taktu vrednost iz memorije se pojavljuje na ulazu iDATA, pošto se čitanje memorije vrši kombinaciono; multiplexer MUXA selektuje vrednost iDATA.
3. ALU propušta vrednost iz registra A koja je jednaka vrednosti iDATA.
4. Vrednost iDATA se, iz registra C, upisuje u registar RZ.

Instrukcija STORE upisuje u memoriju, na adresu koja piše u registru RY, vrednost koja piše u registru RX. Izvršavanje instrukcije se odvija u sledeće 4 faze:

- Instrukcija se učitava u IR.
- Multiplexer MUXB selektuje registar RY i njegova vrednost se prosleđuje na izlaz oADDR. Multiplexer MUXA selektuje registar RX.
- ALU propušta vrednost iz registra A.
- Vrednost iz registra C se upisuje u memoriju (postavlja se signal dozvole MEM\_WE).

Zbog potrebe instrukcije STORE, a da ne bi morali menjati arhitekturu procesora, signal selekcije multipleksera MUXB ne samo da ima vrednost definisanu trenutnom instrukcijom u fazi DECODE, već takođe i fazi

WRITE\_BACK, kada je potrebno aktivirati signal MEM\_WE radi upisa u memoriju. Takođe, signal REG\_WE u WRITE\_BACK fazi tokom instrukcije STORE ne upisuje vrednost ni u jedan registar.

## Bezuslovni skok

Instrukcija безусловnog skoka je prikazana u Tabeli 3. Ova instrukcija ima sledeći format: IIIIIAAAAAAAAA. Polje tipa instrukcije TT je kodovano sa 01. Instrukcija se sastoji iz 2 dela:

- iINSTR (13 downto 9) – kod instrukcije,
- iINSTR (8 downto 0) – adresa na koju se skače.

**Tabela 3. Instrukcija безусловnog skoka**

Operacija	Funkcija	Kod instrukcije
<b>jmp</b> ADDR	$PC \leftarrow ADDR$	01 0000

Adresa na koju se skače treba u fazi WRITE\_BACK da se upiše u programski brojač. U tu svrhu se koriste signali SPC\_IN i SPC\_LOAD. Pošto se rezultat operacije ne upisuje u registre opšte namene, signal oREG\_WE u WRITE\_BACK fazi, kao i signal oC\_WE u EXECUTE fazi su neaktivni tokom instrukcije JMP, pa se vrednost ne upisuje ni u jedan registar procesora, kao ni u registre rezultata i statusnih bita.

## Uslovni skok

Instrukcije uslovnog skoka su date u Tabeli 4. Ove instrukcije imaju isti format kao instrukcija безусловnog skoka, sa drugačijim kodom instrukcije. Polje operacije definiše Statusni biti ZERO, SIGN i CARRY so označeni sa Z, S i C respektivno.

**Tabela 4. Instrukcije uslovnog skoka**

Operacija	Funkcija	Kod instrukcije
<b>jmpz</b> ADDR	if Z=1 $PC \leftarrow ADDR$	01 0001
<b>jmps</b> ADDR	if S=1 $PC \leftarrow ADDR$	01 0010
<b>jmpc</b> ADDR	if C=1 $PC \leftarrow ADDR$	01 0011
<b>jmpnz</b> ADDR	if Z=0 $PC \leftarrow ADDR$	01 0101
<b>jmpns</b> ADDR	if S=0 $PC \leftarrow ADDR$	01 0110
<b>jmpnc</b> ADDR	if C=0 $PC \leftarrow ADDR$	01 0111

Kao i kod instrukcije безусловnog skoka, ponašanje oREG\_WE u WRITE\_BACK fazi, kao i signal oC\_WE u EXECUTE fazi je isto kako se ne bi upisivalo ni u jedan registar, kao ni u registre rezultata i statusnih bita.

## ZADATAK

Za početak, otvorite projekat u kome ćete realizovati delove procesora. Upoznajte se sa strukturom projekta.

Usled trivijalnosti registari i multiplekser su već realizovani.

U datoteci *alu.vhd* je potrebno realizovati aritmetičko-logičku jedinicu (ALU) procesora, dok u datoteci *control\_unit.vhd* je potrebno realizovati kontrolnu jedinicu (CU).

ALU treba da računa rezultat operacije nad svojim ulaznim operandima, u zavisnosti od selekcionih bita. Podržane operacije su sumirane u Tabeli 5.

ALU treba da bude implementirana kao kombinaciona mreža. Pretpostaviti da sve operacije rade sa označenim brojevima u II komplementu.

**Tabela 5. Operacije ALU**

Kod operacije	Operacija
0000	A
0001	A + B
0010	A - B
0011	A and B
0100	A or B
0101	not (A)
0110	A + 1
0111	A - 1
1000	shl (A)
1001	shr (A)
1010	ashl (A)
1011	ashr (A)

**Tabela 6. Prolazi ALU**

Prolaz	Smer	Funkcija
iA [15:0]	in	prvi ulazni operand
iB [15:0]	in	drugi ulazni operand
iSEL [3:0]	in	selekcija operacije
oC [15:0]	out	rezultat operacije
oZERO	out	statusni bit, rezultat jednak nuli
oSIGN	out	statusni bit, rezultat negativan
oCARRY	out	statusni bit, rezultat ima prenos

Statusni biti takođe treba da budu realizovani kombinaciono, odn. kao funkcije rezultata iz ALU. Aktivna vrednost statusnih bita treba da bude na visokom nivou.

U kontrolnoj jedinici je potrebno realizovati automat za 4 gorepomenute faze i u izlaznoj funkciji kombinaciono odrediti kontrolne signale. U Tabeli 7 sledi spisak upravljačkih signala čiju vrednost treba postaviti u

datoj fazi izvršenja instrukcije. U fazama u kojima signal nije naveden, on treba da bude neaktivan. Najjednostavniji način za realizaciju ovoga je na početku kombinacionog procesa izlazne funkcije svim kontrolnim signalima dodeliti neutralne vrednosti (sve 0), a posle u case-u za određenu fazu dodeljivati vrednosti potrebnim kontrolnim. Na ovaj način se će svakom signalu biti dodeljena vrednost i kombinaciona mreža je potpuna i neće se generisati leč.

**Tabela 7. Aktivni upravljački signali po fazama izvršenja instrukcije**

Instruction Fetch	Instruction Decode	Execute	Write-Back
oIR_WE	oMUXA_SEL oMUXB_SEL oA_WE oB_WE	oALU_SEL oC_WE	oREG_WE oMEM_WE oMUXB_SEL oPC_EN oPC_IN oPC_LOAD

U prvoj fazi se, signalom sIR\_WE omogućuje prihvatanje instrukcije u registar IR.

U drugoj fazi se vrši odabir prvog i drugog operanda signalima sMUXA\_SEL i sMUXB\_SEL, a odabrani operandi upisuju u registre A i B postavljanjem signala dozvole SA\_WE i SB\_WE na 1.

U trećoj fazi se odabira operacija aritmetičko-logičke jedinice i vrednost upisuje u registar C, kao i statusne flip-flopove.

U poslednjoj fazi se rezultat operacije upisuje u registar opšte namene (samo jedan bit u signalu sREG\_WE treba da bude aktivan) i programskom brojaču se, pomoću signala SPC\_EN, dozvoljava uvećavanje adrese za 1, kako bi se u narednom taktu preuzela naredna instrukcija.

Radi lakše realizacije ALU i CU, instrukcije će biti dodavane postepeno i biće proveravane putem simulacije. Radi testiranja se koristi algoritam kumulativnog sabiranja datog u datoteci *cumsum.asm*. Za početak je potrebno implementirati prvu instrukciju **inc** u ALU, kao i dodelu vrednosti sledećim kontrolnim signalima u CU: IR\_WE, MUXA\_SEL, A\_WE, ALU\_SEL, C\_WE, REG\_WE. Nakon toga je potrebno pokrenuti simulaciju. Uvidom u talasiće da li se u registru R0 nakon WRITE\_BACK faze 0. instrukcije nalazi vrednost 1. Ukoliko se ne nalazi, proveriti prethodne signale da li su kako bi trebali. Na primer, registar C bi trebao imati vrednost 1 posle EXECUTE faze, selekциони signal ALU jedinice treba da ima kod operacije 0110 u EXECUTE fazi, registar A i B vrednosti 0 nakon DECODE faze, i tako dalje.

## Dodatni zadaci


1. Neki kontrolni signali se postavljaju u određenim fazama, međutim ako bi bili postavljeni u svim fazama to ne bi promenilo rezultat izvršavanja instrukcija od strane procesora. Primer jednog takvog signala oPC\_IN. Probajte razumeti zašto je to tako. Pronaći ostale takve signale i optimizovati tako što neće zavisiti od faze i samim tim neće morati biti unutar izlazne funkcije automata CU.
2. Optimizovati sDO\_JMP signal u CU.

## Dodatak: Asembliranje

U slučaju izmene programa u datoteci `cumsum.asm`, potrebno je ponovno izvršiti asembliranje. Radi pokretanja asemblera, otvoriti Tcl Console preko prečice **Alt+2**. U toj istok konzolici upisati komandu praćenu enterom:

```
source asm.tcl
```

Slika 3 prikazuje izgled Quartus-a pri asembliranju.



Slika 3. Asembliranje