

Ingeniería en Computación

ELECTRÓNICA DIGITAL

Teórico 3

Circuitos Combinacionales

2025



Universidad Nacional
de **Río Negro**

Circuitos Combinacionales

- **Implementan funciones booleanas**
- Sus salidas están determinadas por el valor presente en sus entradas.
 - Es un circuito cuyas salidas dependen solamente de la "combinación" de sus entradas en el momento que se está realizando.
 - Están contruidos a partir de las compuertas AND, OR, NOT, NAND, NOR, XOR, o una combinación de ellas.
- En un circuito combinacional ideal el tiempo de respuesta es 0
 - Es decir que su salida cambia instantáneamente si cambian sus entradas.
- **La aritmética y la lógica de una CPU están implementadas con circuitos combinacionales.**


Semi Sumador ^(1/2)

- Un semi sumador suma dos bits y genera la suma y una salida de acarreo

- Función a Implementar

$$\begin{array}{l} 0 + 0 = 0 \\ 0 + 1 = 1 \\ 1 + 0 = 1 \\ 1 + 1 = 10 \end{array}$$

- Bloque lógico:



Semi Sumador (2/2)

■ Tabla de Verdad

A	B	C_{OUT}	Σ
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

■ Ecuaciones de Álgebra de Boole

■ Circuito Digital Implementado con Puertas Lógicas

Semi Sumador (2/2)

■ Tabla de Verdad

A	B	C_{OUT}	Σ
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

■ Ecuaciones de Álgebra de Boole

$$C_{out} = AB$$

■ Circuito Digital Implementado con Puertas Lógicas

Semi Sumador (2/2)

■ Tabla de Verdad

A	B	C_{OUT}	Σ
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

■ Ecuaciones de Álgebra de Boole

$$C_{out} = AB$$

$$\Sigma = A \oplus B$$

■ Circuito Digital Implementado con Compuertas Lógicas

Semi Sumador (2/2)

■ Tabla de Verdad

A	B	C_{OUT}	Σ
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0


■ Ecuaciones de Álgebra de Boole

$$C_{out} = AB$$

$$\Sigma = A \oplus B$$

XOR

AND




■ Circuito Digital Implementado con Puertas Lógicas

Sumador Completo (1/3)

- Un sumador completo acepta además un acarreo de entrada.

■ Bloque lógico:



Sumador Completo (2/3)

■ Tabla de Verdad

A	B	C_{in}	C_{OUT}	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

■ Ecuaciones de Álgebra de Boole

Sumador Completo (2/3)

■ Tabla de Verdad

A	B	C_{in}	C_{OUT}	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

■ Ecuaciones de Álgebra de Boole

$$\Sigma = (A \oplus B) \oplus C_{in}$$

Sumador Completo (2/3)

■ Tabla de Verdad

A	B	C_{in}	C_{out}	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


■ Ecuaciones de Álgebra de Boole

$$\Sigma = (A \oplus B) \oplus C_{in}$$


$$C_{out} = AB + (A \oplus B) C_{in}$$

Sumador Completo (3/3)

■ Circuito Digital Implementado con Compuertas Lógicas



■ Circuito Digital usando dos Semi Sumadores




Sumadores Binarios Paralelos

- Para sumar de a mas de un bit se conectan dos o mas sumadores completos.

Formato general de la suma de dos números de 2 bits:

$$\begin{array}{r} A_2A_1 \\ + B_2B_1 \\ \hline \Sigma_3\Sigma_2\Sigma_1 \end{array}$$








MSB: Bit Mas Significativo
LSB: Bit Menos Significativo

Comparador - Igualdad

- La puerta XOR se puede usar para ver si dos bits son iguales.

Entradas		Salida
<i>A</i>	<i>B</i>	<i>X</i>
0	0	0
0	1	1
1	0	1
1	1	0



Formato general: Número binario $A \rightarrow A_1A_0$
Número binario $B \rightarrow B_1B_0$

- Extensión a n bits


$$X = \overline{A_0 \oplus B_0} \cdot \overline{A_1 \oplus B_1} \dots \overline{A_n \oplus B_n}$$

Comparador – Mayor y Menor

- Para determinar cuál es el número mayor entre A y B, se examinan los bits desde el MSB al LSB (binario sin signo o sea positivos).
 - Si $A_n = 1$ y $B_n = 0$; entonces A es mayor.
 - Si $A_n = 0$ y $B_n = 1$; entonces B es mayor
 - Si $A_n = B_n$; entonces seguimos con el bit $n-1$
- Cuando se encuentra una desigualdad, la relación entre A y B queda establecida.

Decodificador ^(1/2)

- Un decodificador binario es un circuito lógico con n entradas y 2^n salidas.
- Sólo una salida es válida a la vez, y cada salida corresponde a una combinación de las entradas.
- Comúnmente tiene una entrada de habilitación (*enable*) que se utiliza para habilitar o no las salidas
 - Si $En = 0$, entonces ninguna de las salidas es válida (todas están en 0).




Decodificador (2/2)


- Un decodificador binario 2 a 4.
- Las dos entradas de datos son w_1 y w_0 ; representan un número de dos bits que hace que el decodificador active una de las salidas y_0 , y_1 , y_2 o y_3 .
- Si $En = 0$ todas las salidas están en bajo sin importar w_1 y w_0 .

En	w_1	w_0	y_0	y_1	y_2	y_3
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1
0	x	x	0	0	0	0

a) Tabla de verdad




b) Símbolo gráfico



c) Circuito lógico

Codificador (1/2)

- Un codificador realiza la función opuesta de un decodificador.
- Codifica la información dada en una forma más compacta.




Codificador (2/2)

- Un *codificador binario* codifica la información de 2^n entradas en un código de n bits.
- Una y solo una de las señales de entrada debe tener un valor de 1.
- Las salidas presentan el número binario que identifica qué entrada es igual a 1.

w_3	w_2	w_1	w_0	y_1	y_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1


a) Tabla de verdad



b) Circuito

Multiplexor (1/2)


- Un multiplexor (*MUX*) permite dirigir la información digital de diversas fuentes a una única salida.
- Multiplexor **4:1**



Entradas de selección de datos		Entrada seleccionada
S_1	S_0	
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

Multiplexor (2/2)

- Un multiplexor (*MUX*) permite dirigir la información digital de diversas fuentes a una única salida.



$$Y = D_0 \bar{S}_1 \bar{S}_0 + D_1 \bar{S}_1 S_0 + D_2 S_1 \bar{S}_0 + D_3 S_1 S_0$$

La salida de datos es igual a D_0 sólo si $S_1 = 0$ y $S_0 = 0$: $Y = D_0 \bar{S}_1 \bar{S}_0$.



La salida de datos es igual a D_1 sólo si $S_1 = 0$ y $S_0 = 1$: $Y = D_1 \bar{S}_1 S_0$.

La salida de datos es igual a D_2 sólo si $S_1 = 1$ y $S_0 = 0$: $Y = D_2 S_1 \bar{S}_0$.

La salida de datos es igual a D_3 sólo si $S_1 = 1$ y $S_0 = 1$: $Y = D_3 S_1 S_0$.


Demultiplexor

- Un demultiplexor (demux) distribuye datos de una línea a un determinado número de salidas.
- Demultiplexor **1:4**




ALU: Definición

- **Unidad Lógica – Aritmética:** Circuito combinacional que realiza varias operaciones booleanas y aritméticas con operandos de m bits.
 - **Entradas:** Generalmente dos entradas principales de m bits. Pueden existir otras entradas.
 - **Operación:** De acuerdo a la necesidad se definen determinadas operaciones lógicas-aritméticas.
 - Como máximo 2^n operaciones.
 - **Salidas:** Generalmente tienen una salida principal y otras salidas accesorias, como por ejemplo las *flags*.





ALU - Ejercicio (1/2)


- Construir una **ALU** de 1 bit con compuertas
- 3 entradas: A , B , $Carry_{in}$
- 4 operaciones:
 - *NOT* (solo de A)
 - *OR* (A OR B)
 - *AND* (A AND B)
 - *Suma aritmética* ($A + B$, $Carry$)
- 2 Salidas: $Output$, $Carry_{out}$




ALU - Ejercicio (2/2)




ALU - Ejercicio (2/2)




F_0	F_1	Output
0	0	NOT (A)
0	1	A OR B
1	0	A AND B
1	1	A + B




ALU - Ejercicio (2/2)




F_0	F_1	Output
0	0	NOT (A)
0	1	A OR B
1	0	A AND B
1	1	A + B




ALU - Ejercicio (2/2)




F_0	F_1	Output
0	0	NOT (A)
0	1	A OR B
1	0	A AND B
1	1	A + B



ALU - Ejercicio (2/2)



F_0	F_1	Output
0	0	NOT (A)
0	1	A OR B
1	0	A AND B
1	1	A + B



u.

Fin: Circuitos Combinacionales