

Guía práctica 3 - Lógica Digital - Combinatorios

Electrónica Digital

Segundo Cuatrimestre 2026

Durante la presente práctica se recomienda fuertemente la utilización de un simulador para experimentar con los componentes y circuitos propuestos y verificar las soluciones. Recomendaciones:



Digital: <https://github.com/hneemann/Digital>

Ejercicio 1

a) Diseñar utilizando compuertas lógicas un *full adder* de 1 bit. La tabla de verdad del *full adder* es la siguiente:

A	B	carry _{in}	suma	carry _{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


Ejercicio 2. Para los siguientes sumadores determinar el resultado de la suma completa. Comprobar el mismo sumando manualmente los números de entrada.



Ejercicio 3. Se desea detectar únicamente la presencia de los códigos 1010, 1100, 0001 y 1011. Para indicar la presencia de dichos códigos se requiere una salida activa a nivel ALTO. Desarrollar la lógica de decodificación mínima necesaria que tenga una única salida que indique cuando cualquiera de estos códigos se encuentra en las entradas. Para cualquier otro código, la salida ha de ser un nivel BAJO.


Ejercicio 4. Dibujar el diagrama lógico de un *demultiplexor* de 2 líneas de control, 1 línea de entrada y 4 líneas de salida. Este circuito dirige la única línea de entrada a una de las cuatro líneas de salida, dependiendo del estado de las dos líneas de control.

c_1	c_0	s_i
0	0	$s_0 = e_0, s_i = 0 \text{ si } i \neq 0$
0	1	$s_1 = e_0, s_i = 0 \text{ si } i \neq 1$
1	0	$s_2 = e_0, s_i = 0 \text{ si } i \neq 2$
1	1	$s_3 = e_0, s_i = 0 \text{ si } i \neq 3$



Ejercicio 5

- a) Dibujar el diagrama lógico de un *codificador* de 4 líneas de entrada (e_i) y 2 líneas de salida (s_i). Si únicamente e_i está alta, las salidas deben representar el número i en notación sin signo. No está definido cuál es el resultado si no se cumple que sólo una de las líneas de entrada tiene valor 1.



Ejercicio 6

- a) Dibujar con compuertas lógicas el circuito de un *decodificador* de 2 líneas de entrada (e_i) y 4 líneas de salida (s_i), cuya tabla de verdad es la siguiente:

e_1	e_0	s_3	s_2	s_1	s_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

- b) Usando el circuito anterior, reescribir el *demultiplexor* de 1 línea de entrada, 2 líneas de selección y 4 líneas de salida.