Design e implementazione di un ambiente di simulazione e testing in Verilog per il processore sEP8

Tesi di Laurea in Ingegneria Informatica

Candidato

Nicola Ramacciotti



Prof. Giovanni Stea

Dott. Raffaele Zippo



- Il sEP8 è un processore didattico a 8 bit
- Obiettivo
 - Rendere simulabile e osservabile il processore con un ambiente Verilog

 P. Corsini. Dalle porte AND OR NOT al Sistema Calcolatore. Un viaggio nel mondo delle reti logiche in compagnia del linguaggio Verilog. Pisa: Edizione ETS, 2021



- Completamento del sistema
 - Reti combinatorie (valid fetch, alu result, etc.)
 - Spazio di memoria e I/O
- Interazione simulazione-host tramite interfacce
 - Interfaccia di output che stampa a terminale il carattere ASCII ricevuto


Memoria ROM

```
1 main:
2    NOP
3    MOV $0x41,%AL
4    OR $0x20,%AL
5 loop:
6    OUT %AL,0x00000
7    ADD $0x01,%AL
8    CMP $0x7A,%AL
9    JBE loop
10    HLT
```

```
1 module ROM( a23_a0, s_, mr_, d7_d0 );
 2
       parameter ritardo lettura = 2;
 3
      input [23:0] a23_a0;
      input s_,mr_;
 4
 5
      output [7:0] d7 d0;
       `include "parametri opcode.v"
      function [7:0] valore;
           input [23:0] a23_a0;
 8
 9
           casex (a23 a0)
               24'HFF0000: valore = opcode nop; // NOP
10
               24'HFF0001: valore = opcode_mov_operando_AL; // MOV $0x41,%AL
11
12
               24'HFF0002: valore = 8'H41: // 'A'
               24'HFF0003: valore = opcode_or_operando_AL; // OR $0x20,%AL
13
               24'HFF0004: valore = 8'H20;
14
               24'HFF0005: valore = opcode_outAL; // OUT %AL, 0x0000
15
16
               24'HFF0006: valore = 8'H00;
17
               24'HFF0007: valore = 8'H00;
               24'HFF0008: valore = opcode add operando AL; // ADD $0x01,%AL
18
19
               24'HFF0009: valore = 8'H01;
               24'HFF000A: valore = opcode cmp operando AL; // CMP $0x71,%AL
20
               24'HFF000B: valore = 8'H7A; //'z'
21
22
               24'HFF000C: valore = opcode_jbe; // JBE loop
               24'HFF000D: valore = 8'H05;
23
24
               24'HFF000E: valore = 8'H00;
               24'HFF000F: valore = 8'HFF:
25
26
               24'HFF0010: valore = opcode_hlt; // HLT
27
           endcase
28
       endfunction
       assign #ritardo_lettura d7_d0 = {s ,mr }==2'b00 ? valore(a23 a0) : 8'HZZ;
30 endmodule
```



Esempio di evoluzione del processore



Base estensibile per lavori futuri

- Interfacce per input da tastiera, output a video
- Aggiunta di meccanismi più avanzati: interruzioni, cache, DMA, etc.



Grazie per l'attenzione