

كتاب الكترونيک او ۲۰۱۹ مارس

تهیه شده در الکترونیک باز | مرجع دانلود الکترونیک


www.gselectgronic.ir

تهیه و تنظیم: صادق حیدری فراهانی

Sadegh.heidari.farahani@gmail.com

الكترونيک ۱ و ۲

علامرضا لطيفي



رشته مهندسی برق

قابل استفاده دانشجویان کارشناسی و داولیلین آزمون کارشناسی ارشد

پایه
موسسه آموزش عالی آزاد

فهرست

فصل اول دیودها

۱	مقدمه
۱	۱-۱ پیوند
۲	۲-۱ ناحیه تهی در پیوند
۳	۳-۱ پیوند تحت بایاس معکوس
۵	۴-۱ شکست پیوند تحت بایاس مستقیم
۶	۵-۱ پیوند تحت بایاس مستقیم
۷	۶-۱ دیود (Diode)
۸	۷-۱ مدل DC و مدل ac دیود
۱۰	۸-۱ مدار آنکارساز تله
۱۱	۹-۱ باز ذخیره کننده DC
۱۲	۱۰-۱ مدار دوباره کننده و چندباره کننده ولتاژ
۱۳	۱۱-۱ یکسوزان نیموج
۱۴	۱۲-۱ یکسوزان تماموج

<p>فصل دوم</p> <p>ترانزیستورهای پیوندی دوقطبی (BJt)</p>	<p>۱۳-۱ یکساز نیم موج با خازن صافی</p> <p>۱۴-۱ یکساز پل با خازن صافی</p> <p>۱۵-۱ حل تعدادی مثال نمونه</p> <p>مجموعه تست‌های آزمون سراسری</p> <p>خودآزمایی</p>
<p>۱۵</p> <p>۱۶</p> <p>۱۷</p> <p>۲۵</p> <p>۲۷</p>	<p>۱۳-۱ یکساز نیم موج با خازن صافی</p> <p>۱۴-۱ یکساز پل با خازن صافی</p> <p>۱۵-۱ حل تعدادی مثال نمونه</p> <p>مجموعه تست‌های آزمون سراسری</p> <p>خودآزمایی</p>
<p>۳۳</p> <p>۳۳</p> <p>۳۴</p> <p>۳۷</p> <p>۳۸</p> <p>۳۹</p> <p>۴۰</p> <p>۴۲</p> <p>۴۳</p> <p>۴۴</p> <p>۴۵</p> <p>۴۶</p> <p>۴۷</p> <p>۴۸</p> <p>۴۹</p> <p>۵۰</p> <p>۵۱</p> <p>۵۲</p> <p>۵۳</p> <p>۵۴</p> <p>۵۵</p> <p>۵۶</p> <p>۵۷</p> <p>۵۸</p> <p>۵۹</p> <p>۶۰</p> <p>۶۱</p> <p>۶۲</p> <p>۶۳</p> <p>۶۴</p> <p>۶۵</p> <p>۶۶</p> <p>۶۷</p> <p>۶۸</p> <p>۶۹</p> <p>۷۰</p> <p>۷۱</p> <p>۷۲</p> <p>۷۳</p> <p>۷۴</p> <p>۷۵</p> <p>۷۶</p> <p>۷۷</p> <p>۷۸</p> <p>۷۹</p> <p>۸۰</p> <p>۸۱</p> <p>۸۲</p> <p>۸۳</p> <p>۸۴</p> <p>۸۵</p> <p>۸۶</p> <p>۸۷</p> <p>۸۸</p> <p>۸۹</p> <p>۹۰</p> <p>۹۱</p> <p>۹۲</p> <p>۹۳</p> <p>۹۴</p> <p>۹۵</p> <p>۹۶</p> <p>۹۷</p> <p>۹۸</p> <p>۹۹</p> <p>۱۰۰</p> <p>۱۰۱</p> <p>۱۰۲</p> <p>۱۰۳</p> <p>۱۰۴</p> <p>۱۰۵</p> <p>۱۰۶</p> <p>۱۰۷</p> <p>۱۰۸</p> <p>۱۰۹</p> <p>۱۱۰</p> <p>۱۱۱</p> <p>۱۱۲</p> <p>۱۱۳</p> <p>۱۱۴</p> <p>۱۱۵</p>	<p>مقدمه</p> <p>۱-۲ ساختمان فیزیکی ترانزیستورهای پیوندی دوقطبی</p> <p>۲-۲ چگونگی کار ترانزیستور در حالت فعال</p> <p>۳-۲ اثر ارلی (early effect)</p> <p>۴-۲ جریان معکوس کلکتور-بیس ترانزیستور I_{CBC}</p> <p>۵-۲ بایاس کردن ترانزیستور BJt</p> <p>۶-۲ مدارهای ترانزیستوری با رفتار تقویت کنندگی</p> <p>۷-۲ سینگال کوچک در مدارهای ترانزیستوری BJt</p> <p>۸-۲ ترانزیستور اتصال دیودی</p> <p>۹-۲ تقویت کننده امپیر مشترک (CE)</p> <p>۱۰-۲ تقویت کننده بیس مشترک (CB)</p> <p>۱۱-۲ تقویت کننده کلکتور مشترک (CC)</p> <p>۱۲-۲ ترانزیستورهای مرکب</p> <p>۱۳-۲ قضیه میلر</p> <p>۱۴-۲ حداقل دامنه (V_m) نوسانات در خروجی یک مدار ترانزیستوری</p> <p>۱۵-۲ ضرب کننده V_{BE}</p> <p>۱۶-۲ پایداری نقاط کار DC در مدارهای ترانزیستوری (BJt)</p> <p>۱۷-۲ حل تعدادی مثال نمونه</p> <p>مجموعه تست‌های آزمون سراسری</p> <p>خودآزمایی</p>
<p>۱۲۵</p> <p>۱۲۵</p> <p>۱۲۷</p> <p>۱۲۹</p>	<p>مقدمه</p> <p>۱-۳ ترانزیستورهای ماسفت نوع افزایشی (Enhancement Type)</p> <p>۲-۳ مشخصههای ولتاژ و جریان در ترانزیستورهای ماسفت افزایشی</p> <p>۳-۳ ترانزیستور ماسفت در نایمه تریود (مقاومتی)</p>

	<p>الفصل چهارم منابع جریان مستقیم</p> <p>۱۳۴ ۴-۳ ترانزیستور در ناحیه فعال (شیاع جریان)</p> <p>۱۳۶ ۵-۳ ترانزیستور ماسفت نوع کاهشی با تخلیهای (Depletion Type)</p> <p>۱۳۷ ۶-۳ ترانزیستور ماسفت کاهشی در ناحیه تربود</p> <p>۱۳۸ ۷-۳ ترانزیستور ماسفت کاهشی در ناحیه فعال (شیاع جریان)</p> <p>۱۴۰ ۸-۳ ترانزیستور اثر میدانی بیوندی (JFET)</p> <p>۱۴۳ ۹-۳ ترانزیستور اثر میدانی مسفت (MESFET)</p> <p>۱۴۴ ۱۰-۳ تقویتکنندگی در فتها</p> <p>۱۴۷ ۱۱-۳ حل مسائل</p> <p>۱۶۵ مجموعه تست‌های آزمون سراسری</p> <p>۱۶۹ خودآزمایی</p> <p>۱۷۵ مقدمه</p> <p>۱۷۵ ۴-۱ ویزگی‌های عمومی منابع جریان</p> <p>۱۷۶ ۴-۲ منبع جریان آینه‌ای (آینه جریان) ساده با BJt</p> <p>۱۸۱ ۴-۳ آینه جریان ساده با ترانزیستور ماسفت</p> <p>۱۸۳ ۴-۴ آینه جریان با مقاومت امپیر</p> <p>۱۸۴ ۴-۵ منبع جریان ویدلر</p> <p>۱۸۶ ۴-۶ منبع جریان اوج دار</p> <p>۱۸۸ ۴-۷ آینه جریان کاسکود با BJt</p> <p>۱۸۹ ۴-۸ آینه جریان کاسکود با ماسفت</p> <p>۱۸۹ ۴-۹ آینه جریان ویلسون با ترانزیستور BJt</p> <p>۱۹۱ ۴-۱۰ منبع جریان ویلسون با ماسفت</p> <p>۱۹۳ ۴-۱۱ مجموعه تست‌های آزمون سراسری</p> <p>۱۹۹ خودآزمایی</p> <p>۲۰۵ تقویت کننده‌های تفاضلی</p> <p>۲۱۱ مقدمه</p> <p>۲۱۱ ۵-۱ تقویت کننده تفاضلی با موج‌های ورودی و خروجی</p> <p>۲۱۳ ۵-۲ عملکرد تقویت کننده تفاضلی BJt از دیدگاه موج‌های تفاضلی ورودی</p> <p>۲۱۵ ۵-۳ تقویت کننده تفاضلی در ناحیه کلید (سوئیچ تفاضلی)</p> <p>۲۱۵ ۵-۴ تقویت کننده تفاضلی BJt (سیگنال کوچک)</p>
--	--

<p>الفصل ششم</p> <p>تقویت کننده های با پس خورد منفی (فیدبک منفی)</p>	<p>الفصل هفتم</p> <p>تقویت کننده های توان</p>
<p>۲۱۷ ۵-۵ تقویت کننده تفاضلی با مقاومت امیر</p> <p>۲۲۰ ۵-۶ عملکرد تقویت کننده تفاضلی مربوط به موج های وجه مشترک ورودی</p> <p>۲۲۲ ۵-۷ پاسخ فرکانسی مربوط به بهره وجه مشترک و CMRR</p> <p>۲۲۳ ۵-۸ تقویت کننده تفاضلی با مامفت</p> <p>۲۲۶ ۵-۹ تقویت کننده تفاضلی با ترانزیستور JFET</p> <p>۲۲۹ ۵-۱۰ ولتاژ افست در تقویت کننده تفاضلی (offset voltage)</p> <p>۲۳۲ ۵-۱۱ بررسی انواع مختلف تقویت کننده های تفاضلی</p> <p>۲۵۱ مجموعه تست های آزمون سراسی</p> <p>۲۵۹ خودآزمایی</p>	
<p>۲۶۵ مقدمه</p> <p>۲۶۶ ۱-۶ ساختار پس خورد منفی</p> <p>۲۶۷ ۲-۶ ساختار های چهار گانه پس خوردی (توبولوژی چهار گانه)</p> <p>۲۶۷ (الف): فیدبک نمونه و لتاژ - جمع و لتاژ (ولتاژ - سری)</p> <p>۲۶۸ (ب): فیدبک نمونه و لتاژ - جمع جریان (ولتاژ - موازی)</p> <p>۲۶۹ (ج): فیدبک نمونه جریان - جمع و لتاژ (جریان - سری)</p> <p>۲۷۰ (د): فیدبک نمونه جریان - جمع جریان (جریان - موازی)</p> <p>۲۷۱ ۳-۶ تشخیص نوع فیدبک</p> <p>۲۷۱ (الف): نمونه برداری از ولتاژ خروجی</p> <p>۲۷۲ (ب): نمونه برداری از جریان خروجی</p> <p>۲۷۲ (ج): جمع به صورت جریان در ورودی</p> <p>۲۷۳ (د): جمع به صورت ولتاژ در ورودی</p> <p>۲۷۳ ۴-۶ روش محاسبه بهره و مقاومت های خروجی و ورودی یک مدار فیدبک دار</p> <p>۲۷۵ (الف): فیدبک و لتاژ - سری و مسائل مربوطه</p> <p>۲۸۴ (ب): فیدبک و لتاژ - موازی و مسائل مربوطه</p> <p>۲۹۱ (ج): فیدبک جریان - سری و مسائل مربوطه</p> <p>۳۰۰ (د): فیدبک جریان - موازی و مسائل مربوطه و حل تعدادی مسائل نمونه دیگر</p> <p>۳۱۱ مجموعه تست های آزمون سراسی</p> <p>۳۱۹ خودآزمایی</p>	
<p>۳۲۳ مقدمه</p>	

۳۲۳	۱-۷ دسته‌بندی تقویت‌کننده‌های توان
۳۲۴	۲-۷ پارامترهای مورد نظر در تقویت‌کننده‌های توان
۳۲۸	۳-۷ اعوجاج موج خروجی در یک تقویت‌کننده
۳۳۲	۴-۷ ارزیابی تقویت‌کننده توان
۳۳۳	۵-۷ تقویت‌کننده توان کلاس A
۳۴۲	۶-۷ تقویت‌کننده کلاس B و پوش-پول کلاس B
۳۴۹	۷-۷ تقویت‌کننده پوش-پول کلاس AB
۳۵۲	۸-۷ محدود کننده چریان در تقویت‌کننده‌های توان
۳۵۷	مجموعه تست‌های آزمون سراسری
۳۶۵	خودآزمایی
فصل هشتم	
۳۶۹	مقدمه
۳۶۹	۱-۸ ساختار داخلی تقویت‌کننده‌های عملیاتی (آپ - امپ‌ها)
۳۷۰	۲-۸ برسی و حل تعدادی از مسائل مربوط به آپ - امپ‌ها
۳۹۹	مجموعه تست‌های آزمون سراسری
۴۰۷	خودآزمایی
فصل نهم	
۴۱۱	مقدمه
۴۱۲	۱-۹ تنظیم کننده ولتاژ با دیود زنر بدون مدار فیدبک
۴۱۷	۲-۹ تنظیم کننده ولتاژ با مدار فیدبک
۴۲۵	مجموعه تست‌های آزمون سراسری
۴۲۹	خودآزمایی
فصل دهم	
۴۳۱	مقدمه
۴۳۲	۱-۱۰ محدوده فرکانس پایین در تقویت‌کننده‌ها
۴۳۳	۲-۱۰ محاسبه پاسخ فرکانسی و فرکانس (فرکانس قطع پایین)
۴۳۶	۳-۱۰ خازن‌های کوپلر
۴۳۹	۴-۱۰ خازن‌های پایی پس
۴۴۹	مجموعه تست‌های آزمون سراسری
۴۵۳	خودآزمایی

دیودها

فصل ۱


مقدمه

تمام مدارهای الکترونیکی مجموعه‌ای از عناصر خطی و غیر خطی هستند که بر حسب نوع فرایند مورد نظر، ترکیب‌های گوناگونی را به خود اختصاص می‌دهند. عناصر خطی شامل مقاومت‌ها، خازن‌ها و پیچک‌ها هستند. عناصر غیر خطی شامل دیودها و انواع ترانزیستورها، انواع تریستورها و... هستند. همه عناصر غیر خطی از پیوندهای نیم‌هرسانا تشکیل می‌شوند. مدارهای صنعتی مجموعه‌ای از مدارهای مجتمع و یا مدارهای نامجتمع از صورت مخلوطی از این دو ساختار هستند. مدارهای مجتمع (Integrated Circuits) در جریان‌های کم و ولتاژ‌های کم به کار می‌روند، در حالی که مدارهای نامجتمع (Discrete Circuits) عمدتاً برای ولتاژها و جریان‌های زیادتری به کار می‌روند که از حوزه کار مدار مجتمع خارج است.

۱-۱ پیوند pn

پیوند pn از نیمه‌هادی‌های نوع (p) و نوع (n) تشکیل شده است که به صورت یک مجموعه (قطعه) به کار گرفته می‌شوند. این پیوندها در حالت گراش مستقیم (یعنی ولتاژ مثبت به p و ولتاژ منفی به n) و یا در حالت گراش معکوس (یعنی ولتاژ مثبت به n و ولتاژ منفی به p) مورد استفاده قرار می‌گیرند. اصطلاح بایاس مستقیم و بایاس معکوس در بسیاری از موقعیت‌های گراش مستقیم و گراش معکوس به کار برده می‌شود. پیوند pn در حالت بایاس مستقیم و بایاس معکوس، رفتار اساسی دیودها و ترانزیستورهای اثر میدانی و ترانزیستورهای را توسعه تغییر اندازه پهنهای ناحیه تهی (Depletion Region) تعریف می‌کند. در شکل (۱-۱) پیوند pn شامل ماده نیمه‌رسانای نوع (p) در تماس نزدیک با ماده نیمه‌رسانای نوع (n) نشان داده شده است. ماده نیمه‌رسانای نوع (p) از بلور سیلیسیمی است که با آلاینده ۳ ظرفیتی نظیر (بور) و ماده نیمه‌رسانای نوع (n) از بلور سیلیسیمی است که با آلاینده ۵ ظرفیتی نظیر (فسفر) ساخته می‌شوند. بلور سیلیسیم در هر سانتی‌متر مکعب تعداد 5×10^{22} اتم دارد. سیلیسیم ذاتی، شبکه منظمی دارد که در آن اتم‌ها با پیوند کووالانسی ۴ ظرفیتی در محل خود قرار گرفته‌اند. در دمای معمولی برخی از پیوندها به سبب گرمای شکسته شده و تعدادی الکtron آزاد می‌شود. هنگامی که یک پیوند شکسته شود، یک الکtron از اتم آزاد می‌شود و آن اتم دارای بار مثبتی برابر با بار الکtron خواهد شد. الکtron از اتم مجاور جذب این بار مثبت می‌شود، در این صورت حفوهای (بار مثبت) در اتم مجاور ایجاد می‌شود. این فرایند دمایی خوب‌به‌خود تکرار می‌شود و درنتیجه حامل‌هایی با بار مثبت یا به عبارتی حفره‌هایی وجود دارند که در ساختار بلور سیلیسیم حرکت می‌کنند که می‌توان آن‌ها را برای هدایت جریان الکتریکی به کار برد. در بلور سیلیسیم ذاتی در دمای حوالی ۲۷ درجه سانتی‌گراد تقریباً

حاصل $n_i = 1.5 \times 10^{10} \frac{\text{atom}}{\text{cm}^3}$ به همین دلیل سیلیسیم یک عنصر چگالی وجود دارد که به آن (n_i) گفته می‌شود: نیمه‌رسان است.



شکل ۱-۱ پیوند pn


در این صورت، n چگالی حامل‌های ذاتی در بلور سیلیسیم است.

چگالی آلاینده نوع n (ماده ۵ ظرفیتی)، $N_A \left(\frac{\text{atom}}{\text{cm}^3} \right)$ و چگالی آلاینده نوع P (ماده ۳ ظرفیتی)، $N_D \left(\frac{\text{atom}}{\text{cm}^3} \right)$ است.

به فرض اگر $N_A = 10^{15} \frac{\text{atom}}{\text{cm}^3}$ و $N_D = 10^{16} \frac{\text{atom}}{\text{cm}^3}$ باشد، دیده می‌شود که به ازای هر 5×10^6 اتم سیلیسیم، فقط یک اتم ۵ ظرفیتی در شبکه بلور و به ازای هر 10^7 اتم سیلیسیم، فقط یک اتم ۳ ظرفیتی در شبکه بلور وجود دارد. بنابراین هر اتم ۵ ظرفیتی مانند (فسفر) در بلور سیلیسیم یک الکترون اضافی ایجاد می‌کند که به نام اتم دهنده نامیده می‌شود و به همین ترتیب یک اتم ۳ ظرفیتی مانند (بور) در بلور سیلیسیم یک حفره ایجاد می‌کند که اتم گیرنده نامیده می‌شود. قطعه‌ای از سیلیسیم نوع (n) و نوع (p) از نظر الکتریکی خنثی است.

۲-۱ ناحیه تهی در پیوند pn

در شکل (۲-۱) یک پیوند pn ساخته شده نشان داده شده است.



شکل ۲-۱ پیوند pn پس از تشکیل شدن

در لحظه تشکیل پیوند الکترون‌هایی که در طول پیوند با سرعت به سمت ناحیه (p) پخش می‌شوند، با حفره‌های اکثربت موجود در ناحیه (p) ترکیب می‌شوند؛ درنتیجه بعضی از حفره‌های اکثربت از بین می‌روند و درنتیجه در ناحیه تماس در سمت (p) بارهای مقدی منفی به جا مانند. به همین ترتیب حفره‌هایی که در طول پیوند به سرعت به سمت ناحیه (n) پخش می‌شوند. با الکترون‌های اکثربت موجود در ناحیه (n) ترکیب می‌شوند و در ناحیه تماس در سمت (n) بارهای مقدی مثبت به جا مانند. به این ناحیه که دارای بارهای مقدی است ناحیه تهی گفته می‌شود (به شکل (۲-۱) نگاه کنید) ولتاژ درونی پیوند در ناحیه تهی (دو سر پیوند) عبارت است از:

$$V_0 = V_T \cdot \ln \left(\frac{N_A \cdot N_D}{n_i^2} \right) \quad (1-1)$$

در برخی از نوشهای به جای V_0 ، از ψ_0 استفاده می‌شود.
نیز چگالی حامل‌های ذاتی در سیلیسیم است.

N_A و N_D به ترتیب چگالی آلاینده‌های ۵ طرفیتی و ۳ طرفیتی است.

$$V_T = \frac{K}{q} T \quad (2-1)$$

V_T : ولتاژ معادل دمایی

$$K = 1.38 \times 10^{-23} \left(\frac{\text{ژول}}{\text{کلوین}} \right) \quad (2-2)$$

q: بار الکترون (کولب) 1.6×10^{-19}

T: دمای کلوین $273 + T^{\circ}\text{C}$

V_T : در دمای اطلاع بین 25 تا 26 میلی‌ولت است.

اگر نفوذ ناحیه تهی در ناحیه (P)، W_1 و در ناحیه (n)، W_2 باشد، در این صورت:

$$W_1 \cdot N_A = W_2 \cdot N_D \quad (3-1)$$

طبق رابطه (3-1) کل بار در واحد سطح هر دو طرف مرز پیوند هماندازه و دارای علامت مخالف هستند.

$$W_1 = \left[\frac{2\epsilon(V_0)}{q \cdot N_A \left(1 + \frac{N_A}{N_D} \right)} \right]^{\frac{1}{2}} \quad (4-1)$$

$$W_2 = \left[\frac{2\epsilon(V_0)}{q \cdot N_D \left(1 + \frac{N_D}{N_A} \right)} \right]^{\frac{1}{2}} \quad (5-1)$$

و عرض ناحیه تهی مجموع W_1 و W_2 است.


$$W = W_1 + W_2$$

روابط بالا نشان می‌دهند که نفوذ ناحیه تهی در سمت نیمه‌هادی با چگالی آلاینده کمتر، بیشتر است.

$$F = \frac{1.04 \times 10^{-12}}{d^2} \quad (\text{فراز} / \text{سانسی متر})$$

۱-۳ پیوند pn تحت بایاس معکوس

در شکل ۱-۳ یک پیوند pn که بایاس معکوس به وسیله منبع ولتاژ V_R دارد، نشان داده شده است.



شکل ۱-۳ پیوند pn تحت بایاس معکوس

ولتاژ معکوس اعمال شده V_R ، ناحیه تهی را به سمت نواحی (P) و (n) گسترش داده است و W_1 و W_2 افزایش می‌یابند:

$$W_1 = \left[\frac{2\epsilon(V_o + V_R)}{q \cdot N_A \left(1 + \frac{N_A}{N_D} \right)} \right]^{\frac{1}{2}} \quad (6-1)$$

$$W_2 = \left[\frac{2\epsilon(V_o + V_R)}{q \cdot N_D \left(1 + \frac{N_D}{N_A} \right)} \right]^{\frac{1}{2}} \quad (7-1)$$

حداکثر میدان الکتریکی در مرز پیوند عبارت است از:

$$E_{max} = -\frac{q \cdot N_A \cdot W_1}{\epsilon} \quad (8-1)$$

ظرفیت خازنی ایجاد شده پیوند عبارت است از:

$$C_J = A \left[\frac{q \cdot \epsilon \cdot N_A \cdot N_D}{2(N_A + N_D)} \right]^{\frac{1}{2}} \cdot \left(\frac{1}{V_o + V_R} \right)^{\frac{1}{2}} \quad (9-1)$$

: سطح مقطع پیوند A

$$C_J = \frac{C_{J_o}}{\sqrt{1 + \frac{V_R}{V_o}}} \quad (10-1)$$

ظرفیت خازن در حالت $V_R = 0$ ولت است.

مثال ۱: در یک پیوند بایاس معکوس $N_D = 10^{16} \frac{\text{atom}}{\text{cm}^3}$ و $N_A = 10^{15} \frac{\text{atom}}{\text{cm}^3}$ باشد، $V_R = 10$ ولت است. اگر $V_o = 0$ باشد،

مقادیر E_{max} و W_1 و W_2 عبارتند از:

حل:

با استفاده از روابط (6-1) و (7-1) و (8-1) داریم:

$$W_1 = 3.5 \mu\text{m}$$

$$W_2 = 0.35 \mu\text{m}$$

$$E_{max} = 5.4 \times 10^4 \frac{\text{V}}{\text{cm}}$$

دیده می‌شود که نفوذ سد پتانسیل در ناحیه با آلینده کم تقریباً ده برابر نفوذ سد پتانسیل در ناحیه با آلینده زیاد است. در تمام نیمه‌هادی‌های به کاررفته در الکترونیک، پیوندها، آلینده با چگالی‌های متفاوت دارند.


۱-۴ شکست پیوند pn تحت بایاس معکوس

حداکثر میدان الکتریکی در مرز پیوند در حالت بایاس معکوس برای پیوند لبه‌ای عبارت است از:

$$|E_{MAX}| = \sqrt{\frac{2q \cdot N_A \cdot N_D \cdot V_R}{\epsilon(NA + ND)}} \quad (11-1)$$

$$|E_{MAX}| = \frac{q \cdot N_A \cdot W_L}{\epsilon} \quad (12-1)$$

در رابطه (۱۱-۱) از V_R صرف نظر شده است. این رابطه نشان می‌دهد که حداکثر میدان الکتریکی با افزایش چگالی ناخالصی و ولتاژ V_R زیاد می‌شود. در پیوندهای واقعی اثرات دیگری نیز وجود دارند که سبب زیاد شدن حداکثر میدان الکتریکی می‌شوند.



شکل ۱-۴ مشخصه ولتاژ - جریان پیوند
در بایاس مستقیم و بایاس معکوس

اعمال بایاس معکوس، از پیوند جریان معکوس کمی می‌گذرد که ناشی از وجود حامل‌های اقلیت است. میدان الکتریکی ایجاد شده سبب عبور این حامل‌ها از ناحیه تهی می‌شوند، در یک پیوند با چگالی ناخالصی‌های مشخص، افزایش بایاس معکوس منجر به افزایش میدان الکتریکی می‌شود که نتیجه آن افزایش انرژی حامل‌ها در برخورد با یون‌های شبکه ناحیه تهی است، این امر درکترون حفره‌های جدیدی را به وجود می‌آورد. با افزایش بیشتر ولتاژ معکوس این روند سریع‌تر می‌شود و جریان نشستی معکوس افزایش ناگهانی تواند داشت که به صورت افزایش بهمنی است. در ولتاژ معکوس تقریباً شخصی، میدان الکتریکی در حد بحرانی قرار می‌گیرد و پیوند شکسته شود. به این ولتاژ معکوس ولتاژ شکست (BV) (Break Down Voltage) نامیده می‌شود و جریان از این نقطه بهشت افزایش بهمنی می‌یابد. در شکل (۱-۴) حنی مشخصه (جریان - ولتاژ) پیوند نشان داده شده است.

ولتاژ شکست معکوس (BV) حوالی ۵ ولت دارای ضریب دمایی حدود صفر و (BV) کمتر از ۵ ولت دارای ضریب دمایی مثبت است.

پیوند pn با اعمال ولتاژ معکوس، در ناحیه شکست معکوس قرار بگیرد، توان تلفاتی پیوند برابر با حاصل ضرب ولتاژ شکست در بیان پیوند است که به صورت گرم شدن پیوند ظاهر می‌شود. وجود مقاومت مناسب در مسیر مدار، می‌تواند جریان را کنترل دومنع از تخریب پیوند شود.

ودهایی که در ناحیه شکست کار می‌کنند به عنوان ولتاژ مرجع به کار می‌روند. این دیودها را دیود زنر می‌نامند (زنر نام شخصی است) پدیده دیگری هم به نام شکست زنری وجود دارد که با شکست بهمنی متفاوت است. شکست بهمنی وقتی رخ می‌دهد که مل‌های اقلیت تحت تأثیر میدان الکتریکی به اندازه کافی انرژی پیدا می‌کنند که سبب شکستن پیوندهای کووالانسی شوند. مل‌های آزادشده حامل‌های دیگری را به وجود می‌آورند که نهایتاً به شکست بهمنی می‌انجامد. در حالی که شکست زنر وقتی داد می‌شود که میدان الکتریکی به حد بحرانی برسد و بتواند پیوندهای کووالانسی را بشکند و جفت الکترون حفره به وجود آید. این میدان الکتریکی، الکترون‌ها را به سمت (n) و حفره‌ها را به سمت (p) می‌راند. اگر پیوند با ولتاژ معکوس حدود ۶ ولت و تر شکسته شود، مکانیزم مؤثر در شکست، به سبب اثر زنر است، شکست بهمنی عموماً بیشتر از ۷ ولت است. در پیوندهایی شکست معکوس بین حوالی ۵ ولت تا ۷ ولت باشد، مکانیزم مؤثر ممکن است اثر زنر یا اثر بهمنی یا هر دو باشند.

۲: چگالی ناخالصی در یک پیوند pn صفحه‌ای، $N_D = 10^{16}$ و $\frac{\text{atom}}{\text{cm}^3} = 10^{15}$ است اگر شکست پیوند

در میدان الکتریکی بحرانی برابر با $E = 5 \times 10^5 \frac{\text{V}}{\text{cm}}$ باشد، ولتاژ شکست پیوند pn را مشخص کنید.

حل:


اگر در رابطه (۱۱-۱) بهجای V_R قرار داده شود، ولتاژ شکست به دست می‌آید:

$$BV = \frac{\epsilon(NA + ND)E^2}{2qNA.ND}$$

$$BV = \frac{1.04 \times 10^{-12} \times 1.1 \times 10^{15}}{2 \times 1.6 \times 10^{-19} \times 10^{16} \times 10^{15}} \times 25 \times 10^{10} = 90 \text{ (ولت)}$$

۵-۱ پیوند pn تحت بایاس مستقیم

در شکل (۵-۱) یک پیوند pn با اعمال ولتاژ مستقیم (بایاس مستقیم) و در شکل (۶-۱) منحنی مشخصه ($I - V$) ولتاژ دو سر پیوند و جریان پیوند نشان داده شده است.



شکل ۱-۶ پیوند pn: بایاس مستقیم ($V - I$ مشخصه)

در شرایط بایاس مستقیم، لایه تهی باریکتر می‌شود و ولتاژ سد پتانسیل کاهش می‌یابد، درنتیجه حفره‌های بیشتری از ماده (p) از لایه تهی می‌گذرد و جریان I_D افزایش می‌یابد. حفره‌های واردشده به ناحیه (n) غلظت حامل اقلیت در ناحیه (n) را افزایش می‌دهند، به طوری که از غلظت حالت تعادل (p_{no}) بیشتر می‌شود. تفاوت غلظت حامل‌های (p) تزریق شده (p_n) و (p_{no}) که غلظت اضافی است در نزدیکی لایه تهی بیشترین مقدار را دارد. این تفاوت با دور شدن از این لبه به طور نمایی کاهش می‌یابد و سرانجام به صفر می‌رسد. همین روند برای الکترون‌های اقلیت موجود در ماده (p) هم وجود دارد. در لایه تهی در سمت ماده (p) هم ($n_p - np_0$) حداکثر است و به طور نمایی با دور شدن از لایه تهی کمتر می‌شود و به صفر می‌رسد. این روند، جریان I_D را به بیشتر از I_S ارتقا می‌دهد.

اگر طول پخش حفره‌ها در ماده نوع (n)، L_p اسم‌گذاری شود، آن‌گاه:

$$(13-1) \quad L_p = \sqrt{D_p \cdot \tau_p}$$

D_p : ثابت پخش حفره‌ها در سیلیسیم نوع (n) است.

τ_p : عمر حامل اقلیت اضافی در سیلیسیم نوع (n) است.

و به همین ترتیب L_n عبارت است از:

$$(14-1) \quad L_n = \sqrt{D_n \cdot \tau_n}$$

جریان کل عبوری (I_D) از پیوند عبارت است از:

$$I_D = A \cdot q \cdot n_i^2 \left(\frac{D_p}{L_p \cdot N_D} + \frac{D_n}{L_n \cdot N_A} \right) \left(e^{\frac{V_D}{V_T}} - 1 \right) \quad (15-1)$$

$$I_S = A q \cdot n_i^2 \left(\frac{D_p}{L_p \cdot N_D} + \frac{D_n}{L_n \cdot N_A} \right) \quad (16-1)$$

$$I_D = I_S \left(e^{\frac{V_D}{nV_T}} - 1 \right) \quad (17-1)$$

طبق رابطه (۱۶-۱)، جریان I_S (جریان اشباع معکوس) با سطح مقطع پیوند A متناسب است. چون I_S با n_i^2 نسبت مستقیم دارد و n_i با افزایش دما زیاد می‌شود؛ بنابراین I_S با افزایش دما به سرعت زیاد می‌شود و درنتیجه (I_D) با افزایش دما افزایش می‌یابد. به ازای هر ۵ درجه سانتی‌گراد افزایش دما، I_S تقریباً دو برابر می‌شود.

مثال ۳: در یک پیوند، مقدار I_S در دمای ۲۵ درجه سانتی‌گراد برابر با یک نانوآمپر است. مقدار I_S در دمای ۷۵ درجه سانتی‌گراد چقدر می‌شود؟

حل:

$$I_S = 1 \text{nA} \left[2^{\frac{75-25}{5}} \right] = 1.024 \mu\text{A} \approx 1 \text{ میکروآمپر}$$

ظرفیت خازنی پیوند در بایاس مستقیم برای جریان‌های مستقیم کوچک تقریباً برابر است با:

$$C_J = \frac{C_{J_0}}{\sqrt{1 - \frac{V_D}{V_0}}} \quad (18-1)$$

رابطه (۱۸-۱) مانند رابطه (۱۰-۱) با تفاوت علامت منفی داخل رادیکال است.

۶- دیود (DIODE)

دیودها در مدارهای الکترونیکی و الکترونیک صنعتی، کاربرد وسیعی دارند که هم در بایاس مستقیم و هم در بایاس معکوس به کار می‌روند. جریان دیود در حالت بایاس مستقیم عبارت است از:

$$I_D = I_S \left[\exp \frac{V_D}{n \cdot V_T} - 1 \right] = I_S \left[e^{\frac{V_D}{nV_T}} - 1 \right] \quad (19-1)$$

طبق رابطه (۱۶-۱) I_S متناسب با سطح مقطع A و n^2 است:

$$V_T = \frac{k}{q} (273^\circ + T^\circ C) \quad (20-1)$$

در محاسبات معمولی V_T حوالی ۲۵ میلیولت منظور می‌شود.

ضریب n برای دیودهای سیلیسیم بین ۱ الی ۲ است که تابع ساخت دیود است. غالباً $n = 1$ برای سهولت محاسبات منظور می‌شود.

در جریان‌های I_D که خیلی بیشتر از I_S باشد، جریان دیود تقریباً برابر است با:

$$I_D = I_S \left(\exp \frac{V_D}{nV_T} \right) = I_S e^{\frac{V_D}{nV_T}} \quad (21-1)$$

$$V_D = n V_T \cdot L_n \left(\frac{I_D}{I_S} \right) \quad (22-1)$$

$$V_D = V_T \cdot L_n \frac{I_D}{I_S} \quad (23-1)$$

$$V_D = 60(mV) \log \frac{I_D}{I_S} \quad (24-1)$$

مثال ۴: در یک دیود $I_S = 10^{-13}$ آمپر است. ولتاژ دو سر دیود در جریان‌های مستقیم ۱ و ۱۰ و ۱۰۰ میلی‌آمپر چقدر است؟

حل:

به ازای جریان 1 mA :

$$V_D = (60 \text{ mV}) \log \frac{1 \text{ mA}}{10^{-13} \text{ A}} = 600 \text{ mV}$$

به ازای جریان (10 mA) :

$$V_D = (60 \text{ mV}) \log \frac{10 \text{ mA}}{10^{-13} \text{ A}} = 660 \text{ mV}$$


به ازای جریان 100 میلی‌آمپر :

$$V_D = (60 \text{ mV}) \log \frac{100 \text{ mA}}{10^{-13} \text{ A}} = 720 \text{ mV}$$

غالباً در محاسبات سریع و معمولی، ولتاژ دیود تقریباً ۰.۶ یا ۰.۷ ولت منظور می‌شود.

۷-۱ مدل DC و مدل AC دیود

مدار دیودی شکل (۷-۱) با منبع ولتاژ E (بایاس مستقیم) نشان داده شده است:



شکل ۱ مدار ساده دیودی بایاس مستقیم


$$I_D = \frac{E - V_D}{R} \quad (25-1)$$

$$I_D = \frac{E - n V_T \ln \frac{I_D}{I_S}}{R} \quad (26-1)$$

محاسبه I_D با روش تکرار از رابطه (۲۶-۱) امکان‌پذیر ولی مستلزم وقت زیادی است. در محاسبات سریع غالباً ولتاژ دو سر دیود سیلیکونی حدود ۰.۶ تا ۰.۷ ولت منظور می‌شود، در این صورت جریان I_D از رابطه (۲۶-۱) عبارت است از:

$$I_D = \frac{E - 0.6}{R} \text{ یا } I_D = \frac{E - 0.7}{R}$$

در شکل (۸-۱) مدل دیود و منحنی مشخصه دیود رسم شده است.




شکل ۸ (الف) مدل دیود، (ب) منحنی مشخصه دیود در بایاس مستقیم

اگر در مدار شکل (۷-۱) مدار معادل شکل (۸-۱) الف جانشین شود، آن‌گاه:

$$I_D = \frac{E - V_D}{R + r_D} \quad (۲۷-۱)$$

مقادیر r_D عبارت است از $\frac{V_D}{I_D}$ که از مشخصات دیود با شماره معینی از برگه اطلاعات آن قابل استخراج است. در بسیاری از محاسبات از r_D صرف‌نظر می‌شود. در برخی از محاسبات در صورت امکان، می‌توان دیود را ایده‌آل فرض کرد و از V_D هم صرف‌نظر کرد.



شکل ۹-۱ مدار دیودی بایاس مستقیم با سیگнал $v(t)$

جریان عبوری از دیود به سبب جریان بایاس مستقیم و جریان سیگنال ورودی عبارت است از:

$$i_D = I_S \cdot e^{\frac{V_D}{nV_T}} \quad (۲۸-۱)$$

$$V_D = V_D + v_d(t) \quad (۲۹-۱)$$

$$i_D = I_S \cdot e^{\frac{V_D + v_d(t)}{nV_T}} \quad (۳۰-۱)$$

$$i_D = I_S \cdot e^{\frac{V_D}{nV_T} + \frac{v_d(t)}{nV_T}} \quad (۳۱-۱)$$

$$i_D = I_D \cdot e^{\frac{V_d(t)}{nV_T}} \quad (۳۲-۱)$$

در رابطه (۳۲-۱)، I_D جریان بایاس مستقیم دیود است که ناشی از پتانسیل E است، اگر در رابطه نمایی (۳۲-۱) $V_d \ll nV_T$ باشد، در این صورت رابطه نمایی (۳۲-۱) به رابطه خطی (۳۳-۱) قابل تبدیل است:


$$e^x = 1 + x + \frac{x^2}{2} + \dots$$

$$i_D = I_D \left(1 + \frac{V_d(t)}{nV_T} \right) \quad (33-1)$$

$$i_D = I_D + I_D \frac{V_d(t)}{nV_T} \quad (34-1)$$

$$i_d = \frac{I_D}{nV_T} \cdot V_d(t) \quad (\text{مؤلفه جریان سیگنال}) \quad (35-1)$$

$$r_d = \frac{nV_T}{I_D} \quad (36-1)$$



i_d مقاومت دینامیکی دیود در جریان نقطه کار I_D است. با توجه به رابطه (35-1) و (36-1) می‌توان شکل (10-1) را به عنوان مدل سیگنال کوچک مدار شکل (9-1) در نظر گرفت.

شکل ۱۰-۱ مدل سیگنال کوچک مدار شکل (9-1)

$$i_d(t) = \frac{v(t)}{r_d + R} \quad (37-1)$$

$$v_d(t) = r_d \cdot i_d(t) \quad (38-1)$$

مثال ۵: در مدار شکل (9-1) با فرض $V_D = 0.6$ ولت و $E = 10.6$ ولت و $R = 1k\Omega$ و $n=1$ و $V_T = 25mV$ ولتاژ دوسر دیود به سبب موج $v(t)$ را حساب کنید

حل:

$$I_D = \frac{E - V_D}{R} = \frac{10.6 - 0.6}{1k} = 10mA$$


$$r_d = \frac{V_T}{I_D} = 2.5\Omega$$

$$V_d(t) = \frac{V(t)}{R + r_d} \cdot r_d = \frac{4(mV)\sin\omega t}{1k\Omega + 2.5\Omega}(2.5\Omega)$$

$$V_d(t) = 0.01 \sin\omega t \quad (v)$$

۸-۱ مدار آشکارساز قله

در شکل (11-1) مدار ساده آشکارساز قله نشان داده شده است.




شکل ۱۱-۱ (الف): مدار آشکارساز قله (ب): شکل موج اعمال شده

در مدار شکل (۱۱-۱) (الف) دیود را ایدهآل فرض کنید. کلید (sw) یک نوع مدار ترانزیستوری است که با اعمال ولتاژ کنترل می‌تواند به صورت کلید روشن و خاموش عمل کند. برای بررسی عملکرد مدار، کلید را باز در نظر بگیرید. مطابق شکل (۱۱-۱) (ب) از t_0 تا t_1 خازن C به دامنه V_1 شارژ می‌شود، از t_1 تا t_2 دیود، بایاس معکوس دارد و دامنه V_1 در خازن ذخیره شده است. از t_2 تا t_3 ولتاژ خازن به دامنه V_2 شارژ می‌شود و این دامنه تا t_6 در خازن باقی می‌ماند. حال فرض کنید کلید در t_3 بسته شده و مجدداً باز شود. در این صورت خازن تخلیه می‌شود و در زمان t_3 تا t_4 شارژ خازن صفر است. از t_4 تا t_5 خازن به دامنه V_3 شارژ می‌شود. در کاربردهای عملی کلید sw (مدار سوچیج ترانزیستوری) در زمان‌های معینی روشن و خاموش می‌شود تا آشکارسازی قله در زمان‌های خواسته شده مشخص شود.

۹- باز ذخیره کننده dc

در شکل (۱۲-۱) مدار باز ذخیره کننده dc با ولتاژ ورودی مربعی شکل و موج خروجی نشان داده شده است.



شکل ۱۲-۱ (الف) مدار باز ذخیره کننده dc، (ب) موج ورودی با دامنه قله تا قله ۶ ولت،

(ج) شکل موج خروجی با دامنه (+6) ولت ($R_L = \infty$)

در مدار شکل (۱۲-۱) با توجه به جهت دیود، خازن به (+2) ولت (سیکل منفی) شارژ می‌شود و این شارژ را در خود نگه می‌دارد و از آن پس دیود خاموش می‌ماند.


$$V_o = V_i + V_C$$

$$V_o = 4 + 2 = 6 \text{ V}$$

بنابراین ولتاژ خروجی بالای خط صفر و با دامنه 6 ولت مطابق شکل (۱۲-۱) (ج) تشکیل می‌شود. البته موضوع اخیر با مقاومت بار ای نهایت صادق است. هرگاه RL محدود باشد، چون از RL جریان می‌گذرد، پس ولتاژ خروجی تقریباً به اندازه ولتاژ دیودی از زیر خط صفر به بالا می‌رود. در مدارهای دقیق به جای دیود تنها، از مدارهای دیود و آپامپ استفاده می‌شود تا ولتاژ آستانه دیود به سمت صفر میل کند.

١٠-١ مدار دو برابر کننده و چند برابر کننده ولتاژ

در شکل (١٣-١) مدار دو برابر کننده ولتاژ نشان داده شده است.



شکل ١٣-١ (الف) مدار دو برابر کننده ولتاژ، (ب) شکل موج ورودی ($C_1 = C_2$)

در شکل (١٣-١) (الف)، دیودها را ایده‌آل و خازن‌ها را برابر فرض کنید. در شکل (١٣-١) (ب)، شکل موج ورودی مربوطی با دامنه V_m فرض شده است.

برای تحلیل مدار و به دست آوردن ولتاژ خروجی فرض کنید در $T = 0$ خازن‌ها بدون بار هستند. از T_0 تا T_1 و D_2 روشن و D_1 خاموش است و خازن‌ها هر یک به اندازه $\frac{V_m}{2}$ شارژ می‌شوند

$$D_2 \text{ خاموش است؛ بنابراین در پایان زمان } T_2, V_{C_1} = V_m \text{ و } V_{C_2} = \frac{V_m}{2} \text{ است.}$$

از T_2 تا T_3 ، D_2 روشن و D_1 خاموش است. با استفاده از جمع آثار ولتاژ خروجی V_o در شروع زمان T_3 عبارت است از:

$$V_o = V_{C_2} = \frac{V_m}{4} + \frac{V_m}{2} + \frac{V_m}{2} = \frac{5V_m}{4}$$


در پایان زمان T_4 ، $V_{C_1} = V_m$ و $V_{C_2} = \frac{5V_m}{4}$ است.

در شروع زمان T_5 ، با استفاده از جمع آثار داریم:

$$V_o = V_{C_2} = \frac{5V_m}{8} + \frac{V_m}{2} + \frac{V_m}{2} = \frac{13V_m}{8}$$

و بالاخره در پایان سیکل n ام، $V_{C_2} = 2V_m$ است.

شکل (١٤-١) مدار چند برابر کننده ولتاژ را نشان می‌دهد.



شکل ١٤-١ چند برابر کننده ولتاژ

اگر $e = V_m \sin \omega t$ باشد، طبق بحث مدار دو برابر کننده ولتاژ، ولتاژ طبقه n ام برابر $2nV_m$ خواهد شد. گرچه بحث چند برابر کننده با مقدار $2nV_m$ در حالی صادق است که جریان بار بسیار کم باشد. در حالی که وجود جریان بار، ایجاد جریان C در خازن‌ها می‌کند که سبب افت ولتاژ در خروجی می‌شود. در حقیقت تعداد بیشتر از 20 طبقه عملی نیست. می‌توان ثابت کرد که افت ولتاژ خروجی ΔV عبارت است از:

$$\Delta V = \frac{i}{FC} \left[\frac{2}{3} n^3 + \frac{1}{2} n^2 - \frac{1}{6} n \right] \quad (39-1)$$

I: جریان خروجی (جریان بار)


F: فرکانس ولتاژ ورودی

C: ظرفیت خازن


n: تعداد طبقات

۱۱-۱ یکسوساز نیم‌موج

در شکل (۱۵-۱) یکسوساز نیم‌موج و در شکل (۱۶-۱) مدار معادل آن نشان داده شده است.



شکل ۱۵-۱ (الف) مدار یکسوساز نیم‌موج، (ب) بخش‌های هاشورخورده شکل موج خروجی است



شکل ۱۶-۱ (الف) مدار معادل مربوط به شکل (۱۵-۱) و (ب) منحنی ($V_0 - V_{iN}$)

در مدار شکل (۱۵-۱) پس از آنکه دامنه ولتاژ ورودی از ولتاژ آستانه هدایت دیود بیشتر شود، دیود هدایت می‌کند. بنابراین دیود در سیکل مثبت کمتر از ۱۸۰ درجه هدایت می‌کند. در سیکل منفی دیود خاموش می‌ماند. اگر زاویه شروع هدایت دیود θ نامگذاری شود، آن‌گاه:

$$\theta = \sin^{-1} \frac{V_D}{V_m} \quad (40-1)$$

وزاویه خاموش شدن دیود عبارت است از: $(\pi - \theta)$ و اندازه هدایت عبارت است از: $(\gamma = \pi - 2\theta)$

ولتاژ خروجی در نیمه‌سیکل مثبت با توجه به شکل (۱۶-۱) (الف)، عبارت است از:

$$(e = V_m \sin \omega t) \quad (\text{ولتاژ ورودی})$$

$$V_o = e \frac{R}{R + r_D} - V_D \frac{R}{R + r_D} \quad (41-1)$$


معمولًا $r_D \ll R$ است. اگر دامنه e خیلی بزرگ‌تر از V_D باشد، می‌توان تمام‌سیکل مثبت را در خروجی متنظر کرد و ولتاژ خروجی به صورت نیم‌سینوسی بالای خط صفر است. با تعویض جهت دیود، فقط نیم‌سیکل‌های منفی در خروجی وجود دارند. مقادیر ولتاژ متوسط و ولتاژ مؤثر خروجی عبارت‌اند از:

$$V_{dc} = \frac{1}{2\pi} \int_0^\pi V_m \sin \omega t d(\omega t) = \frac{V_m}{\pi} \quad (42-1)$$

$$V_{rms} = \sqrt{\frac{1}{2\pi} \int_0^\pi V_m^2 \sin^2 \omega t d(\omega t)} = \frac{V_m}{2} \quad (43-1)$$

۱۲-۱ یکسوساز تمام‌موج

در شکل (۱۷-۱) مدار یکسوساز تمام‌موج با دو دیود و ترانسفورماتور با سر وسط نشان داده شده است.



شکل ۱۷-۱ (الف) مدار یکسوساز تمام‌موج، (ب) شکل موج‌های ورودی و خروجی

با فرض $R_L \gg r_D$ و صرف‌نظر کردن از ولتاژ V_D ، هدایت D_1 سیکل مثبت و هدایت D_2 سیکل منفی را در بالای خط صفر خروجی ظاهر می‌کند:

$$e = V_m \sin \omega t$$


مقادیر ولتاژ متوسط و ولتاژ مؤثر بار عبارت‌اند از:

$$V_{dc} = \frac{1}{\pi} \int_0^\pi V_m \sin \omega t d(\omega t) = \frac{2V_m}{\pi} \quad (44-1)$$

$$V_{rms} = \sqrt{\frac{1}{\pi} \int_0^\pi V_m^2 \sin^2 \omega t d(\omega t)} = \frac{V_m}{\sqrt{2}} \quad (45-1)$$

در نیم‌سیکل مثبت که D_2 خاموش است، حداکثر ولتاژ دو سر D_2 برابر با $2V_m$ است، به همین ترتیب در نیم‌سیکل منفی که D_1 خاموش است، حداکثر ولتاژ دو سر D_1 برابر $2V_m$ است.

در شکل (۱۸-۱) مدار یکسوساز تمام‌موج ۴ دیودی که به نام یکسوساز پل شناخته می‌شود، نشان داده شده است.



شکل ۱۸-۱ (الف) و (ب) مدار یکسوساز پل با دو شکل ترسیمی، (ج) شکل موج‌های ورودی و خروجی

در شکل‌های (۱۸-۱) (الف) و (۱۸-۱) (ب) در نیم‌سیکل‌های مثبت D_1 و D_2 و در نیم‌سیکل‌های منفی D_3 و D_4 هدایت می‌کنند و ولتاژ خروجی یکسوشده بالای خط صفر ایجاد می‌شود:

$$V_{dc} = \frac{2V_m}{\pi}$$

$$V_{rms} = \frac{V_m}{\sqrt{2}}$$


حداکثر ولتاژ معکوس دوسر هر دیود خاموش برابر با V_m است. در مدار یکسوساز تمام‌موج با ترانسفورماتور سر وسط‌دار، جریان

که از هر ثانویه ترانسفورماتور می‌گذرد برابر با $\frac{V_m}{\pi \cdot R_L}$ است؛ بنابراین توان DC در هر ثانویه سبب داغ شدن هسته

ترانسفورماتور می‌شود. در حالی که در یکسوساز پل جریان DC در ثانویه ترانسفورماتور برابر صفر است. رایج‌ترین یکسوسازها در صنعت، یکسوساز پل (تمام‌موج) است که به صورت یک‌فاز و سه‌فاز به کار می‌روند.

۱۳-۱ یکسوساز نیم‌موج با خازن صافی

در شکل (۱۹-۱) یکسوساز نیم‌موج با خازن داده شده است.



شکل ۱۹-۱ (الف) مدار با خازن صافی C، (ب) ولتاژ بار، (ج) جریان بار I_L و جریان دیود (I_D)

با توجه به شکل (۱۹-۱) در نیم‌سیکل مثبت دیود از T_1 تا T_2 هدایت می‌کند و خازن به V_m شارژ می‌شود. در این حالت ولتاژ دوسر بار در T_2 برابر با V_m است. (دیود ایده‌آل فرض شده است) از T_2 تا T_3 دیود خاموش است و بار موجود در خازن C در مقاومت بار R_L شروع به تخلیه شدن می‌کند. از T_3 تا T_4 دیود دوباره بایاس مستقیم می‌شود و هدایت می‌کند و در T_4 دامنه ولتاژ خروجی به V_m میرسد. دیده می‌شود که ولتاژ دوسر بار دارای دندانه (ریپل) است. دامنه این دندانه‌ها با ولتاژ ریپل V_r نشان داده شده است. میانگین ولتاژ روی بار R_L ، V_o dc برابر است با:

$$V_o dc = V_m - \frac{1}{2} V_r \quad (۴۶-۱)$$

ولتاژ دوسر بار در زمان خاموشی دیود عبارت است از:

$$V_o = V_m e^{-\frac{T}{R_L C}} \quad (۴۷-۱)$$

در بیان زمان تخلیه (شروع هدایت دیود)؛ یعنی T_3 ، V_o برابر است با:

$$V_o = V_m - V_r \quad (۴۸-۱)$$

$$V_m - V_r \approx V_m e^{-\frac{T}{R_L \cdot C}} \quad (49-1)$$

$$V_r = V_m \left(1 - e^{-\frac{T}{R_L \cdot C}} \right) \quad (50-1)$$

اگر $T \ll R_L C$ باشد (همواره چنین است) در این صورت:

$$e^{-\frac{T}{R_L \cdot C}} = 1 - \frac{T}{R_L \cdot C} \quad (51-1)$$

$$V_r \approx V_m \frac{T}{R_L \cdot C} \quad (52-1)$$

$$V_r \approx \frac{V_m}{f \cdot R_L \cdot C} \quad (53-1)$$


$$V_{o(DC)} \approx V_m - \frac{V_m}{2f \cdot R_L C} = V_m \left(1 - \frac{1}{2f \cdot R_L \cdot C} \right) \quad (54-1)$$

$$I_{D(\max)} = I_{L(DC)} \left(1 + 2\pi \sqrt{\frac{2V_m}{V_r}} \right) \quad (55-1)$$

$$I_D (\text{av}) \approx I_L (\text{DC}) \left(1 + \pi \sqrt{\frac{2V_m}{V_r}} \right) \quad (56-1)$$

با توجه به رابطه (53-1) دیده می شود که با افزایش ظرفیت خازن C ، V_r کاهش می باید و ولتاژ DC خروجی صافتر می شود. در عین حال با کاهش V_r ، طبق رابطه (55-1) و (56-1) جریان دیود زیاد می شود و دیود باید بتواند این جریان را تحمل کند.

۱۴-۱ یکسوساز پل با خازن صافی



شكل ۲۰-۱ شکل موج ولتاژ خروجی یکسوساز

تمام موج با خازن صافی C

چون در خروجی یکسوساز تمام موج، فرکانس ریپل دو برابر یکسوساز نیم موج است، بنابراین:

$$V_r = \frac{V_m}{R_L \cdot C} \cdot \frac{T}{2} \quad (57-1)$$

$$V_r = \frac{V_m}{R_L \cdot C} \cdot \frac{1}{2f} \quad (58-1)$$

$$V_o = V_m - \frac{V_r}{2} \quad (59-1)$$

$$I_{D(\max)} = I_L \left(1 + 2\pi \sqrt{\frac{V_m}{2V_r}} \right) \quad (60-1)$$

۱۵-۱ حل تعدادی مسئله نمونه

مثال ۶: در یکسوساز پل شکل (۱۸-۱) با خازن C دو سر بار، $R_L = 1k\Omega$ و ولتاژ ثانویه مؤثر ۱۵ ولت و فرکانس ۵۰ هرتز است. برای آنکه V_r حد اکثر یک ولت باشد، مقدار خازن لازم چقدر است؟ (دیود ایدهآل فرض شود)

حل:

$$V_r = \frac{V_m}{R_L \cdot C} \cdot \frac{1}{2f}$$


$$C = \frac{15\sqrt{2}}{1000 \times 1} \times \frac{1}{100} = 212 \mu F \quad (\text{میکروفاراد})$$

$$V_o = 15\sqrt{2} - 0.5 \approx 20.7 \text{ ولت}$$

با منظور کردن ولتاژ دیود و مقاومت داخلی ترانسفورماتور و مقاومت داخلی دیود، ولتاژ dc خروجی کمتر از مقدار محاسبه شده است:

$$I_L \approx \frac{V_o}{R_L} \approx 20 \text{ mA}$$

مثال ۷: در مدار شکل (۲۱-۱) مشخصات دیودها به شرح زیر هستند:



شکل ۲۱-۱

حل:

جهن $V_R < E$ است، درنتیجه جریان مدار نمی‌تواند از I_S بیشتر باشد. دیود D_2 در حالت بایاس معکوس وصل شده است:

$$E = I_S \cdot R + V_{D_1} + V_{D_2}$$

$$I_{D_1} = I_S = I_S \left[e^{\frac{V_{D_1}}{nV_T}} - 1 \right]$$

$$e^{\frac{V_{D_1}}{V_T}} = 2$$

$$V_{D_1} \approx 18 \text{ mV}$$

$$V_{D_2} \approx 50 \text{ V}$$

مثال ۸: اگر در مثال (۷)، $E = 100.7$ ولت و $R = 0$ باشد. توان تلفاتی D_1 و D_2 را به دست آورید. ($V_{D_1} = 0.7$ ولت فرض می‌شود)

حل:

$$V_{D_1} = 0.7 \quad , \quad V_{D_2} = 100 \text{ (V)}$$

$$I_{D_1} = I_S \left(e^{\frac{700 \text{ mV}}{26 \text{ mV}}} - 1 \right) \approx 50 \text{ mA}$$


$$P_{D_1} = V_{D_1} (I_{D_1}) = 35 \text{ (mW)}$$

$$P_{D_2} = V_{D_2} (I_{D_2}) = 5 \text{ (W)}$$


هرگاه دیود D_2 توانایی این تلفات گرمایی را نداشته باشد، می‌سوزد.

مثال ۹: در مدار شکل (۲۲-۱) با توجه به مشخصات دیودها، حداکثر ولتاژ معکوس دو سر D_1 و D_2 را مشخص کنید.
 $D_1(V_{R_1} = 50 \text{ V} \quad , \quad I_{S_1} = 5 \mu\text{A})$
 $D_2(V_{R_2} = 60 \text{ V} \quad , \quad I_{S_2} = 10 \mu\text{A})$

$$[e = 90 \sin \omega t] \quad \text{ولت}$$



شكل ۲۳-۱



شكل ۲۲-۱

حل:

قله ولتاژ ۹۰ ولت است. در سیکل مثبت ورودی، دیودها در بایاس مستقیم هستند و قله جریان مدار تقریباً برابر است با:


$$I_{\max} = \frac{90 - 2 \times 0.6}{100\Omega} \approx 0.9 \text{ Amp}$$

در سیکل منفی ولتاژ ۹۰ ولتی به مجموع $V_{R_1} + V_{R_2} = 110$ ولت نمی‌رسد. با توجه به شکل (۲۳-۱) جریان

از مدار $I_{S_2} = 10 \mu\text{A}$ می‌گذرد، این جریان منحنی مشخصه معکوس D_1 را در ناحیه شکست قطع کرده است؛ بنابراین ولت است اگر از افت ولتاژ روی مقاومت R صرفنظر شود، آن‌گاه:


$$V_{D_1} = 50$$

$$V_{D_2} = 90 - 50 = 40$$



شکل ۲۴-۱

مثال ۱۰: در مدار شکل (۲۴-۱) با توجه به مشخصات دیودها جریان مدار و حداکثر ولتاژ معکوس دو سر هر دیود را به دست آورید.



شکل ۲۵-۱

$$D_1 \left(V_{R1} = 40 \text{ V}, I_{S1} = 5 \mu\text{A} \right)$$

$$D_2 \left(V_{R2} = 60 \text{ V}, I_{S2} = 10 \mu\text{A} \right)$$


ولت

حل: حداکثر جریان مدار در سیکل مستقیم ورودی عبارت است از:

$$I_D = \frac{110 - 2V_D}{1 \text{ k}\Omega} = 110 \text{ mA}$$

$$I_R = \frac{110 - 60 - 40}{1 \text{ k}} = 10 \text{ mA}$$

حداکثر جریان معکوس در نیم‌سیکل منفی عبارت است از: جریان معکوس ۱۰ میلی‌آمپر منحنی معکوس D_1 و D_2 را قطع کرده است؛ بنابراین $V_{D1\max} = 40 \text{ V}$ و $V_{D2\max} = 60 \text{ V}$ است.



شکل ۲۶-۱

مثال ۱۱: در مدار شکل (۲۶-۱) با فرض دیودهای ایده‌آل ($V_D = 0$)، موج ورودی داده شده به صورت $V_i = V_m \sin \omega t$ است، دامنه V_m را برای داشتن $V_{O1} = V_{O2}$ با قله‌های برابر نشده تعیین کنید.

حل: خازن در حالت DC باز و در ac اتصال کوتاه است. با فرض باز بودن D_1 و D_2 :

$$V_B = \frac{10}{1k + 9k} 9k = 9(V)$$

$$V_C = \frac{-10}{1k + 9k} \cdot 9k = -9(V)$$

در این صورت D_1 و D_2 دارای بایاس مستقیم هستند و هدایت می‌کنند. با وجود تقارن مدار $V_A = 0$ ولت است. با فرض دیودهای ایده‌آل ولتاژ DC در V_{o_1} و V_{o_2} نیز صفر ولت است. جریان بایاس D_1 و D_2 برابر است با:

$$I_{D_1} = I_{D_2} = \frac{10 - (-10) - 2V_D}{1k + 1k} \approx 10 \text{ mA}$$

$$r_d = \frac{nV_T}{I_D} \approx \frac{25 \text{ mV}}{10 \text{ mA}} \approx 2.5 \Omega$$

اگر $r_d = 0$ منظور شود تا زمانی که دیودها هدایت می‌کنند موج V_i در گره B و گره C وجود دارد. سیکل مثبت، D_3 را هادی می‌کند و سیکل مثبت در V_{o_1} حضور دارد، به همین ترتیب در سیکل منفی D_4 هدایت می‌کند و سیکل‌های منفی در V_{o_2} حضور دارند. حداکثر دامنه ولتاژ V_i مثبت وقتی است که D_1 خاموش شود؛ بنابراین:

$$\hat{V}_{o_+} = +9 \text{ V}$$

و حداکثر دامنه ورودی منفی وقتی است که D_2 خاموش شود:


$$\hat{V}_{o_-} = -9 \text{ V}$$

با تغییر مقادیر R_1 و R_2 می‌توان حداکثر دامنه ولتاژهای V_{o_1} و V_{o_2} را تنظیم کرد؛ بنابراین مدار بالا نوعی محدود کننده دامنه خروجی است.

مثال ۱۲: در مدار (۲۷-۱)، با فرض دیودهای ایده‌آل

و موج ورودی V_i به صورت مربعی‌شکل با $(V_D = 0)$

دامنه ± 10 ولت، موج خروجی V_o را تعیین کنید.



شکل ۲۷-۱

حل:


در ورودی مثبت برابر با ۱۰ ولت D_2 و D_4 دارای بایاس معکوس هستند، در حالی که D_1 و D_3 دارای بایاس مستقیم هستند. برای تعیین دامنه خروجی، در V_o ، معادله KCL نوشته می‌شود:

$$\frac{V_o - V_i}{R_5} + \frac{V_o}{R_6} + \frac{V_o - 4}{R_3} + \frac{V_o - 6}{R_1} = 0 \Rightarrow V_o = 5 \text{ ولت}$$

در این صورت D_1 خاموش است و KCL مجدداً V_o را مشخص می‌کند:

$$\frac{V_o - V_i}{R_5} + \frac{V_o}{R_6} + \frac{V_o - 4}{R_3} = 0 \Rightarrow V_o \approx 4.66 \text{ ولت}$$

باوجه به تقارن‌ها برای سیکل منفی ورودی، $V_o = -4.66$ ولت خواهد شد. این مدار هم نوعی محدودکننده دامنه خروجی است که با تغییر منابع تغذیه یا مقاومت‌ها قابل تنظیم است.



شکل ۲۸-۱

مثال ۱۳: در مدار شکل (۲۸-۱) با فرض دیود ایده‌آل، ولتاژ خروجی را به ازای $V_i = +2$ ولت و $V_i = +12$ ولت و $V_i = +18$ ولت به دست آورید.

برای $V_i = +2$ ولت، D_1 و D_3 خاموش و D_2 روشن است، با فرض D_4 خاموش در V_o نوشته می‌شود:

$$\frac{V_o - 8}{1k} + \frac{V_o - (-6)}{1k} = 0 \Rightarrow V_o = 1 \text{ ولت}$$

بنابراین صورت D_4 خاموش و $V_o = 1$ ولت است.

برای $V_i = +12$ ولت، D_1 روشن و D_2 و D_3 خاموش هستند.

با فرض D_4 خاموش، در V_o نوشته می‌شود.


$$\frac{V_o - 12}{1k} + \frac{V_o - (-6)}{1k} = 0 \Rightarrow V_o = 3 \text{ ولت}$$

برای $V_i = +18$ ولت با فرض D_4 خاموش داریم:

$$\frac{V_o - 18}{1k} + \frac{V_o + 6}{1k} = 0 \\ V_o = 6$$

بنابراین D_4 روشن است و $V_o = 6$ ولت ثابت می‌شود.

مثال ۱۴: در مدار شکل (۲۹-۱) جریان هر دیود را حساب کنید:



شکل ۲۹-۱

$$V_D = 0.6 \text{ V}, r_D = 2 \Omega$$


حل: با نوشتن KCL در خروجی V_o داریم:

$$\frac{V_o - V_{D_1}}{r_{D_1} + 8\Omega} + \frac{V_o - 3V_D}{3(r_D) + 4\Omega} + \frac{V_o - 9.6}{10\Omega} = 0 \Rightarrow V_o = 4 \text{ V}$$

$$I_{D_1} = \frac{4V - V_{D_1}}{r_{D_1} + 8\Omega} = 0.36A$$

$$I_{D_2} = \frac{4 - 3V_D}{3r_D + 4} = 0.22A$$

مثال ۱۵: در مدار شکل (۳۰-۱) جریان‌های I_{D_1} و I_{D_2} را حساب کنید.



$$D_1(V_{Z_1} = 50V, I_{S_1} = 10\mu A)$$

$$D_2(V_{Z_2} = 40V, I_{S_2} = 5\mu A)$$

حل:
حداقل جریانی که از D_1 می‌گذرد، برابر $I_{S_1} = 10\mu A$ است. اگر D_2 در ناحیه شکست باشد، ولتاژ دو سر آن برابر با $V_{Z_2} = 40$ ولت است، بنابراین:


$$I(R_2) = \frac{V_{Z_2}}{R_2} = 4\mu A$$

$$I_{D_2} = 10\mu A - 4\mu A = 6\mu A$$

چون جریان $6\mu A$ بیشتر از I_{S_2} است، D_2 در ناحیه شکست قرار دارد:

$$V_{D_1} \approx E - V_{Z_2} = 40V$$

مثال ۱۶: در مدار شکل (۳۱-۱) حداقل ولتاژ معکوس دو سر D_1 و D_2 را حساب کنید.



$$(V_{R_1} = V_{R_2} = 150V)$$

$$(I_{S_1} = 0.1mA, I_{S_2} = 0.2mA)$$

$$e = 200\sin\omega t \text{ (ولت)}$$

حل:
در سیکل مثبت D_1 و D_2 روشن هستند.
در سیکل منفی D_1 و D_2 خاموش هستند، در ولتاژ قله منفی که ۲۰۰ ولت است، توزیع ولتاژ معکوس ایجادشده دو سر دیودها را به دست می‌آوریم:

$$I_{S_1} + I_{(R_1)} = I_{S_2} + I_{(R_2)}$$

$$0.1\text{mA} + I_{(R_1)} = 0.2\text{mA} + I_{(R_2)} \Rightarrow I_{(R_1)} = 0.1\text{mA} + I_{(R_2)}$$

از طرفی با صرف نظر کردن افت ولتاژ روی R_L داریم:

$$200\text{V} = I_{(R_1)}(100\text{k}) + I_{(R_2)}(100\text{k})$$


$$I_{(R_2)} = 0.95\text{mA}, \quad I_{(R_1)} = 1.05\text{mA}$$

$$V_{R_2} = 0.95\text{mA}(100\text{k}) = 95\text{V}$$

$$V_{R_1} = 105\text{V}$$

در این مثال دیده می‌شود که وصل مقاومت‌هایی به موازات دیودها با جریان‌های I_S متفاوت می‌تواند توزیع پتانسیل معکوس دو سر دیودها را تقریباً متعادل کند. در دستگاه‌های الکترونیکی هنگامی که یک دیود توانایی تحمل حداکثر ولتاژ منفی ورودی را ندارد، الزاماً باید از چند دیود سری استفاده شود.

دیودهای همان‌نام، I_S ‌های متفاوتی دارند و با در نظر گرفتن اثر دمایی، ملاحظه می‌شود که I_S ‌ها از یکدیگر فاصله بیشتری می‌گیرند. وصل مقاومت موازی با دیودها می‌تواند توزیع متعادلی را ایجاد کند. این مقاومت‌های موازی را مقاومت‌های متعادل‌کننده حالت استاتیک هم می‌نامند.



شکل ۳۲-۱

مثال ۱۷: در مدار شکل (۳۲-۱) اگر $V_S = 1\sin \omega t$ ولت باشد، V_o را حساب کنید. خازن‌ها به اندازه کافی بزرگ هستند.

حل:

$$I_D = 1\text{mA}$$

$$r_d = \frac{nV_T}{I_D} = 25\Omega$$


در حالت DC خازن باز و در حالت ac خازن اتصال کوتاه است:

$$R'_L = r_d \parallel R_L = 12.5\Omega$$

$$V_o = \frac{V_S}{R + R'_L} \cdot R'_L = \frac{1\sin \omega t}{1\text{k}\Omega + 12.5\Omega} 12.5\Omega \approx 12.3\sin \omega t (\text{mV})$$

مثال ۱۸: در مدار شکل (۳۳-۱) با فرض $V_D = 0.6$ ولت، مشخصه انتقال $(V_o - V_i)$ را رسم کنید.

حل:



شکل ۳۳-۱


برای آنکه D_1 و D_2 خاموش باشند، V_o عبارت است از:

$$V_o = \frac{14.6 - 0.6}{10\text{k} + 10\text{k}} \times 10\text{k} = 7 \text{ (ولت)} \Rightarrow V_A = 7.6 \text{ (ولت)}$$

بنابراین اگر (ولت) $7 < V_i < 14.6$ ولت باشد D_1 و D_2 خاموش هستند.

برای آنکه D_3 و D_4 خاموش باشند، V_o عبارت است از:

$$V_o = -\frac{14.6 - 0.6}{10k + 10k} (10k) = -7 \text{ ولت (ولت)} \Rightarrow V_B = -7.6 \text{ ولت (ولت)}$$



شکل ۳۴-۱ مشخصه انتقال ($V_o - V_i$)

بنابراین اگر $-7 < V_i < 7$ ولت باشد D_3 و D_4 خاموش هستند، به ازای مقادیر ورودی بین -7 ولت و $+7$ ولت $V_o = V_i$ است.

در شکل (۳۴-۱) مشخصه انتقال $V_o = V_i$ رسم شده است.

مدار شکل (۳۳-۱) به عنوان محدودکننده ولتاژ در مدارهای مقایسه کننده ولتاژ برای ایجاد پسمند (هیسترزیس) به کار می‌رود.

در شکل (۳۴-۱) ولتاژ خروجی V_o برابر با ولتاژ ورودی V_i نمایش داده شده است. ولتاژ خروجی V_o در این حالت محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ است. این محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ را می‌توان در مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.


در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

در شکل (۳۴-۲) مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌باشد. این مدارهای مقایسه کننده ولتاژ محدودکننده ولتاژ مدارهای مقایسه کننده ولتاژ می‌دانیم.

مجموعه تست‌های آزمون سراسری

۱. در مدار شکل روبرو، دیودها ایده‌آل فرض شده‌اند. اگر ولتاژ ورودی V_1 در محدوده $12V < V_1 < 16V$ باشد، کدامیک از گزینه‌های زیر در مورد V_o صادق است؟ (ارشد ۸۵)




$$V_o = +4V \quad (1)$$

$$V_o = -4V \quad (2)$$

$$V_o = \frac{1}{2}V_1 + 2 \quad (3)$$

$$V_o = \frac{1}{2}V_1 - 2 \quad (4)$$

۲. در شکل روبرو در چه محدوده‌ای از V_i رابطه بین ورودی و خروجی $V_o = V_i$ می‌شود. دیودها ایده‌آل هستند. (ارشد ۸۶)




$$2 < V_i < 4 \quad (1)$$

$$4 < V_i < 6 \quad (2)$$

$$6 < V_i < 8 \quad (3)$$

$$8 < V_i < 10 \quad (4)$$





۳. در مدار شکل زیر همه دیودها ایده‌آل هستند. مقدار جریان I بر حسب میلیآمپر چقدر است؟ (ارشد ۸۸)



$$1.5 \quad (1) \text{ صفر}$$

$$3 \quad (2) \quad 2 \quad (3)$$

٤. در مدار شکل مقابل ورودی داده شده است. شکل موج خروجی کدام است؟ (دیود D ایدهآل است) (ارشد ٨٩)



- (٤) $V_o > 0$
- (١) $V_o > 0$
- (٣) $V_o > 0$
- (٥) $0 > V_o > 0$



پاسخنامه

۱. گزینه ۱ درست است.
در $V_i = 12$ ولت، D_3 و D_1 خاموش و D_2 روشن است. V_o را در حالت D_4 خاموش به دست آورید.

$$\frac{V_o + 4}{1k} + \frac{V_o - 12}{1k} = 0 \Rightarrow V_o = +4$$

در این صورت D_4 روشن است و $V_o = +4$ ولت است.
برای $V_i = +16$ ولت هم D_4 روشن است و $V_o = +4$ ولت خواهد شد.

۲. گزینه ۳ درست است.
برای $V_o = V_i$ باید D_1 و D_2 روشن باشند.
ولتاژ V_A در حالت خاموش بودن D_1 برابر است با:

$$V_A = \frac{E_3 - E_2}{2R} R + E_2 + E_1 = 6V$$

پس برای روشن شدن D_1 ورودی باید از ۶ ولت بیشتر باشد.
۲ در حالت خاموشی D_2 برابر است با:

$$V_o = E_1 + E_3 = 8V$$

برای روشن شدن D_2 ، V_i باید کمتر از ۸ ولت باشد.

۳. گزینه ۴ درست است.
با فرض D_2 خاموش داریم:

$$\frac{V_o - 2}{1k} + \frac{V_o - 5}{1k} = 0 \Rightarrow V_o = 3.5V$$

در این صورت D_2 روشن است و $V_o = 2V$ برابر است.


$$I = \frac{5 - V_o}{1k} = 3mA$$

٤. گزینه ۲ درست است.

$$\begin{aligned} V_M &= \frac{12}{3k} \times 1k = 4 \\ V_N &= \frac{12}{3} \times 2 = 8 \end{aligned} \Rightarrow D \text{ (روشن)} \Rightarrow$$

فرض دیود
خاموش


$$(+V_i)$$



$$\begin{aligned} V_M &= -4 \text{ V} \\ V_N &= -8 \text{ V} \end{aligned} \Rightarrow D \text{ (خاموش)} \Rightarrow$$

فرض دیود
خاموش

$$(-V_i)$$



$$V_0 = \frac{1B + 2B - 3B - 4B}{3B} = 1V$$

$$V_2 = 1B + 2B = 3V$$

$$AmI = \frac{V_2 - V_0}{V_2} < 1$$