安徽大學

计算机组成原理与系统结构实验报告

实验名称: **MIPS 单周期 CPU 设计**

班级：23数媒1班

学号：R32314015

姓名：尤晟喧

指导教师：刘峰

设计时间：2025.10.20

实验报告

【实验题目】8+3 指令 MIPS 单周期 CPU 电路设计

【实验任务】

设计并实现一个支持 8 条 MIPS 核心指令的单周期 CPU，理解 MIPS 指令执行流程、数据通路构建原理及控制器设计方法。最终实现 CPU 能够运行冒泡排序程序 sort.asm，并统计指令条数与 MARS 模拟器中的结果进行对比

【实验方法和电路工作原理】

实验方法为：在 Logisim 平台中，基于前期构建的运算器、寄存器文件、存储器等部件，搭建完整的单周期 MIPS CPU 数据通路，并设计控制器实现对指令的译码与控制。

电路工作原理如下：

数据通路：包括指令存储器、寄存器堆、ALU、数据存储器、符号扩展、多路选择器等部件。

控制器：根据指令的 Opcode 和 Func 字段，生成各控制信号（如 RegWrite, MemtoReg, ALUSrc, PCSrc, ALUOP 等）。

指令执行流程：

取指令：从指令存储器中读取指令。

译码：解析指令类型，读取寄存器。

执行：ALU 进行运算或地址计算。

访存：访问数据存储器（lw/sw）。

写回：将结果写回寄存器。

扩展指令：

and：R 型指令，实现寄存器与运算。

andi：I 型指令，实现寄存器与立即数逻辑与。

j：J 型指令，实现无条件跳转。

【设计过程、实验心得、意见建议】

设计过程：

搭建基础数据通路：基于课件中的单周期 MIPS 数据通路图，逐步连接指令存储器、寄存器堆、ALU、数据存储器等部件。
设计控制器：根据指令格式（R/I/J 型）设计控制信号真值表，使用组合逻辑实现控制器。
实现 8 条核心指令：包括 add，sub，lw，sw，beq，addi，and，andi，j。
测试与调试：使用 sort.asm 程序进行功能测试，观察数据存储器中数据是否按升序排列。
指令统计：在 Logisim 中运行程序，记录指令执行条数，与 MARS 模拟器结果对比。

实验心得：

通过本次实验，我深入理解了单周期 CPU 的数据通路结构和控制信号的作用。
掌握了多路选择器、符号扩展、ALU 控制等关键部件的设计与连接方法。
学会了如何根据指令格式设计控制器，并实现指令的译码与执行。
在调试过程中，加深了对指令执行流程和时序的理解。

遇到的问题与解决方法：

问题 1：beq 指令跳转地址计算错误。
解决：检查符号扩展和左移 2 位模块，确保地址计算正确。

问题 2：j 指令跳转未生效。
解决：确认跳转地址拼接方式，检查 PCSrc 控制信号是否正确连接。

问题 3：硬布线没有用三态门做。
解决：重做

问题 4：　没有万能表格法做控制器
解决：　补上

问题 5：实验报告不了解怎么算写的很差
解决：放弃自己写的版本，采用有大量样本的优秀格式编写

【附录】

一、电路图



二、Excel 表格与 asm 文件

见附件