安徽大學

计算机组成原理与系统结构实验报告

实验名称: **MIPS 多周期硬布线 CPU 设计**

班级：23数媒1班

学号：R32314015

姓名：尤晟喧

指导教师：刘峰

设计时间：2025.11.17

实验报告

【实验题目】8 指令 MIPS 多周期硬布线 CPU 电路设计

【实验任务】

设计并实现一个支持 8 条基本 MIPS 指令(add, bne, lw, sw, beq, addi, slt, syscall）与 3 条扩展指令（and, andi, j）的多周期 CPU，理解 MIPS 指令执行流程、数据通路构建原理及硬布线控制器设计方法。最终实现 CPU 能够运行冒泡排序程序 sort.asm，并统计指令条数与 MARS 模拟器中的结果进行对比

【实验方法和电路工作原理】

实验方法：在 Logisim 平台中，基于前期构建的运算器、寄存器文件、存储器等部件，搭建完整的**多周期 MIPS CPU 数据通路**，并使用 FSM 与万能表格法分别设计**硬布线控制器**实现对指令的译码与控制。

电路工作原理：

数据通路：

指令存储器（IM）

寄存器堆（Register File）

算术逻辑单元（ALU）

数据存储器（DM）

符号扩展单元

多路选择器（MUX）

硬布线控制器（Hardwired Controller）

采用**有限状态机（FSM）** 设计，状态寄存器为 4 位，共 14 个状态（S0~S13）。通过组合逻辑电路生成控制信号，包括：
ALU_OP, MemRead, MemWrite, RegWrite, IorD, PCSrc, PCWrite, BNE, Beq 等

指令执行流程：

取指令：从指令存储器中读取指令。

Mem[PC] → IR，PC = PC + 4
控制信号：MemRead, IRWrite, ALUSrcB=01, ALUop=0101, PCWrite

译码：解析指令类型，读取寄存器。

A = R[rs], B = R[rt], C = PC + (imm16 << 2)
控制信号：ALUSrcB=11, ALUop=0101, P=1（下址选择）

执行：ALU 进行运算或地址计算。

C = A + imm16
控制信号：ALUSrcA=1, ALUSrcB=10, ALUop=0101

访存：访问数据存储器（lw/sw）。

DR = Mem[C]
控制信号：IorD=1, MemRead

写回：将结果写回寄存器。

R[rt] = DR
控制信号：MemtoReg=1, RegWrite

【设计过程、实验心得、意见建议】

设计过程：

搭建基础数据通路：参照多周期 CPU 数据通路图，连接指令存储器、寄存器堆、ALU、数据存储器等部件，并插入必要的中间寄存器（A、B、C、DR、IR 等）。
设计控制器：根据指令格式（R/I/J 型）设计控制信号真值表，定义微指令格式与下址逻辑,使用组合逻辑实现微程序地址转移电路。
实现 8+3 条指令：
基本指令：add, bne, lw, sw, beq, addi, slt, syscall
扩展指令：and, andi, j
测试与调试：使用 sort.asm 程序进行功能测试，观察数据存储器中数据是否按升序排列。
指令统计：在 Logisim 中运行程序，记录指令执行条数，与 MARS 模拟器结果对比。

实验心得：

通过本次实验，我深入理解了多周期CPU的指令执行流程与状态转换机制，掌握了微程序控制器的设计方法，包括微指令格式定义、下址逻辑设计、控制信号生成等。在调试过程中，进一步熟悉了数据通路中各部件之间的协同工作方式，提升了系统级设计与调试能力。

遇到的问题与解决方法：

无

【附录】

一、电路

二、Excel表格与asm文件

见附件