

1. Napraviti komponentu **4-bitni Parallel Read Registar**. Ova komponenta ima jedan 4 ulaza i 4 izlaza. Na okidajuću ivicu takt signala sva 4 izlaza se u istom takt signalu prenose na izlaze. Koristiti D Flip Flop kao osnovnu komponentu za pamćenje vrednosti. (10)
2. Napraviti komponentu **3-bitni Registar**. Potom, napraviti kolo koje učitava dva trobitna broja u registre **AX** i **BX** i rezultat **Zbira** smešta u registar **CX**. Kolo kao ulaz prima dva trobitna broja. Na registre potrebno je povezati i signale za dozvolu ulaza i izlaza (**U** i **I**). (14)