UNIVERSIDADE FEDERAL DO PIAUÍ

Curso de Graduação Ciência da Computação

Relatório 1 - Teste do MIC feito em sala

Adaías Abner Brito Silva

Emanuel Mendes Monteiro

Felipe Santiago Gama

Marcos Vinícius Ribeiro Alencar

Teresina-PI

Adaias Abner Brito Silva

Emanuel Mendes Monteiro

Felipe Santiago Gama

Marcos Vinícius Ribeiro Alencar

Relatório 1 - Teste do MIC feito em sala

Relatório 1 – Teste do MIC proposto em sala, apresentado ao Curso de Ciência da Computação como parte do requisito para a aprovação na disciplina Arquitetura de Computadores

Professor: Ivan Saraiva Silva

Teresina-PI

Criou-se inicialmente um novo file do tipo vhdl onde irá se criar o testbench do microprocessador (MIC_Project) desenvolvido em sala de aula. No código do testbench, após a implementação da biblioteca padrão ieee e da criação da entidade MIC_Project_Testsbench junto com a saída OUTPUT, única saída visível do teste, criou-se a arquitetura Type_01 que possui os sinais (Signal) de todas as entradas e saídas do microprocessador e a constante dos ciclos do MIC juntamente com o sinal que contará os ciclos.

```
團 66 (7 ) 肆 肆 № 15 10 🖫 🛂 👯 🗏
                                                                                Implementação da livraria ieee juntamente com std_logic
          USE ieee.std_logic_unsigned.all;
             -Testbench-
       □ENTITY MIC_Project_Testbench IS
□ PORT(
                                                                         Criação da entidade MIC Project Testebench
                    OUTPUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)); -- saida unica do testbench
        END MIC_Project_Testbench;
       □ARCHITECTURE Type_01 OF MIC_Project_Testbench IS--arquitetura onde havera os signals de entradas e saídas
11
12
13
14
15
16
17
18
19
               CONSTANT Clk_period : time := 40 ns; } Período do clock e o contador do clock (número de ciclos)
               SIGNAL CLK_Signal, RESET_Signal, AMUX_Signal, MBR_Signal, MAR_Signal: STD_LOGIC; SIGNAL RD_Signal, WR_Signal, ENC_Signal, DATA_OK_Signal: STD_LOGIC; SIGNAL A_Signal, B_Signal, C_Signal: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL SH_Signal, ALU_Signal: STD_LOGIC_VECTOR(1 DOWNTO 0); SIGNAL MBR_TO_MEM_Sig, MEM_TO_MBR_Sig: STD_LOGIC_VECTOR(15 DOWNTO 0); SIGNAL MAR_OUTPUT_Sig: STD_LOGIC_VECTOR(11 DOWNTO 0); SIGNAL RD_OUTPUT_Sig, WR_OUTPUT_Sig, Z_Signal, N_Signal: STD_LOGIC; SIGNAL SOMA_ALU: STD_LOGIC_VECTOR(15 DOWNTO 0);
                                                                                                                                                              Sinais que serão
                                                                                                                                                              conectados às
20 21 22 23
                                                                                                                                                              entradas e saídas
                                                                                                                                                               do MIC
```

Escreveu-se posteriormente o componente (Component) MIC_Project. Esse componente irá importar as entradas e saídas dessa arquitetura para serem utilizadas no teste.

A posteriori, escreveu-se o port map para ligar os sinais da arquitetura com os do componente, para que assim possamos manipulá-los.

```
BEGIN
MIC: MIC_Project

BEGIN

MIC: MIC_Project

MIC_INDER SIGNAL

MIC_INDER SIGNAL
```

Escreveu-se depois os processos clock e reset. No process do clock, o sinal começa com o valor "0" e após a metade do tempo do período (20 nanosegundos) o valor do clock irá para "1" e o contador de ciclos (Clk_count) irá aumentar em 1 também. Então o process irá esperar mais 20 ns (metade do período). Quando o contador chegar a 20 ciclos, o teste será encerrado.

```
64
65
         □clock_Process : PROCESS
                   CLK_Signal <= '0'; Valor inicial em 0 do sinal do Clock
wait for Clk_period/2; --for 0.5 ns signal is '0'.

CLK_Signal <= '1'; Valor do sinal do Clock vai para 1

Clk_count <= Clk_count + 1; Contador aumenta em 1,
wait for Clk_period/2; --for next 0.5 ns signal is 1,1
66
67
                                                                                                                                  Espera metade do período
68
                                                                                                                                    (clk_period)
69
70
71
72
73
74
75
76
77
                                                                                                                                              Espera metade do
                                                                                                                                              período (clk_period)
         ☐IF (Clk_count = 20) THEN
                           "Stopping simulation after 20 cycles"
                                                                                                         Após 20 ciclos, o teste será encerrado
            END IF:
            End Process Clock_Process;
78
```


O reset apenas limpará as entradas, alterando o valor do sinal do reset de "0" para "1" e depois para "0" de novo, tudo dentro de um ciclo (40 ns), no início do programa, e depois ficará aguardando o teste encerrar.

```
80
                      -----RESET
81
     □Reset_Process : PROCESS
82
         Begin
           RESET_Signal <= '0';  Sinal reset começa em 0
83
84
           Wait for 10 ns;
85
           RESET_Signal <=
                            1';
           Wait for 30 ns;
86
           RESET_Signal <= '0';  Volta para 0
87
88
                    Espera até o final do teste
89
90
     -End Process Reset_Process;
91
92
```

Terminando a escrita do reset, fez-se o process do teste em si. Esse terá 8 ciclos, porém pulando o primeiro ciclo, que será destinado ao reset para retornar os sinais a um estado conhecido. Dessa forma, o process do teste iniciará no segundo ciclo do programa, por isso haverá uma espera de 40 nanosegundos (1 ciclo) no início, e todas as próximas instruções irão esperar o mesmo tempo antes de executarem. Após a espera de 1 ciclo, o processo irá começar a dar valores aos sinais de entrada (menos ao reset e ao clock por possuírem processos exclusivos para suas funções), para realizar os comandos do teste.

O segundo ciclo do programa será onde o MIC receberá um valor da memória e o guardará no MBR. O sinal AMUX_Signal recebe o valor 1 para que a entrada A_Input receba o valor do MBR_Input (ambas entradas da arquitetura MIC_amux_alu). O sinal MEM_TO_MBR_Sig recebe o valor da memória e coloca em MBR_Input, que é a entrada da ligação MEM_TO_MBR com o amux, e o sinal DATA_OK_Signal recebe "1" para que seja possível levar o conteúdo de MEM_TO_MBR para o amux. Todos os demais sinais recebem o valor padrão 0.

```
92
93
94
       PROCESS
             BEGIN
 95
                 SEGUNDO CICLO: Recebe o valor 1 da memoria e guarda no MBR.
 96
                 wait for 40ns;
 97
                  AMUX Signal
                                                   Sinal do AMUX está em 1 para usar-se o MBR e não a entrada
                                      "00"
 98
                  ALU_Signal
                                  <=
                  MBR_Signal
 99
                                  <=
100
                  MAR_Signal
101
                  RD_Signal
                                  <=
                  WR_Signal
ENC_Signal
                                  <=
103
                                  <=
                                  <= ''0000'
                                      "0000";
                  c_signal
104
105
                    _Signal
                                 <= "0000"
106
                  A_Signal
SH_Signal
                                       "00";
"00000000000000000001";
107
                  MEM_TO_MBR_Sig <= "0
DATA_OK_Signal <= '1
108
                                                                       1 em binário que vem da memória
109
                                                     Valor em 1 para indicar que o valor da
110
                                                       memória estar pronto para uso
```




No terceiro ciclo, pega-se o valor de MBR (1 em binário) e o coloca no registrador A (registrador de número 10). Para isso o AMUX_Signal continuará em 1 pois A_Input continuará recebendo o valor do MBR_Input. O ALU_Signal receberá o valor "10" para

haver transparência de A_Input na ULA (esse que está com o valor do MBR), ou seja, a saída da ULA será o valor de A_Input. O ENC_Signal sobe em 1 para permitir a escrita no banco de registradores. E por fim, o sinal C_Signal recebe o valor "1010" (10 decimal em binário) indicando em que registrador deverá ser escrito o MBR, no caso, o registrador de número 10.

```
112
113
114
115
116
117
                  --TERCEIRO CICLO:Escreve o conteudo de MBR no reg A (numero 10). wait for 40ns;
                     -CLK_Signal
                                           '1
                    --RESET_Signal <= 1
AMUX_Signal <= '1
                                              0
                                                           Sinal do AMUX continua em 1, A Input ainda recebe o valor do MBR
118
                    ALU_Signal
                                                            Transparência de A Input
                    MBR_Signal
120
121
122
123
                    MAR_Signal
                    RD_Signal
                                      <=
                    WR_Signal
ENC_Signal
                                                         Habilitando a escrita no banco de registradores
                                      <= "101
"0000"
                                          "1010
124
125
                      _Signal
                                                             Endereço do registrador A (10)
                    B_Signal
                                     <= "0000"
126
127
                    A_Signal
                    SH_Signal <= "00";

MEM_TO_MBR_Sig <= "00000000000000000;


DATA_OK_Signal <= '0';
```




O quarto ciclo é o mesmo do terceiro com a diferença de que o conteúdo de MBR será guardado no registrador B (endereço 11) ao invés do registrador A. Dessa forma, o valor do C Signal será "1011" (11 decimal em binário).


```
131
                   --QUARTO CICLO:Escreve o conteudo de MBR no reg B (numero 11).
132
                   wait for 40ns;
                    ait 10.
-CLK_Signal <=
-RESET_Signal <= '0'
MUX_Signal <= '1';
-'cnal <= "10";
133
       ڧ
                   --CLK_Signal
                                           '0';
134
135
                   AMUX_Signa1
                  ALU_Signal
136
                                        '0
137
                  MBR_Signal
                                    <=
138
                  MAR_Signal
139
                   RD_Signal
                                    <=
                  WR_Signal
ENC_Signal
140
                                    <=
141
142
                                    <=
                                        "1011
                  c_signal
                                    <=
                                                             Endereço do registrador B (11)
                                   <= "0000"
                                   <= "0000";
143
                   B_Signal
144
                   A_Signal
                                     <= "00"
145
                   SH_Signal
                  MEM_TO_MBR_Sig <= "000000000000000000";
DATA_OK_Signal <= '0';</pre>
146
147
```

No quinto ciclo fez-se a soma entre os valores do registrador A e B e o resultado é inserido no registrador AC (endereço 1). Assim, os sinais ficam: O AMUX_Signal recebe o valor "0", pois agora a ULA receberá o valor de A ao invés do valor do MBR. O ALU_Signal recebe o valor "00" que indica soma entre o conteúdo das entradas A_Input com B_Input. O ENC_Signal recebe o valor 1 para que se escreva a soma da ALU no registrador AC. O MBR_Signal recebe 1 para que a soma da ULA vá para MBR_TO_MEM que é ligado a saída do teste OUTPUT. O C_Signal recebe "0001", que é o endereço de escrita (AC). A_Signal e B_Signal recebem "1010" (10 decimal em binário) e "1011" (11 decimal em binário) respectivamente. Esses valores indicam de qual registrador A_Output e B_Output irão levar os dados. Nesse caso, A_Output levará o valor do registrador 10 que possui o valor "1" armazenado e B_Output levará o do 11, que também possui armazenado o mesmo valor. Finalmente, o SH_Signal recebe "00" para não haver deslocamentos na ULA.





As linhas vermelhas mostram os valores a serem somados saindo do banco de registradores e indo para a ULA. Já a linha verde representa o caminho que o resultado dessa soma vai percorrer, voltando ao banco de registradores para ser guardado em AC e também indo para REG_MBR_OUT de onde irá para a saída do teste, representado pela seta amarela.



Podemos observar o valor "0000000000000010" na saída OUTPUT no ModelSim, que representa 2 decimal na linguagem binária. Esse valor está correto pois OUTPUT é a saída do teste, que está ligado ao REG_MBR_OUT, onde esse possui o resultado da soma da ULA. Dessa forma, como os registradores A e B possuíam o valor 1, a soma de ambos resulta em 2 na linguagem binária.

No sexto ciclo, tomou-se o conteúdo do registrador AC, que possui o valor da soma do quinto ciclo, portanto 2, e pegou-se o conteúdo do registrador A (valor 1). Depois disso, a soma foi feita e o resultado foi colocado no registrador D (Endereço 13) e na saída do teste. Essa operação é semelhante à do quinto ciclo, então grande parte dos sinais permaneceram inalterados e a lógica é exatamente a mesma. Os valores que irão mudar são de C_Signal, B_Signal e A_Signal. Esses receberam respectivamente: "1101", endereço para a escrita no registrador D; "0001", endereço do registrador AC que será recebido pela ULA; "1010", endereço do registrador A que será recebido pela ULA.

```
168
               --SEXTO CICLO:Faz soma 2+1(AC+A) e coloca no reg D (13) e em MBR.
               wait for 40ns;
--CLK_Signal <=
169
170
      Ė
171
172
                --RESET_Šignal <=
               AMUX_Signal
                              <= "00";
<= "1";
173
174
               ALU_Signal
                                  1;
               MBR_Signal
175
               MAR_Signal
                               <=
176
177
               RD_Signal
                               <=
                                  0.
               WR_Signal
ENC_Signal
178
179
                               <=
               C_Signal
                                 "1101"
                                                Registrador D(13)
                             <= "1101";
<= "0001";
<= "1010";
180
               B_Signal
                                               Registrador AC(1)
181
               A_Signal
                                               Registrador A(10)
               182
183
               DATA_OK_Signal <= '0':
184
```

Observa-se que o valor da saída OUTPUT continua correto, o valor "00000000000011" (3 decimal em binário) é a soma dos valores 2 (vindo do registrador AC) mais 1 (vindo do registrador A).

O sétimo e oitavo ciclo são iguais, pois em ambos o MIC deverá pegar o conteúdo do registrador A, leva-lo a ULA, desloca-lo à esquerda e guardá-lo novamente em A. O deslocamento à esquerda em binário equivale a uma multiplicação de um número por 2. Dessa maneira, toma-se o número de A (1) e o multiplica por 2 duas vezes, resultando em uma multiplicação por 4. Para isso: AMUX_Signal continua em 0, pois precisamos de uma transparência em A; ALU_Signal fica em "00" que indica transparência de A_Input na ULA; MBR_Signal permanece em 1 para que possamos visualizar o resultado do deslocamento na saída; ENC_Signal também permanece em 1 para haver escrita no banco de registradores; C_Signal recebe "1010" (10) para informar em que endereço será escrito o deslocamento; A_Signal recebe "1010" para indicar que o valor que irá para a ULA será do registrador A (10); SH_Signal recebe "01" que indica descolamento de bits à esquerda.

```
186
               --SETIMO CICLO: Multiplica A por 2 e guarda em A(2).
187
               wait for 40ns;
                                 0:
188
               AMUX_Signal
                              <=
                                 "10";
189
               ALU_Signal
                              <=
                                          Transparência da ULA
               MBR_Signal
190
                              <=
191
               MAR_Signal
192
               RD_Signal
193
               WR_Signal
                              <=
               ENC_Signal
194
                              <=
                                "1010"
195
               C_Signal
                              <=
                                             Escrever no registrador A
                                "0000
196
               B_Signal
                             <= "1010"
197
               A_Signal
                              = "1010" Enviar valor do registrador A para a ULA 


= "01" Deslocamento à esquerda
198
               SH_Signal
                                            Deslocamento à esquerda
               199
               DATA_OK_Signal <= '0';
200
201
```



Resultados do sétimo e oitavo ciclo respectivamente, tendo no final do oitavo ciclo o número 4 armazenado no registrador A.

O nono é o último ciclo com instruções no teste do MIC e também será uma soma. Essa soma será dos valores dos registradores A e AC (4+2 respectivamente). Dessa forma, a maioria dos sinais serão iguais às do quinto e sexto ciclo, mudando apenas os sinais C_Signal, B_Signal, A_Signal e ENC_Signal, já que o resultado não será armazenado em um registrador dessa vez.

```
--NONO CICLO: Soma A+AC(4+2).
218
219
                 wait for 40ns;
                                     '0';
"00"
220
                 AMUX_Signal
                                 <=
221
                 ALU_Signal
                                 <=
                                                Somar valores na ULA
                                      1';
222
                 MBR_Signal
223
                 MAR_Signal
224
                 RD_Signal
225
                 WR_Signal
226
                 ENC_Signal
                                               Não haverá escrita nesse ciclo
                                    "0000":
227
                 C_Signal
                                    "0001":
228
                 B_Signal
                                                 Conteúdo de AC será levado para a ULA
                                   "1010"
229
                 A_Signal
                                      "00";
                                                 Conteúdo de A será levado para a ULA
230
                 SH_Signal
                 MEM_TO_MBR_sig <= "000000000000000000000";
231
232
                 DATA_OK_Signa1 <= '0';
233
234
                 wait;
235
236
        END process;
237
                                   Fim do programa e da arquitetura
238
        END Type_01;
```



Como pode se observar, o resultado foi o esperado, a saída do programa indica o valor "00000000000110", que é 6 em binário.