



# ASR6601

## Reference Manual

Version: 1.5.0

Date: 2022-08-11

Copyright © 2022 ASR Technology



## About this document

This document provides detailed and complete information on the IoT LPWAN SoC-ASR6601 for application developers.

## Target Audience

This document is mainly intended for the following engineers:

- hardware development engineer
- software engineer
- technical support engineer

## Product numbering

Product models corresponding to this document:

Model	Flash	SRAM	Core	Package	Frequency
ASR6601SE	256 KB	64 KB	32-bit 48 MHz Arm China STAR-MC1	QFN68, 8*8 mm	150 ~ 960 MHz
ASR6601CB	128 KB	16 KB	32-bit 48 MHz Arm China STAR-MC1	QFN48, 6*6 mm	150 ~ 960 MHz

## Copyright Notice

Copyright © 2022 ASR Technology Co., Ltd. All rights reserved. No part or all of this document may be reproduced, transmitted, transcribed, stored or translated in any form or by any means without the written permission of ASR Technology Co., Ltd.

## Trademark Notice



ASR, ASR and other ASR logos are trademarks of ASR Technology Co., Ltd.

All other trade names, trademarks and registered trademarks mentioned in this document are the property of their respective owners and are hereby acknowledged.



## Disclaimer

ASR Technology Co., Ltd. makes no warranty of any kind for the contents of this document and will update the contents of this document or the products described in this document from time to time.

This document is only used as a guide for use, and all contents of this document do not constitute any form of warranty. The information in this document is subject to change without notice.

This document does not assume any responsibility, including responsibility for infringement of any proprietary rights arising from the use of the information in this document.

## ASR Technology Co., Ltd

Address: 9th Floor, Building 10, Zhangjiang Innovation Park, 399 Keyuan Road, Pudong New District, Shanghai Postal Code: 201203

URL : <http://www.asrmicro.com/>

## Document Revision History

Date	Version	Release Notes
2021.03	V1.0.0	Initial Release.
2021.05	V1.1.0	<ul style="list-style-type: none"><li>● Updated Chapter 6 Overview and Table 6-1.</li><li>● Updated parts of descriptions in Sections 16.3, 16.9, and 16.14.1.</li><li>● Corrected the description of LORAC_SR register in Section 12.4.13.</li></ul>
2021.07	V1.2.0	Updated CPU description.
2022.03	V1.3.0	<ul style="list-style-type: none"><li>● Added Chapter 21: DMA and Chapter 22: GPTIMER.</li><li>● Corrected several typos.</li></ul>
2022.05	V1.4.0	Modified RCO4M to RCO3.6M due to crystal frequency adjustment.
2022.08	V1.5.0	<ul style="list-style-type: none"><li>● Updated descriptions of some register bits in Sections 7.5.3, 8.3.3, 8.3.4, 8.3.7, 8.3.12, and 8.3.13.</li><li>● Updated Figure 8-1: Clock network diagram.</li></ul>



# Table of contents

<b>1. Overview .....</b>	<b>1</b>
<b>2. ASR6601 Introduction .....</b>	<b>2</b>
<b>3. Modules and functions .....</b>	<b>3</b>
3.1 ASR6601 SoC Diagram .....	3
3.2 ASR6601 function.....	4
<b>4. Power Management Unit .....</b>	<b>9</b>
4.1 Power Supply pins .....	9
4.2 Power Supply Architecture .....	10
<b>5. Access Control .....</b>	<b>11</b>
5.1 Simple Configuration .....	11
5.1.1 Recoverable Security Configuration .....	11
5.1.2 Unrecoverable Security Configuration .....	11
5.2 Access Control .....	11
5.2.1 Debug Level Rules .....	11
5.2.2 Secure and Non-Secure Operation .....	12
<b>6. Operation Modes .....</b>	<b>13</b>
6.1 Run .....	16
6.1.1 Enter and Exit .....	16
6.1.2 Wakeup Source .....	16
6.2 LpRun .....	16
6.2.1 Enter and Exit .....	16
6.2.2 Wakeup Source .....	16
6.3 Sleep .....	17
6.3.1 Enter and Exit .....	17
6.3.2 Wakeup Source .....	17
6.4 LpSleep.....	17
6.4.1 Enter and Exit .....	17
6.4.2 Wakeup Source .....	17
6.5 Stop0 .....	18
6.5.1 Enter and Exit .....	18
6.5.2 Wakeup Source .....	18
6.6 Stop1 .....	18
6.6.1 Enter and Exit .....	18
6.6.2 Wakeup Source .....	19
6.7 Stop2 .....	19
6.7.1 Enter and Exit .....	19
6.7.2 Wakeup Source .....	19



6.8 Stop3 .....	20
6.8.1 Enter and Exit .....	20
6.8.2 Wakeup Source .....	20
6.9 Standby.....	20
6.9.1 Enter and Exit .....	20
6.9.2 Wakeup Source .....	20
<b>7. System configuration.....</b>	<b>21</b>
7.1 System Architecture .....	21
7.1.1 Arm China STAR-MC1 Processor .....	22
7.1.2 DMAC0 .....	22
7.1.3 DMAC1 .....	22
7.1.4 Master .....	22
7.2 Memory Mapping .....	23
7.2.1 AHB0 SFR .....	24
7.2.2 AHB1 SFR .....	24
7.2.3 APB0 SFR .....	24
7.2.4 APB1 SFR .....	25
7.3 SRAM .....	25
7.4 Boot Modes .....	26
7.5 SYSCFG Registers .....	27
7.5.1 SYSCFG_CR0 .....	28
7.5.2 SYSCFG_CR1 .....	28
7.5.3 SYSCFG_CR2 .....	29
7.5.4 SYSCFG-CR3 .....	32
7.5.5 SYSCFG_CR4 .....	32
7.5.6 SYSCFG_CR5 .....	33
7.5.7 SYSCFG_CR6 .....	33
7.5.8 SYSCFG_CR7 .....	34
7.5.9 SYSCFG_CR8 .....	36
7.5.10 SYSCFG_CR9 .....	36
7.5.11 SYSCFG_CR10 .....	36
7.6 DMA Request MUX .....	38
<b>8. Reset and Clock Control (RCC).....</b>	<b>40</b>
8.1 Reset .....	40
8.1.1 External Reset .....	40
8.1.2 Power-on Reset .....	40
8.1.3 System Reset .....	40
8.1.4 Low-power Reset .....	40
8.2 Clock .....	41
8.2.1 SYS_CLK .....	42
8.2.2 Clocks for the Modules .....	42
8.2.3 MCO Clock output .....	43



8.3 RCC Registers .....	43
8.3.1 RCC_CR0 .....	44
8.3.2 RCC_CR1 .....	46
8.3.3 RCC_CR2 .....	48
8.3.4 RCC_CGR0 .....	50
8.3.5 RCC_CGR1 .....	53
8.3.6 RCC_CGR2 .....	54
8.3.7 RCC_RST0 .....	55
8.3.8 RCC_RST1 .....	58
8.3.9 RCC_RST_SR .....	59
8.3.10 RCC_RST_CR .....	60
8.3.11 RCC_SR .....	61
8.3.12 RCC_SR1 .....	62
8.3.13 RCC_CR3 .....	64
<b>9. Interrupts.....</b>	<b>66</b>
9.1 Main Features .....	66
9.2 SysTick .....	66
9.3 Interrupt Vector Table .....	66
<b>10. Embedded Flash .....</b>	<b>68</b>
10.1 Introduction .....	68
10.2 Main Features .....	68
10.3 Functional Description .....	68
10.3.1 Flash Info Area Division .....	68
10.3.2 EFC_CR Protection .....	69
10.3.3 Read Access Latency .....	69
10.3.4 Accessing Acceleration .....	69
10.3.5 Instruction Prefetch .....	70
10.3.6 Flash Program .....	70
10.3.7 Flash Erase .....	71
10.4 Flash Option Bytes .....	72
10.4.1 Flash Option0 .....	72
10.4.2 Flash Option1 .....	74
10.5 Embedded Flash Registers .....	75
10.5.1 EFC_CR .....	76
10.5.2 EFC_INT_EN .....	78
10.5.3 EFC_SR .....	79
10.5.4 EFC_PROG_DATA0 .....	80
10.5.5 EFC_PROG_DATA1 .....	80
10.5.6 EFC_TIMING_CFG .....	81
10.5.7 EFC_PROTECT_SEQ .....	81
10.5.8 SERIAL_NUM_LOW .....	82
10.5.9 SERIAL_NUM_HIGH .....	82



10.5.10 OPTION_CSR_BYTES .....	82
10.5.11 OPTION_EXE_ONLY_BYTES .....	83
10.5.12 OPTION_WR_PROTECT_BYTES .....	84
10.5.13 OPTION_SECURE_BYT <sub>E</sub> S0 .....	84
10.5.14 OPTION_SECURE_BYT <sub>E</sub> S1 .....	85
<b>11. GPIO.....</b>	<b>86</b>
11.1 Introduction .....	86
11.2 Output Configuration .....	86
11.3 Input Configuration .....	86
11.4 Output Drive Strength .....	87
11.5 GPIO Interrupts .....	87
11.6 Wakeup from Sleep/Stop0~2 Mode .....	87
11.7 Wakeup from Stop3 Mode .....	87
11.8 Alternate Function Configuration .....	87
11.9 Clock and Reset .....	87
11.10 Power Domains .....	88
11.11 Low-power Mode Operation and Wakeup .....	88
11.12 SWD IO.....	88
11.13 BOOT0 Control .....	88
11.14 GPIO Registers .....	89
11.14.1 GPIOx_OER (x=A, B, C, D) .....	90
11.14.2 GPIOx_OTYPER (x=A, B, C, D) .....	90
11.14.3 GPIOx_IER (x=A, B, C, D) .....	90
11.14.4 GPIOx_PER (x=A, B, C, D) .....	91
11.14.5 GPIOx_PSR (x=A, B, C, D) .....	91
11.14.6 GPIOx_IDR (x=A, B, C, D) .....	91
11.14.7 GPIOx_ODR (x=A, B, C, D) .....	92
11.14.8 GPIOx_BRR (x=A, B, C, D) .....	92
11.14.9 GPIOx_BSRR (x=A, B, C, D) .....	92
11.14.10 GPIOx_DSR (x=A, B, C, D) .....	93
11.14.11 GPIOx_INT_CR (x=A, B, C, D) .....	93
11.14.12 GPIOx_FR (x=A, B, C, D) .....	94
11.14.13 GPIOx_WU_EN (x=A, B, C, D) .....	94
11.14.14 GPIOx_WU_LVL (x=A, B, C, D) .....	94
11.14.15 GPIOx_AFRL (x=A, B, C, D) .....	95
11.14.16 GPIOx_AFRH (x=A, B, C) .....	97
11.14.17 GPIOD_AFRH .....	99
11.14.18 GPIOA_STOP3_WU_CR .....	101
11.14.19 GPIOx_STOP3_WU_CR (x=B, C).....	103
11.14.20 GPIOD_STOP3_WU_CR .....	105
<b>12. LoRa Controller (LoRaC) .....</b>	<b>106</b>
12.1 Introduction .....	106



12.2 Main Features .....	106
12.3 Functional Description .....	106
12.3.1 Internal SPI Interface .....	106
12.3.2 Timing Sequence of Power-on .....	107
12.3.3 Interrupts .....	107
12.4 LoRaC Registers .....	108
12.4.1 SSP_CR0.....	109
12.4.2 SSP_CR1.....	110
12.4.3 SSP_DR .....	110
12.4.4 SSP_SR .....	111
12.4.5 SSP_CPSR .....	111
12.4.6 SSP_IMSC .....	112
12.4.7 SSP_RIS .....	112
12.4.8 SSP_MIS .....	113
12.4.9 SSP_ICR.....	113
12.4.10 SSP_DMACR .....	113
12.4.11 LORAC_CR0 .....	114
12.4.12 LORAC_CR1 .....	114
12.4.13 LORAC_SR.....	115
12.4.14 LORAC_NSS_CR .....	116
12.4.15 LORAC_SCK_CR .....	116
12.4.16 LORAC_MOSI_CR .....	116
12.4.17 LORAC_MISO_SR .....	117
<b>13. UART .....</b>	<b>118</b>
13.1 Introduction .....	118
13.2 Clock and Reset .....	118
13.3 Reference Clock .....	118
13.4 Baud Rate Generator .....	118
13.5 FIFO .....	119
13.6 UART Operation .....	119
13.6.1 Baud Rate Divider .....	119
13.6.2 Data Transmission .....	119
13.6.3 Data Reception .....	120
13.7 IrDA SIR Operation .....	120
13.7.1 Low-Power Divider .....	120
13.7.2 IrDA SIR IrDA SIR Transmit Encoder .....	121
13.7.3 IrDA SIR IrDA SIR Receive Decoder .....	121
13.8 UART Character Frame .....	121
13.9 IrDA Data Modulation .....	122
13.10 Hardware Flow Control .....	122
13.11 Interrupts .....	122
13.12 DMA .....	122



13.13 UART Registers .....	123
13.13.1 UARTx_DR (x=0, 1, 2, 3) .....	124
13.13.2 UARTx_RSR_ECR (x=0, 1, 2, 3) .....	125
13.13.3 UARTx_FR (x=0, 1, 2, 3) .....	126
13.13.4 UARTx_ILPR (x=0, 1, 2, 3) .....	127
13.13.5 UARTx_IBRD (x=0, 1, 2, 3) .....	127
13.13.6 UARTx_FBRD (x=0, 1, 2, 3) .....	127
13.13.7 UARTx_LCR_H (x=0, 1, 2, 3) .....	128
13.13.8 UARTx_CR (x=0, 1, 2, 3) .....	129
13.13.9 UARTx_IFLS (x=0, 1, 2, 3) .....	130
13.13.10 UARTx_IMSC (x=0, 1, 2, 3) .....	130
13.13.11 UARTx_RIS (x=0, 1, 2, 3) .....	131
13.13.12 UARTx_MIS (x=0, 1, 2, 3) .....	132
13.13.13 UARTx_ICR (x=0, 1, 2, 3) .....	132
13.13.14 UARTx_DMACR (x=0, 1, 2, 3) .....	133
13.13.15 UARTx_ID[8] (x=0, 1, 2, 3) .....	134
<b>14. SSP .....</b>	<b>137</b>
14.1 Introduction .....	137
14.2 Main Features .....	137
14.3 Functional Description .....	137
14.3.1 Basic Information .....	137
14.3.2 Clock Division .....	138
14.3.3 Data Format .....	139
14.3.4 DMA Transfer .....	139
14.3.5 Interrupts .....	140
14.4 SSP Registers .....	140
14.4.1 SSP_CR0.....	141
14.4.2 SSP_CR1.....	142
14.4.3 SSP_DR .....	142
14.4.4 SSP_SR .....	143
14.4.5 SSP_CPSR .....	143
14.4.6 SSP_IMSC .....	144
14.4.7 SSP_RIS .....	144
14.4.8 SSP_MIS .....	145
14.4.9 SSP_ICR.....	145
14.4.10 SSP_DMACR .....	146
<b>15. I2C .....</b>	<b>147</b>
15.1 Introduction .....	147
15.2 Start and Stop Conditions .....	148
15.3 Data Transmission Sequence .....	149
15.4 Data and Addressing .....	150
15.5 Acknowledge .....	151



15.6 Arbitration .....	151
15.7 I2C Master Mode .....	152
15.8 FIFO Mode .....	154
15.9 I2C Slave Mode .....	156
15.10 Clock and Reset .....	157
15.11 Interrupts .....	157
15.12 DMA .....	157
15.13 I2C Registers .....	158
15.13.1 I2Cx_CR (x=0, 1, 2) .....	159
15.13.2 I2Cx_SR (x=0, 1, 2) .....	162
15.13.3 I2Cx_SAR (x=0, 1, 2) .....	163
15.13.4 I2Cx_DBTR (x=0, 1, 2) .....	164
15.13.5 I2Cx_LCR (x=0, 1, 2) .....	164
15.13.6 I2Cx_WCR (x=0, 1, 2) .....	164
15.13.7 I2Cx_RST_CYCL (x=0, 1, 2) .....	165
15.13.8 I2Cx_BMR (x=0, 1, 2) .....	165
15.13.9 I2Cx_WFIFO0 (x=0, 1, 2) .....	165
15.13.10 I2Cx_WFIFO_WPTR (x=0, 1, 2) .....	166
15.13.11 I2Cx_WFIFO_RPTR (x=0, 1, 2) .....	166
15.13.12 I2Cx_RFIFO (x=0, 1, 2) .....	166
15.13.13 I2Cx_RFIFO_WPTR (x=0, 1, 2) .....	167
15.13.14 I2Cx_RFIFO_RPTR (x=0, 1, 2) .....	167
15.13.15 I2Cx_WFIFO_STATUS (x=0, 1, 2) .....	167
15.13.16 I2Cx_RFIFO_STATUS (x=0, 1, 2) .....	168
<b>16. ADC .....</b>	<b>169</b>
16.1 Introduction .....	169
16.2 ADC Input Modes .....	169
16.3 Sampling Channels .....	170
16.4 Trigger Source .....	170
16.5 Low-power Operation .....	171
16.6 Overrun .....	171
16.7 Conversion Modes .....	171
16.8 Voltage Reference .....	171
16.9 Data Buffer .....	172
16.10 DMA .....	172
16.11 Interrupts .....	173
16.12 Wakeup .....	173
16.13 Clock and Reset .....	173
16.14 ADC Registers .....	173
16.14.1 ADC_CR .....	174
16.14.2 ADC_CFGR .....	175
16.14.3 ADC_SEQR0 .....	177



16.14.4 ADC_SEQR1 .....	178
16.14.5 ADC_DIFFSEL .....	179
16.14.6 ADC_ISR .....	179
16.14.7 ADC_IER .....	180
16.14.8 ADC_DR .....	180
<b>17. Basic timer (BSTIM) .....</b>	<b>181</b>
17.1 Introduction .....	181
17.2 Main features .....	181
17.3 Clock source .....	182
17.4 Counter .....	182
17.5 Auto-reload .....	182
17.6 Prescaler .....	182
17.7 DMA .....	183
17.8 Single pulse mode .....	183
17.9 Mode selection .....	183
17.10 Update event management .....	184
17.11 Debug mode control .....	184
17.12 Interrupts .....	184
17.13 BSTIMER registers .....	185
17.13.1 BSTIM_CR1 .....	186
17.13.2 BSTIM_CR2 .....	187
17.13.3 BSTIM_DIER .....	187
17.13.4 BSTIM_SR .....	188
17.13.5 BSTIM_EGR .....	188
17.13.6 BSTIM_CNT .....	188
17.13.7 BSTIM_PSC .....	189
17.13.8 BSTIM_ARR .....	189
<b>18. RTC .....</b>	<b>190</b>
18.1 Introduction .....	190
18.2 Main Features .....	190
18.3 Interface Clock .....	190
18.4 Calendar .....	191
18.4.1 Calendar reading .....	191
18.4.2 Calendar setting .....	191
18.5 RTC PPM Calibration .....	192
18.6 Wake-up from Low-power Mode .....	192
18.7 Tamper/Wakeup IO Detection .....	193
18.7.1 Tamper/Wakeup Initialization and Configuration .....	193
18.7.2 Retention SRAM Erase Operation .....	193
18.8 Periodic Counter .....	193
18.9 RTC Alarms .....	194



18.10 Internal Signal Output through IO .....	195
18.11 RTC Interrupts .....	195
18.12 RTC Registers .....	196
18.12.1 RTC_CR .....	197
18.12.2 RTC_ALARM0 .....	200
18.12.3 RTC_ALARM1 .....	201
18.12.4 RTC_PPMADJUST .....	202
18.12.5 RTC_CALENDAR .....	202
18.12.6 RTC_CALENDAR_H .....	203
18.12.7 RTC_CYC_MAX_VALUE .....	203
18.12.8 RTC_SR .....	204
18.12.9 RTC_ASYNCDATA .....	205
18.12.10 RTC_ASYNCDATA_H .....	205
18.12.11 RTC_CR1 .....	206
18.12.12 RTC_SR1 .....	207
18.12.13 RTC_CR2 .....	208
18.12.14 RTC_SUB_SECOND .....	209
18.12.15 RTC_CYC_CNT_VALUE.....	209
18.12.16 RTC_ALARM0_SUB .....	210
18.12.17 RTC_ALARM1_SUB .....	210
18.12.18 RTC_CALENDAR_R .....	211
18.12.19 RTC_CALENDAR_R_H.....	211
<b>19. Low-power UART (LPUART).....</b>	<b>212</b>
19.1 Introduction .....	212
19.2 Main Features .....	212
19.3 Functional Description .....	212
19.3.1 Data Format .....	212
19.3.2 Baud Rate Generation .....	213
19.3.3 CTS/RTS Flow Control .....	213
19.3.4 DMA .....	214
19.3.5 Interrupts .....	214
19.3.6 CPU Wakeup from Low-power Mode .....	215
19.4 LPUART Registers .....	215
19.4.1 LPUART_CR0 .....	216
19.4.2 LPUART_CR1 .....	217
19.4.3 LPUART_SR0 .....	218
19.4.4 LPUART_SR1 .....	219
19.4.5 LPUART_DATA .....	220
<b>20. Low-power timer (LPTIM) .....</b>	<b>221</b>
20.1 Introduction .....	221
20.2 Main features .....	221
20.3 Interface clock .....	222



20.4 Counter clock selection .....	222
20.5 Counter .....	223
20.6 Counting modes .....	223
20.7 Trigger sources .....	224
20.8 Prescaler .....	224
20.9 PWM .....	225
20.10 Single-pulse, Set-once, Timeout output mode .....	225
20.11 Quadrature encoder mode .....	226
20.12 DEBUG mode control .....	227
20.13 Wake-up signals .....	227
20.14 Interrupts .....	228
20.15 LPTIMER registers .....	228
20.15.1 LPTIM_ISR .....	229
20.15.2 LPTIM_ICR .....	230
20.15.3 LPTIM_IER .....	231
20.15.4 LPTIM_CFGR .....	232
20.15.5 LPTIM_CR .....	234
20.15.6 LPTIM_CMP .....	235
20.15.7 LPTIM_ARR .....	235
20.15.8 LPTIM_CNT .....	235
20.15.9 LPTIM_CSR .....	236
20.15.10 LPTIM_SR1 .....	237
<b>21. DMA .....</b>	<b>238</b>
21.1 Introduction .....	238
21.2 Main features .....	238
21.3 Transfer data length configuration .....	238
21.4 Data trasfer methods .....	239
21.5 LLI .....	241
21.6 Auto-reloading .....	241
21.7 Interrupts .....	242
21.8 DMA registers .....	243
21.8.1 DMA_SARx .....	244
21.8.2 DMA_DARx .....	244
21.8.3 DMA_LLPx .....	244
21.8.4 DMA_CTLx .....	245
21.8.5 DMA_CFGx .....	247
21.8.6 DMA_StatusTfr .....	249
21.8.7 DMA_StatusBlock .....	249
21.8.8 DMA_StatusSrcTran .....	250
21.8.9 DMA_StatusDstTran .....	250
21.8.10 DMA_StatusErr .....	251
21.8.11 DMA_MaskTfr .....	252



21.8.12 DMA_MaskBlock .....	253
21.8.13 DMA_MaskSrcTran .....	254
21.8.14 DMA_MaskDstTran .....	255
21.8.15 DMA_MaskErr .....	256
21.8.16 DMA_ClearTfr .....	257
21.8.17 DMA_ClearBlock .....	257
21.8.18 DMA_ClearSrcTran .....	258
21.8.19 DMA_ClearDstTran .....	258
21.8.20 DMA_ClearErr .....	259
21.8.21 DMA_DmaCfgReg .....	260
21.8.22 DMA_ChEnReg .....	260
<b>22. GPTIMER .....</b>	<b>262</b>
22.1 Introduction .....	262
22.2 Main features .....	262
22.3 Counter .....	264
22.3.1 Counter clock .....	264
22.3.2 Auto-reload .....	265
22.3.3 Up-count .....	265
22.3.4 Down-count .....	266
22.3.5 Center-aligned count .....	266
22.4 Prescaler .....	267
22.5 Capture mode .....	267
22.6 Troughput .....	268
22.6.1 Input capture .....	269
22.6.2 Output compare .....	269
22.7 Trigger input channels .....	272
22.8 Update event management .....	272
22.9 Quadrature encoder mode .....	273
22.10 Slave mode control .....	274
22.11 Master mode control .....	275
22.12 Output control .....	276
22.13 Channels remapping .....	276
22.14 Debug mode control .....	276
22.15 DMA .....	276
22.16 Interrupts .....	277
22.17 GPTIMER registers .....	277
22.17.1 GPTIM_CR1 .....	279
22.17.2 GPTIM_CR2 .....	280
22.17.3 GPTIM_SMCR .....	281
22.17.4 GPTIM_DIER .....	282
22.17.5 GPTIM_SR.....	284
22.17.6 GPTIM_EGR .....	285



22.17.7 GPTIM_CCMR1 .....	286
22.17.8 GPTIM_CCMR2 .....	289
22.17.9 GPTIM_CCER .....	292
22.17.10 GPTIM_CNT .....	294
22.17.11 GPTIM_PSC .....	294
22.17.12 GPTIM_ARR .....	295
22.17.13 GPTIM_CCR0 .....	295
22.17.14 GPTIM_CCR1 .....	295
22.17.15 GPTIM_CCR2 .....	296
22.17.16 GPTIM_CCR3 .....	296
22.17.17 GPTIM_DCR .....	296
22.17.18 GPTIM_DMAR .....	298
22.17.19 GPTIM_OR .....	298

ASR Confidential



# List of Tables

Table 3-1 ASR6601 functions .....	4
Table 6-1 Status of different modules in each operating mode .....	13
Table 7-1 Master bus access range .....	22
Table 7-2 Memory map .....	23
Table 7-3 AHB0 SFR address mapping .....	24
Table 7-4 AHB1 SFR address mapping .....	24
Table 7-5 APB0 SFR address mapping .....	24
Table 7-6 APB1 SFR address mapping .....	25
Table 7-7 ASR6601 Boot Mode Configuration .....	26
Table 7-8 SYSCFG Registers Summary .....	27
Table 7-9 DMA Request MUX .....	38
Table 8-1 RCC Registers Summary .....	43
Table 9-1 Interrupt Vectors .....	66
Table 10-1 Flash Info Area Division .....	68
Table 10-2 Flash Option0 .....	72
Table 10-3 ASR6601 Boot Mode Configuration .....	73
Table 10-4 Flash Option1 .....	74
Table 10-5 Embedded Flash Registers Summary .....	75
Table 11-1 GPIO Registers Summary .....	89
Table 12-1 LORAC Registers Summary .....	108
Table 13-1 Receive FIFO Bit Functions .....	119
Table 13-2 UART Registers Summary .....	123
Table 14-1 SSP Registers Summary .....	140
Table 15-1 Start and Stop Conditions .....	148
Table 15-2 Master Transactions .....	152
Table 15-3 Slave Transactions .....	156
Table 15-4 I2C Registers Summary .....	158
Table 16-1 ADC Sampling Channels .....	170
Table 16-2 ADC Registers Summary .....	173
Table 17-1 BSTIMER interrupts .....	184
Table 17-2 BSTIMER Registers Summary .....	185
Table 18-1 RTC Wakeup Source .....	192
Table 18-2 Bits to Enable Wake-up Signals .....	192
Table 18-3 RTC Interrupts .....	195
Table 18-4 RTC Registers Summary .....	196
Table 19-1 LPUART Registers Summary .....	215
Table 20-1 LPTIMER0 external trigger sources .....	224
Table 20-2 LPTIMER1 external trigger sources .....	224
Quadtature encoder channel signals .....	227
Table 20-4 LPTIMER interrupts .....	228
Table 20-5 LPTIMER Register Summary .....	228



Table 21-1 Handshake Values .....	239
Table 21-2 DMA interrupts .....	242
Table 21-3 DMA Registers Summary .....	243
Table 22-1 GPTIMER module introduction .....	263
Table 22-2 Input channels polarity configuration .....	268
Table 22-3 Input channel mapping .....	268
Table 22-4 Output waveform description .....	270
Table 22-5 Encoder mode .....	273
Table 22-6 GPTIMER internal trigger input mapping .....	274
Table 22-7 GPTIMER interrupts .....	277
Table 22-8 GPTIMER Registers Summary .....	277

ASR Confidential



# List of Figures

Figure 3-1 ASR6601 SoC Diagram .....	3
Figure 4-1 ASR6601 Power Grid .....	9
Figure 4-2 ASR6601 Power Supply Architecture .....	10
Figure 7-1 System Architecture Diagram .....	21
Figure 8-1 Clock Tree .....	41
Figure 12-1 Power-on Timing Sequence .....	107
Figure 13-1 UART Character Frame .....	121
Figure 13-2 IrDA Data Modulation (3/16) .....	122
Figure 14-1 Connection between a SSP Master and a SPI Slave .....	138
Figure 14-2 Connection between a SPI Master and a SSP Slave .....	138
Figure 14-3 MASTER mode clock output calculation .....	138
Figure 15-1 I2C Block Diagram .....	147
Figure 15-2 SDA and SCL Signals During Start and Stop Conditions .....	148
Figure 15-3 FIFO Mode Block Diagram .....	154
Figure 16-1 ADC Diagram .....	169
Figure 17-1 BSTIMER Diagram .....	181
Figure 17-2 Counting and Dividing Waveforms .....	182
Figure 17-3 Single pulse waveform .....	183
Figure 19-1 LPUART Data Format .....	212
Figure 19-2 Connection between Two LPUART Devices .....	213
Figure 20-1 LPTIMER Diagram .....	222
Figure 20-2 Counting mode conversion diagram .....	223
Figure 20-3 Single pulse counting .....	225
Figure 20-4 Set-once counting .....	226
Figure 20-5 Timeout counting .....	226
Figure 21-1 Data transfer .....	238
Figure 21-2 LLI chain table .....	241
Figure 22-1 GPTIMER diagram .....	263
Figure 22-2 External clock mode 1 counting .....	264
Figure 22-3 External clock mode 2 counting .....	264
Figure 22-4 Internal trigger signal for clock counting .....	265
Figure 22-5 Up-counting .....	265
Figure 22-6 Down-counting .....	266
Figure 22-7 Center-aligned counting .....	266
Figure 22-8 Prescaler .....	267
Figure 22-9 Input capture .....	269
Figure 22-10 Output compare mode waveforms .....	271
Figure 22-11 PWM2 edge-aligned counting .....	271
Figure 22-12 PWM2 center-aligned counting .....	271
Figure 22-13 Single pulse output waveform in fast mode .....	272
Figure 22-14 External brake signal trigger .....	272



Figure 22-15 Counting waveform of encoder mode 1.....	274
Figure 22-16 Reset mode waveform in slave mode .....	274
Figure 22-17 Gated mode waveform in slave mode .....	274
Figure 22-18 Trigger mode waveform in slave mode.....	275

ASR Confidential

# 1.

# Overview

ASR6601 is a general LPWAN Wireless Communication SoC chip developed by ASR which supports LoRa modulation. The chip integrates Sub-1G RF transceiver, Arm China STAR-MC1 processor, embedded Flash memory and SRAM, as well as diverse analog modules. ASR6601 is designed for a wide variety of applications, such as smart meters, building automation, smart cities, agricultural sensors, safety and security sensors, supply chain and logistics, etc.

This manual provides detailed and complete information on the IoT LPWAN SoC-ASR6601 for application developers. Together with the API file in SDK, it helps developers solve various problems they may encounter during development. If any further support is needed, please contact us. We will keep this manual updated.

ASR Confidential

## 2.

# ASR6601 Introduction

ASR6601 SoC is a low-power wide area network wireless communication SoC chip that supports LoRa modulation. The ultra-low power transceiver integrated in the ASR6601 chip supports the full frequency band of 150 MHz ~ 960 MHz with the off-chip matching network. In addition to supporting LoRa modulation, it can also support FSK transceiver, MSK transceiver and BPSK transmitter. When powered by 3.3 V power supply, the maximum output power of 22 dBm can be transmitted using the high-power PA. ASR6601 SoC mainly has Run, LpRun, Sleep, LpSleep, Stop0, Stop1, Stop2, Stop3, Standby working modes. Each mode supports different functions, working modules and power consumption. End users can choose the corresponding working mode according to their application scenarios. The two most commonly used low-power modes are Standby mode and Stop3 mode. When powered by 3.3 V, the Standby mode consumes as little as 0.9 uA; the Stop3 mode consumes as little as 1.3 uA (ASR6601CB) and 1.6 uA (ASR6601SE).

ASR6601 SoC uses a 32-bit ARM STAR core with a maximum main frequency of 48 MHz, supports SWD debug interface, supports SysTick, MPU, FPU functions, and supports 37 IRQs with 8 interrupt priorities.

ASR6601 supports UART, I2C, I2S, LPUART, SSP, QSPI and other interfaces. With the peripherals of different types of corresponding interfaces, it can realize rich functions to meet customer needs. In addition to supporting rich number functions, ASR6601 also integrates rich analog functions, including ADC, DAC, OPA and LCD driver.

ASR6601 implements AES encryption through hardware, greatly simplifying the efficiency of encryption and decryption. It also supports national encryption SM2/3/4.

## 3.

# Modules and functions

### 3.1 ASR6601 SoC Diagram




Figure 3-1 ASR6601 SoC Diagram

## 3.2 ASR6601 function

Table 3-1 ASR6601 functions

Module Name	Functions
RCC	Clock and reset control
SYSCFG	System function registers
PWR	<ol style="list-style-type: none"><li>1. Chip low power mode control</li><li>2. Interrupt signal generation</li></ol>
SEC	<ol style="list-style-type: none"><li>1. Security IP Enable</li><li>2. Filtering Security IP alarm signal filtering</li><li>3. Alarm signal processing</li></ol>
CPU	<ol style="list-style-type: none"><li>1. SWD debug interface</li><li>2. Systick function</li><li>3. MPU function</li><li>4. FPU function</li><li>5. 37 IRQs, 8 interrupt priorities</li></ol>
MPU	Access Security control
EFC	<ol style="list-style-type: none"><li>1. Power-on chip mode determination</li><li>2. Flash info area data loaded at power-on</li><li>3. Basic flash operations, including read, program, page erase, mass erase</li><li>4. Flash operation key timing control</li><li>5. Flash instruction prefetch function</li><li>6. Flash program operation supports single and continuous modes</li><li>7. Flash info area option bytes operation</li><li>8. Interrupt signals generating</li></ol>
I2S	<ol style="list-style-type: none"><li>1. Philips I2S serial protocol</li><li>2. Master and Slave modes</li><li>3. 1 RX channel, 1 TX channel, full duplex</li><li>4. Receive FIFO depth is 4</li><li>5. Transmit FIFO depth is 4</li><li>6. Receiver supports 12, 16, 20, 24, 32-bit resolution</li><li>7. Transmitter supports 12, 16, 20, 24, 32-bit resolution</li><li>8. Programmable DMA registers</li><li>9. Programmable FIFO Threshold</li><li>10. 1 interrupt signal generation</li></ol>
UART	<ol style="list-style-type: none"><li>1. IrDA, support 3/16 and low-power (1.41-2.23us) modes</li><li>2. FIFO, 16x8 bits for transmission, 16x10 bits for reception</li><li>3. Transmit and receiving buffers</li><li>4. Baud rate generation, using 16 times oversampling, supports 16-bit integer division and 6-bit fractional division, and supports up to interface clock frequency/16</li></ol>

Module Name	Functions
	<ol style="list-style-type: none"><li>5. UART data format configuration</li><li>6. DMA transfer</li><li>7. False start detection</li><li>8. Line break sending and detection</li><li>9. Hardware flow control CTS and RTS</li><li>10. Interrupt signal generation</li></ol>
LPUART	<ol style="list-style-type: none"><li>1. Low power wake-up</li><li>2. Baud rate generation, does not support oversampling, supports 4-bit fractional frequency division and 12-bit integer frequency division, the minimum integer frequency division is 3</li><li>3. UART data format configuration, including 1-2 bits Stop, 0-1 bits parity (odd, even, mark, space, none), 5-8 data bits</li><li>4. Hardware flow control CTS and RTS</li><li>5. DMA transfer</li><li>6. Interrupt signal generation</li></ol>
SSP	<ol style="list-style-type: none"><li>1. Master and Slave modes</li><li>2. Programmable baud rate and prescaler, Master supports up to 1/2 interface clock frequency, Slave supports up to 1/12 interface clock frequency</li><li>3. 8*16 Bit receiving and transmitting FIFO</li><li>4. Configurable data length, 4-16 Bit</li><li>5. DMA transfer</li><li>6. Motorola, Microwire (NS), TI formats</li><li>7. Motorola supports 4 polarity phase bit combinations</li><li>8. Interrupt signal generation</li></ol>
I2C	<ol style="list-style-type: none"><li>1. Master and slave modes, support multi-master arbitration</li><li>2. Multi-host arbitration</li><li>3. Standard Mode and Fast Mode</li><li>4. 7-bit address mode</li><li>5. Clock Stretching</li><li>6. Interrupt signal generation</li><li>7. DMA transfer</li></ol>
AFEC	<ol style="list-style-type: none"><li>1. IP status register</li><li>2. Simulate IP control register</li><li>3. Some registers support Safety lockControl</li><li>4. Interrupt signal generation</li></ol>
LORAC	<ol style="list-style-type: none"><li>1. LORA IP control register</li><li>2. LORA status register</li><li>3. LORA IP SPI interface source, supports ssp master control and reg control</li><li>4. DMA transfer</li><li>5. Interrupt signal generation</li></ol>

Module Name	Functions
RTC	<ol style="list-style-type: none"><li>1. Calendar counting function in BCD format</li><li>2. Ppm adjustment, adjustment step size 0.5ppm, +/-1024 ppm adjustment</li><li>3. Low power wake-up</li><li>4. Tamper/wakeup IO detection function</li><li>5. Cycle counting function, 32-bit counter</li><li>6. Alarm clock function, supports two alarm clocks, supports mask selection</li><li>7. Clear retention sram on Tamper alarm</li><li>8. Some registers support Safety lockControl</li><li>9. Internal signal IO output, including alarm0 matching pulse, alarm1 matching pulse, cycle count configuration pulse, seconds signal output</li><li>10. Calendar count value reading</li><li>11. Sub-second count value reading</li><li>12. Cycle count value reading</li><li>13. Interrupt signal generation</li></ol>
IWDG	<ol style="list-style-type: none"><li>1. Watchdog counting function, down-counting, clock prescaler (4-256)</li><li>2. Watchdog exception status occurs when the count reaches 0 (feeding the dog too late) or when the count value when feeding the dog is greater than the counting window value (feeding the dog too early)</li><li>3. Interrupt signal generation</li><li>4. Dog feeding window configuration</li><li>5. Count value reading</li><li>6. Low power wake-up</li></ol>
QSPI	<ol style="list-style-type: none"><li>1. Master interface only</li><li>2. 1-wire, 2-wire, 4-wire modes</li><li>3. 3 working modes, including indirect access, status query and Memory-mapping</li><li>4. Baud rate division, up to interface clock frequency/2</li><li>5. Interrupt signals generation</li></ol>
CRC	<ol style="list-style-type: none"><li>1. Configurable polynomial bit width: 7, 8, 16, 32 bits</li><li>2. Different hsize accesses, the lower byte is calculated first and can be edited</li><li>3. Programmable crc initial value</li><li>4. Input data reverse, supports byte, halfword and word</li><li>5. Output data reverse, supports word</li></ol>
DMA	<ol style="list-style-type: none"><li>1. 1 master interface AHB bus</li><li>2. AHB interface only supports little-endian structure</li><li>3. Interrupt signal generation</li><li>4. Transfer mode supports M2M, P2M, M2P, P2P</li><li>5. Software triggering handshake signal</li><li>6. 4 sets of hardware handshake signals, including burst and single requests</li><li>7. Hardware handshake signal sources, each group supports 64 source selections</li><li>9. Channel 0 configuration:<ul style="list-style-type: none"><li>(1) 8 bytes deep FIFO</li></ul></li></ol>

Module Name	Functions
	<ul style="list-style-type: none"><li>(2) Maximum burst length is 8</li><li>(3) Maximum transfer length is 2047</li><li>(4) Supports dmac flow control only</li><li>(5) Source address data bit width configurable</li><li>(6) Destination address data bit width configurable</li><li>(7) Address increment, decrement, and unchanged</li><li>(8) Block transfer, including continuous address, automatic loading and linked list</li><li>(9) Scatter and gather</li></ul> <p>10. Channel 1-3 configuration:</p> <ul style="list-style-type: none"><li>(1) 8 bytes deep FIFO</li><li>(2) Maximum burst length is 8</li><li>(3) Maximum transfer length is 2047</li><li>(4) Supports dmac flow control only</li><li>(5) Source address data bit width configurable</li><li>(6) Destination address data bit width configurable</li><li>(7) Address increment, decrement, and unchanged</li><li>(8) Block transfer, including continuous addresses and automatic loading, but does not support linked lists</li><li>(9) Scatter and gather not supported</li></ul>
GPIO	<ul style="list-style-type: none"><li>1. IO output configuration, push-pull, open drain, output high impedance</li><li>2. IO input configuration, floating, input pull-up, input pull-down, analog input</li><li>3. IO pull-up configuration, pull-down configuration, drive capability control</li><li>4. Interrupt signals generation, including rising edge interrupt, falling edge interrupt, and both edges interrupt</li><li>5. Wake-up signals generation, including high level and low level</li></ul>
SAE	<ul style="list-style-type: none"><li>1. AES128/192/256</li><li>2. DES and 3DES</li><li>3. SM2, SM3, SM4 (ASR6601SE)</li><li>4. RSA1024/2048</li><li>5. ECC224/256/384/512</li><li>6. SHA1, SHA-224, SHA256, SHA384, SHA512</li><li>7. Random number generation</li></ul>
BSTIMER	<ul style="list-style-type: none"><li>1. 32bits counter, supports auto-reload, up-counting, down-counting, center-aligned counting</li><li>2. 16-bit counter clock prescaler</li><li>3. Supports DMA requests</li><li>4. Interrupt signals generation</li></ul>
GPTIMER	<ul style="list-style-type: none"><li>1. 32 bits counter, supports auto-reload, up-counting, down-counting, center-aligned counting</li><li>2. 16-bit counter clock prescaler</li><li>3. gptimer0 and gptimer1 supports 4 channels, gptimer2 and gptimer3 supports 2 channels, each channel can support input capture, output comparison, PWM generation, single pulse output</li><li>4. Quadrature decoding</li><li>5. Interrupt signals generation</li><li>6. Supports DMA requests</li></ul>

Module Name	Functions
LPTIMER	<ol style="list-style-type: none"><li>Supports selecting internal clock and IO clock as counting clock</li><li>16 bits counter, up-counting, auto-reload</li><li>Counter clock prescaler</li><li>Quadrature decoding support</li><li>Input capture, output comparison, PWM generation, single pulse output</li><li>Interrupt signals generation</li><li>Supports DMA requests</li></ol>
ADC	<ol style="list-style-type: none"><li>12 bits sampling resolution</li><li>Configurable sampling rate up to 1 MHz</li><li>Single-ended and differential inputs</li><li>Only right data alignment</li><li>8 external channels</li><li>7 internal channels, including DAC output, internal Vref, VDD/3 (battery power), Vts (internal temperature sensor), OPA output (3)</li><li>Trigger mode, supports software trigger and hardware trigger</li><li>Sequential, continuous, single, and non-continuous sampling modes</li><li>Analog watchdog function, 3 channels in total, configurable Channel selection and thresholds</li><li>Supports DMA requests</li><li>Interrupt signals generation</li></ol>
DAC	<ol style="list-style-type: none"><li>10 bits output resolution</li><li>Configurable output speed up to 1 MHz</li><li>Right data alignment only</li><li>Special waveform output, supports triangle wave</li><li>Software trigger and hardware trigger</li><li>Supports DMA requests</li><li>Interrupt signals generation</li></ol>
LCDCTRL	<ol style="list-style-type: none"><li>Frame rate control</li><li>Bias control, supports static, 1/2, 1/3, 1/4</li><li>Duty Control, supports static (1comx27seg), 1/2 (2comx26seg), 1/3 (3comx25seg), 1/4 (4comx24seg), 1/8 (8comx20seg)</li><li>Dead frame control, supports dead frame of 0-7 shots, used to adjust contrast</li><li>Blink control, supports the blinking function of 1, 2, 3, 4, 8 or all pixels, configurable blinking frequency</li><li>High and low current selection control, including state machine dynamic control and register static control. During state machine dynamic control, high current can be configured to maintain the number of beats.</li><li>Interrupt signal generation</li></ol>

# Power Management Unit

## 4.1 Power Supply pins

ASR6601 has several separated power supply pins. Using separated power supply pins, the interference from digital parts of SoC to RF blocks is reduced.

ASR6601 Power Grid is shown in Figure 4-1:

- **VDD\_IN**: Power supply for the PA in the RF transmitter.
- **VBAT\_RF**: Power supply for the RF TRX, excluding the PA.
- **VDCC\_RF**: Low-power supply for RF TRX, must be connected to VREG pin
- **VBAT\_ESD0**: Digital IO power supply.
- **VBAT\_ESD1**: Digital IO power supply.
- **VBAT\_ESD2**: Digital IO power supply.
- **VBAT\_ESD3**: Digital IO power supply.
- **VBAT\_DCC**: Dedicated power supply for DCDC in analog circuit.
- **VBAT\_ESD\_RTC**: Power supply for IOs in RTC domain.
- **VBAT\_RTC**: Power supply for analog blocks in RTC domain.
- **VBAT\_ANA**: Power supply for analog blocks.




Figure 4-1 ASR6601 Power Grid

## 4.2 Power Supply Architecture

Internal power domains of the chip are mainly divided into **main** domain, **aon** domain and **aonr** domain. Please note that the power domains are divided according to functions, as shown in Figure 4-2.

1. **main** domain contains most of the digital logic circuits of the SoC chip. In the frequently used low-power modes (Standby and Stop3), the power supply of main domain will be turned off.
2. **aon** (**Always On** domain) means that the power supply for this domain is always available, even in low-power mode. Most blocks in aon domain keep running in all power modes.
3. **aonr** (**Always On and Retention**) domain contains the modules that need to keep running in Stop3 mode. These modules will be powered off in Standby mode. When aonr domain modules remain in the current state without power off, the system can quickly recover and continue to execute.




Figure 4-2 ASR6601 Power Supply Architecture

## 5.

# Access Control

## 5.1 Simple Configuration

This section provides customers with commonly used simple configurations to meet their basic security needs.

### 5.1.1 Recoverable Security Configuration

#### ● Enable Security

Configure FlashSecStart to 0 and FlashSecEnd to 0x3F in OPTION1 tab, and set the entire Flash\_main area as a secure area.

Consequently, the code in SWD (Serial Wire Debug) and non-secure area cannot read and write data into Flash\_main to guarantee security. Please note that code in non-secure SRAM area or non-secure DMA will not be able to access Flash\_main.

#### ● Disable Security

Configure FlashSecStart to 0x3F and FlashSecEnd to 0 in OPTION1 tab, and set the entire Flash\_main area as a non-secure area.

The above configurations will erase the entire Flash\_main area, and then the program can be re-downloaded.

### 5.1.2 Unrecoverable Security Configuration

Configure the DebugLevel to 2 in Option0 tab. This operation is irreversible, and the code must be correct and mature.

## 5.2 Access Control

Based on debug level rules, boot startup mode, exe-only access rules, write-protected access rules, info area access rules, and secure area access rules, access rights from the four main interfaces (cpucode, cpusw, dmac0, and dmac1) are controlled.

### 5.2.1 Debug Level Rules

Debug level mainly affects the access rights of cpu\_code (boot from SRAM and boot from bootloader), cpu\_sw, dmac0 and dmac1 to sensitive areas. Sensitive areas include flash\_main, otp area of flash\_info and retention SRAM.

For details see "[ASR6601 Access Control Description](#)".

## 5.2.2 Secure and Non-Secure Operation

- **Secure Operation**

The operations initiated by the code in the secure area include:

- ◆ Operations initiated by DMAC0 configured as a secure area
- ◆ Operations initiated by flash\_main configured as a secure area (CPU\_Code)
- ◆ Operations initiated by system\_sram configured as a secure area (CPU\_Code)

- **Non-secure Operation**

The operations initiated by the code in the non-secure area include:

- ◆ Operations initiated by DMAC0 configured as a non-secure area
- ◆ Operations initiated by DMAC1
- ◆ Operations initiated by Debug Port (CPU\_SW)
- ◆ Operations initiated by Bootloader (CPU\_Code)
- ◆ Operations initiated by flash\_main configured as a non-secure area (CPU\_Code)
- ◆ Operations initiated by system\_sram configured as a non-secure area (CPU\_Code)

For details see "[ASR6601 Access Control Description](#)".

## 6.

# Operation Modes

ASR6601 LPWAN SoC supports Run, LpRun, Sleep, LpSleep, Stop0, Stop1, Stop2, Stop3 and Standby modes. Each mode supports different functions with different working modules and power consumption. The user can choose the appropriate operation mode according to specific application scenarios. All modes are described detailedly in the contents below.

In addition, please note the following points:

1. When entering low power mode, peripherals marked as O (excluding GPIO) are turned off by default. Functions required in low power mode need to be turned on before entering low power mode.
2. When entering low power mode, in order to achieve the corresponding design power consumption value, please pay attention to the following points:
  - (1) Unused GPIOs need to be configured in ANALOG mode (high impedance).
  - (2) If the GPIO used is in input mode, you need to configure the pull-up and pull-down.
  - (3) If the peripheral is in output mode, the pull-up and pull-down of the connected peripheral must be configured according to the output level.
3. RCO48M/2 is used to enter and exit low power mode. If a non-RCO48M/2 clock is used before entering low power mode, it is necessary to switch to RCO48M/2. After exiting low power mode, you can switch to the previously used clock.
4. If the analog functions supported by RCO32K/XO32K and other low power modes are needed in low power mode, they need to be enabled before entering low power mode.
5. The clocks other than RCO48M/RCO32K/XO32K and other analog function modules need to be turned off by software before entering low power consumption.

**Table 6-1 Status of different modules in each operating mode**

	Run	LpRun	Sleep	LpSleep	Stop0	Stop1	Stop2	Stop3	Standby	Standby Wakeup	Stop3 Wakeup	Stop0-2 Wakeup
cpu	Y	Y	NA	NA	NA	NA	NA	NA	NA			
efc	Y	Y	O	O	NA	NA	NA	NA	NA			
sysramc	Y	Y	O	O	NA	NA	NA	NA	NA			
retramc	Y	Y	O	O	NA	NA	NA	NA	NA			
i2s	O	O	O	O	NA	NA	NA	NA	NA			
uart0	O	O	O	O	NA	NA	NA	NA	NA			
uart1	O	O	O	O	NA	NA	NA	NA	NA			
uart2	O	O	O	O	NA	NA	NA	NA	NA			
uart3	O	O	O	O	NA	NA	NA	NA	NA			
ssp0	O	O	O	O	NA	NA	NA	NA	NA			
ssp1	O	O	O	O	NA	NA	NA	NA	NA			
ssp2	O	O	O	O	NA	NA	NA	NA	NA			
qspi	O	O	O	O	NA	NA	NA	NA	NA			
i2c0	O	O	O	O	NA	NA	NA	NA	NA			

	Run	LpRun	Sleep	LpSleep	Stop0	Stop1	Stop2	Stop3	Standby	Standby Wakeup	Stop3 Wakeup	Stop0-2 Wakeup
i2c1	O	O	O	O	NA	NA	NA	NA	NA			
i2c2	O	O	O	O	NA	NA	NA	NA	NA			
adcctrl	O	O	O	O	NA	NA	NA	NA	NA			
dacctrl	O	O	O	O	NA	NA	NA	NA	NA			
gptim0	O	O	O	O	NA	NA	NA	NA	NA			
gptim1	O	O	O	O	NA	NA	NA	NA	NA			
gptim2	O	O	O	O	NA	NA	NA	NA	NA			
gptim3	O	O	O	O	NA	NA	NA	NA	NA			
basictim0	O	O	O	O	NA	NA	NA	NA	NA			
basictim1	O	O	O	O	NA	NA	NA	NA	NA			
wwdg	O	O	O	O	NA	NA	NA	NA	NA			
crc	O	O	O	O	NA	NA	NA	NA	NA			
sec	O	O	O	O	NA	NA	NA	NA	NA			
sac	O	O	O	O	NA	NA	NA	NA	NA			
mpu	O	O	O	O	NA	NA	NA	NA	NA			
dmac0	O	O	O	O	NA	NA	NA	NA	NA			
dmac1	O	O	O	O	NA	NA	NA	NA	NA			
syscfg	O	O	O	O	NA	NA	NA	NA	NA			
afec	O	O	O	O	NA	NA	NA	NA	NA			
lorac	O	O	O	O	NA	NA	NA	NA	NA			
gpio	O	O	O	O	NA	NA	NA	GPIO0~55: Y3 GPIO56~63: Y4	GPIO0~55: NA3 GPIO56~63: Y4	Y	Y	
rcc	Y	Y	Y	Y	Y	Y	Y	Y	Y			
pwr	Y	Y	Y	Y	Y	Y	Y	Y	Y			
lpuart	O	O	O	O	O	O	O	O (RX only)	O (RX only)	Y	Y	Y
lcdctrl	O	O	O	O	O	O	O	O	O			
lptim0	O	O	O	O	O	O	O	O	O	Y	Y	Y
lptim1	O	O	O	O	O	O	O	O	O	Y	Y	Y
iwdg	O	O	O	O	O	O	O	O	O	Y1	Y	Y
rtc	O	O	O	O	O	O	O	O	O	Y	Y	Y
ADC	O	O	O	O	NA	NA	NA	NA	NA			
RCO48M	O	O	O	O	NA	NA	NA	NA	NA			
XO24M	O	O	O	O	NA	NA	NA	NA	NA			
PLL48M	O	O	O	O	NA	NA	NA	NA	NA			
RNG	O	O	O	O	NA	NA	NA	NA	NA			
DAC	O	O	O	O	O3	O3	O3	NA	NA			
OPA	O	O	O	O	O	O	O	NA	NA			
COMP	O	O	O	O	O	O	O	O	O	Y	Y	Y
VD	O	O	O	O	O	O	O	O	O	Y	Y	Y
RCO3.6M	O	O	O	O	O	O	O	O	O			

	Run	LpRun	Sleep	LpSleep	Stop0	Stop1	Stop2	Stop3	Standby	Standby Wakeup
RCO32K	O	O	O	O	O	O	O	O	O	
XO32K	O	O	O	O	O	O	O	O	O	
LCD	O	O	O	O	O	O	O	O	O	
BOR	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y2
FLASH	Y	Y	Y	Y	SLM	SLM	SLM	PDM	PDM	
SRAM	Y	Y	Y	Y	NA	NA	NA	NA1	NA2	
IO	Y	Y	Y	Y	Y	Y	Y	Y	Y	
RF	O	O	O	O	O	O	O	O	O	Y
										Y

Notes and symbol annotations for the table above :

- **Stop0-2:** all GPIOs can be configured to wake up the CPU; all GPIOs retain the previous state in Stop0-2 mode.
- **Stop3:** 56 GPIOs in the main domain can be configured to wake up the CPU; all GPIOs retain the previous state in Stop3 mode.
- **Standby:** 8 GPIOs in the AON domain retain the previous state in Standby mode; 56 GPIOs in the main domain are used as analog functions (such as LCD, COMP) and cannot be used to wake up the CPU. The LPUART only supports RX in Standby/Stop3 mode.
- **Y:** Normal work
- **O:** Optional, configured by software
- **O3:** Data update is not supported, but the output retains current voltage level
- **Y1:** Generate system reset to wake up the system indirectly
- **Y2:** Generate BOR reset to wake up the system indirectly
- **Y3:** Retain the state before entering low-power mode, and can be used to wake up the CPU.
- **Y4:** MUX Function1 of GPIO56~63 is not available and the other alternate functions is available
- **NA1:** Retention and algorithm contents are kept. System content can be configured to be kept or not.
- **NA2:** Retention content is kept
- **NA3:** Analog Output Only

## 6.1 Run

### 6.1.1 Enter and Exit

**Run** mode is the default operation mode after power-on or system reset.

ASR6601 can enter Sleep, LpRun, Stop0, Stop1, Stop2, Stop3 or Standby mode from Run mode.

ASR6601 can return to Run mode from Sleep, LpRun, Stop0, Stop1, Stop2, Stop3 or Standby mode.

For detailed mode switching conditions, please refer to the descriptions of other operation modes.

### 6.1.2 Wakeup Source

N/A

## 6.2 LpRun

### 6.2.1 Enter and Exit

You can enter LpRun from Run. The entry conditions are as follows: the software switches the working state of LDO. Before switching LDO, all high-speed clocks must be turned off and the CPU runs at 32K clock.

**LpRun** config register is used to switch LDO working state:

- 1: Set bits[3:3] of the register (address 0x05) to 1, and the other bits remain unchanged.
- 2: Set bits[21:20] of the register (address 0x06) to 1, and the other bits remain unchanged.

**LpRun** can return to **Run**, and the exit conditions are as follows: the software switches the working state of LDO. The high-speed clock can be turned on only after the switch is completed.

Return to **Run** mode from **LpRun** mode in the following way:

- 1: Clear bits[21:20] of the register (address 0x06) to 0, and the other bits remain unchanged.
- 2: Clear bits[3:3] of the register (address 0x05) to 0, and the other bits remain unchanged.

### 6.2.2 Wakeup Source

N/A

## 6.3 Sleep

### 6.3.1 Enter and Exit

Sleep can be entered from Run. The entry conditions are: CPU executes wfi/wfe instruction (SLEEPDEEP=0), or isr returns (SLEEPONEXIT=1 and SLEEPDEEP=0).

It can return to Run from Sleep, and the exit condition is: if wfi is entered, it supports interrupt wake-up, and if wfe is entered, it supports event wake-up.

**Note:** Because there is no dedicated event wake-up signal, SVONPEND=1 is used and the corresponding NVIC is turned off to achieve it. At this time, the interrupt signal is used for event wake-up.

### 6.3.2 Wakeup Source

Interrupt signals

## 6.4 LpSleep

### 6.4.1 Enter and Exit

LpSleep can be entered from LpRun, and the entry conditions are: CPU executes wfi/wfe instruction (SLEEPDEEP=0), or isr returns (SLEEPONEXIT=1 and SLEEPDEEP=0).

LpSleep can return to LpRun, and the exit conditions are: if wfi enters, interrupt wake-up is supported; if wfe enters, event wake-up is supported.

**Note:** There is no dedicated event wake-up signal. It is implemented by setting SVONPEND=1 and turning off the corresponding NVIC. In this case, the interrupt signal is used for event wake-up.

### 6.4.2 Wakeup Source

Interrupt signals

## 6.5 Stop0

### 6.5.1 Enter and Exit

Stop0 can be entered from Run. The entry conditions are: configure lp\_mode to 2'b00, CPU executes wfi/wfe instruction (SLEEPDEEP=1), or isr returns (SLEEPONEXIT=1 and SLEEPDEEP=1).

Stop0 can be used to return to Run. The exit conditions are: if wfi is entered, interrupt wake-up is supported; if wfe is entered, event wake-up is supported.

The pwr module summarizes the wakeup source status and outputs the pwr\_wakeup\_int interrupt signal and the pwr\_wakeup\_event event signal to the CPU for wakeup.

### 6.5.2 Wakeup Source

- GPIO00-GPIO63 can be used for wake-up. Four IOs form a group. Each IO in a group has a wake-up enable configuration. A group can generate a wake-up signal. Each IO in a group supports the selection of high-level wake-up or low-level wake-up. The wake-up sources other than GPIO are listed below.
- PVM Alarm
- VD Alarm
- TD Alarm
- LD Alarm
- Comparator
- LPTIM0/1
- FD\_32K Alarm
- Wakeup/Tamper IO
- RTC Alarm
- RTC CYC Timer
- LPUART RX Status
- LORA BUSY
- LORA IRQ

## 6.6 Stop1

### 6.6.1 Enter and Exit

You can enter Stop1 from Run. The entry conditions are: configure lp\_mode to 2'b01, CPU executes wfi/wfe instruction (SLEEPDEEP=1), or isr returns (SLEEPONEXIT=1 and SLEEPDEEP=1);

Stop1 can be used to return to Run. The exit conditions are: if wfi is entered, interrupt wake-up is supported; if wfe is entered, event wake-up is supported.

The pwr module summarizes the wakeup source status and outputs the pwr\_wakeup\_int interrupt signal and the pwr\_wakeup\_event event signal to the CPU for wakeup.

## 6.6.2 Wakeup Source

- GPIO00-GPIO63 can be used for wake-up. Four IOs form a group. Each IO in a group has a wake-up enable configuration. A group can generate a wake-up signal. Each IO in a group supports the selection of high-level wake-up or low-level wake-up. The wake-up sources other than GPIO are listed below.
- PVM Alarm
- VD Alarm
- TD Alarm
- LD Alarm
- Comparator
- LPTIM0/1
- FD\_32K Alarm
- Wakeup/Tamper IO
- RTC Alarm
- RTC CYC Timer
- LPUART RX Status
- LORA BUSY
- LORA IRQ

## 6.7 Stop2

### 6.7.1 Enter and Exit

You can enter Stop2 from Run. The entry conditions are: configure lp\_mode to 2'b10, CPU executes wfi/wfe instruction (SLEEPDEEP=1), or isr returns (SLEEPONEXIT=1 and SLEEPDEEP=1);

Stop2 can be used to return to Run. The exit conditions are: if wfi is entered, interrupt wake-up is supported; if wfe is entered, event wake-up is supported;

The pwr module summarizes the wakeup source status and outputs the pwr\_wakeup\_int interrupt signal and the pwr\_wakeup\_event event signal to the CPU for wakeup.

### 6.7.2 Wakeup Source

- GPIO00-GPIO63 can be used for wake-up. Four IOs form a group. Each IO in a group has a wake-up enable configuration. A group can generate a wake-up signal. Each IO in a group supports the selection of high-level wake-up or low-level wake-up. The wake-up sources other than GPIO are listed below.
- PVM Alarm
- VD Alarm
- TD Alarm
- LD Alarm
- Comparator
- LPTIM0/1
- FD\_32K Alarm
- Wakeup/Tamper IO
- RTC Alarm
- RTC CYC Timer
- LPUART RX Status
- LORA BUSY
- LORA IRQ

## 6.8 Stop3

### 6.8.1 Enter and Exit

You can enter Stop3 from Run. The entry conditions are: configure lp\_mode to 2'b11, lp\_mode\_ext to 1'b1, CPU executes wfi/wfe instruction (SLEEPDEEP=1), or isr returns (SLEEPONEXIT=1 and SLEEPDEEP=1);

You can return to Run from Stop3 when a Stop3 wake-up event occurs.

### 6.8.2 Wakeup Source

- GPIO00-GPIO55 can all be used to wake up the CPU, 4 IOs make up a group, and each group can select any of the 4 IOs for wake-up. A group generates a wake-up signal, and any of the IOs can wake up the CPU at high or low level. The wake-up sources other than GPIOs are listed below.
- PVM Alarm
- VD Alarm
- Comparator
- LPTIM0/1
- FD\_32K Alarm
- Wakeup/Tamper IO
- RTC Alarm
- RTC CYC Timer
- LPUART RX Status
- LORA BUSY
- LORA IRQ
- IWDG Timeout

## 6.9 Standby

### 6.9.1 Enter and Exit

The Standby state can be entered from Run state. The entry conditions are: configure lp\_mode to 2'b11, lp\_mode\_ext to 1'b0, CPU executes wfi/wfe instruction (SLEEPDEEP=1), or isr returns (SLEEPONEXIT=1 and SLEEPDEEP=1);

The system can return to Run from Standby. The exit condition is: a Standby wake-up event occurs.

**Note:**

1. When the power supply is switched between DCDC and VBAT, the CPU will return to Run mode immediately after entering Standby mode without any wake-up event.
2. When dbg\_standby=1, the switch between DCDC and VBAT is disabled.

### 6.9.2 Wakeup Source

- PVM 报警
- VD 报警
- 比较器
- LPTIM0/1
- FD\_32K 报警
- Wakeup/Tamper IO
- RTC Alarm
- RTC CYC Timer
- LPUART 接收状态
- LORA BUSY
- LORA IRQ
- IWDG 超时

# 7.

# System configuration

## 7.1 System Architecture




Figure 7-1 System Architecture Diagram

## 7.1.1 Arm China STAR-MC1 Processor

Arm China STAR-MC1 Processor consists of three master buses, including i code AHB bus, dcode AHB bus and system AHB bus, which are used for program access, data access and register access.

### 7.1.2 DMAC0

DMAC0 has a master bus, which can assist the CPU to transfer data.

### 7.1.3 DMAC1

DMAC1 has a master bus, which can assist the CPU to transfer data.

### 7.1.4 Master

The addresses accessible by each master bus is shown in the table below.

(1) Only accessible when boot from Bootloader.

Table 7-1 Master bus access range

起始地址	结束地址	功能描述	可执行	i code 访问	dcode 访问	system 访问	dmac0 访问	dmac1 访问
0xE0100000	0xFFFFFFFFFF	Reserved						
0xE0000000	0xE00FFFFF	ARM STAR peripherals						
0xA0000000	0xDFFFFFFF	Reserved						
0x70000000	0x9FFFFFFF	Reserved						
0x60000000	0x6FFFFFFF	Qspi Flash Bank	Y			Y	Y	Y
0x50000000	0x5FFFFFFF	Reserved						
0x40030000	0x4FFFFFFF	AHB1 SFR				Y	Y	Y
0x40020000	0x4002FFFF	AHB0 SFR				Y	Y	Y
0x40010000	0x4001FFFF	APB1 SFR				Y	Y	Y
0x40000000	0x4000FFFF	APB0 SFR				Y	Y	Y
0x30000400	0x3FFFFFFF	Reserved						
0x30000000	0x300003FF	Retention SRAM				Y	Y	Y
0x20010000	0x2FFFFFFF	Reserved						
0x20000000	0x2000FFFF	System SRAM	Y			Y	Y	Y
0x18010000	0x1FFFFFFF	Reserved						
0x18000000	0x1800FFFF	System SRAM	Y	Y	Y			
0x10004000	0x17FFFFFF	Reserved						
0x10003000	0x10003FFF	Option Bytes				Y		
0x10002000	0x10002FFF	Factory Bytes				Y		
0x10001C00	0x10001FFF	OTP				Y		
0x10000000	0x10001BFF	BootLoader		Y <sup>(1)</sup>	Y <sup>(1)</sup>			
0x08040000	0x0FFFFFFF	Reserved						
0x08000000	0x0803FFFF	Flash Main	Y	Y	Y		Y	Y
0x00040000	0x07FFFFFF	Reserved						
0x00000000	0x0003FFFF	Flash Main/BootLoader/ System SRAM <sup>(1)</sup>	Y	Y	Y			

## 7.2 Memory Mapping

The Memory Mapping table is shown below. The bytes are coded in memory in Little Endian format, i.e. the least significant byte is in the lowest address.

**Table 7-2 Memory map**

Category	Start Address	End Address	Description	Size
SYSTEM	0xE0100000	0xFFFFFFFFFF	Reserved	
PPB	0xE0000000	0xE00FFFFF	ARM STAR peripherals	
EXT PERIPHERAL	0xA0000000	0xDFFFFFFF	Reserved	
EXT SRAM	0x70000000	0x9FFFFFFF	Reserved	
	0x60000000	0x6FFFFFFF	Qspi Flash Bank	256MB
PERIPHERAL	0x50000000	0x5FFFFFFF	Reserved	
	0x40030000	0x4FFFFFFF	AHB1 SFR	
	0x40020000	0x4002FFFF	AHB0 SFR	
	0x40010000	0x4001FFFF	APB1 SFR	
	0x40000000	0x4000FFFF	APB0 SFR	
SRAM	0x30000400	0x3FFFFFFF	Reserved	
	0x30000000	0x300003FF	Retention SRAM	1KB
	0x20010000	0x2FFFFFFF	Reserved	
	0x20000000	0x2000FFFF	System SRAM	64KB
CODE	0x18010000	0x1FFFFFFF	Reserved	
	0x18000000	0x1800FFFF	System SRAM	64KB
	0x10004000	0x17FFFFFF	Reserved	
	0x10003000	0x10003FFF	Option Bytes	4KB
	0x10002000	0x10002FFF	Factory Bytes	4KB
	0x10001C00	0x10001FFF	OTP	1KB
	0x10000000	0x10001BFF	BootLoader	7KB
	0x08040000	0x0FFFFFFF	Reserved	
	0x08000000	0x0803FFFF	Flash Main	256KB
	0x00040000	0x07FFFFFF	Reserved	
	0x00000000	0x0003FFFF	Flash Main/BootLoader/ System SRAM <sup>(1)</sup>	256KB

<sup>(1)</sup> The memory corresponding to address 0x00000000 is determined by the boot mode.

## 7.2.1 AHB0 SFR

See the table below for AHB0 SFR Internal Address Mapping.

**Table 7-3 AHB0 SFR address mapping**

Start Address	End Address	Description	Size
0x40025000	0x4002FFFF	Reserved	
0x40024000	0x40024FFF	DMAC1	4KB
0x40023000	0x40023FFF	DMAC0	4KB
0x40022000	0x40022FFF	CRC	4KB
0x40021000	0x40021FFF	QSPI	4KB
0x40020000	0x40020FFF	EFC	4KB

## 7.2.2 AHB1 SFR

See the table below for AHB1 SFR Internal Address Mapping.

**Table 7-4 AHB1 SFR address mapping**

Start Address	End Address	Description	Size
0x40034000	0x4003FFFF	Reserved	
0x40033000	0x40033FFF	RNGC	4KB
0x40030000	0x40032FFF	SAC	12KB <sup>(1)(2)</sup>

<sup>(1)</sup> Low 8KB is ARAM space, and high 4KB is for registers.

<sup>(2)</sup> ARAM space can only be accessed in word.

## 7.2.3 APB0 SFR

See the table below for APB0 SFR Internal Address Mapping.

**Table 7-5 APB0 SFR address mapping**

起始地址	结束地址	功能描述	地址范围
0x4000f000	0x4000FFFF	SEC	4KB
0x4000e000	0x4000EFFF	RTC	4KB
0x4000d800	0x4000DFFF	LPTIM1	2KB
0x4000d000	0x4000D7FF	LPTIM0	2KB
0x4000c000	0x4000CFFF	BASICTIMO	4KB
0x4000b000	0x4000BFFF	GPTIM2	4KB
0x4000a000	0x4000AFFF	GPTIM0	4KB
0x40009000	0x40009FFF	LORAC	4KB
0x40008000	0x40008FFF	AFEC	4KB

起始地址	结束地址	功能描述	地址范围
0x40007000	0x40007FFF	I2C0	4KB
0x40006000	0x40006FFF	SSP0	4KB
0x40005000	0x40005FFF	LPUART	4KB
0x40004000	0x40004FFF	UART1	4KB
0x40003000	0x40003FFF	UART0	4KB
0x40002000	0x40002FFF	I2S	4KB
0x40001800	0x40001FFF	PWR	2KB
0x40001000	0x400017FF	SYSCFG	2KB
0x40000000	0x40000FFF	RCC	4KB

## 7.2.4 APB1 SFR

See the table below for APB1 SFR Internal Address Mapping.

Table 7-6 APB1 SFR address mapping

起始地址	结束地址	功能描述	地址范围
0x4001fc00	0x4001FFFF	PortD	1KB
0x4001f800	0x4001FBFF	PortC	1KB
0x4001f400	0x4001F7FF	PortB	1KB
0x4001f000	0x4001F3FF	PortA	1KB
0x4001e000	0x4001EFFF	WWDG	4KB
0x4001d000	0x4001DFFF	IWDG	4KB
0x4001c000	0x4001CFFF	BASICTIM1	4KB
0x4001b000	0x4001BFFF	GPTIM3	4KB
0x4001a000	0x4001AFFF	GPTIM1	4KB
0x40019000	0x40019FFF	DACCTRL	4KB
0x40018000	0x40018FFF	LCDCTRL	4KB
0x40017000	0x40017FFF	ADCCTRL	4KB
0x40016000	0x40016FFF	Reserved	4KB
0x40015000	0x40015FFF	I2C2	4KB
0x40014000	0x40014FFF	I2C1	4KB
0x40013000	0x40013FFF	SSP2	4KB
0x40012000	0x40012FFF	SSP1	4KB
0x40011000	0x40011FFF	UART3	4KB
0x40010000	0x40010FFF	UART2	4KB

## 7.3 SRAM

The SRAM in ASR6601 includes system SRAM, retention SRAM and SAC SRAM. SAC SRAM only supports word access, and system SRAM and retention SRAM support word, halfword, and byte access.

## 7.4 Boot Modes

The boot mode can be configured by the levels of BOOT0 pin (GPIO02) and the data in the Flash.

**Table 7-7 ASR6601 Boot Mode Configuration**

DEBUG_LEVEL	USE_FLASH_BOOT0	FLASH_BOOT0	BOOT0 PIN	FLASH_BOOT1	MAIN_FLASH_EMPTY	Boot Config
2	X	X	X	X	X	Boot from Flash Main
<2	0	X	0	X	0	Boot from Flash Main
<2	0	X	0	X	1	Boot from Flash Bootloader
<2	0	X	1	1	X	Boot from Flash Bootloader
<2	0	X	1	0	X	Boot from System SRAM
<2	1	1	X	X	0	Boot from Flash Main
<2	1	1	X	X	1	Boot from Flash Bootloader
<2	1	0	X	1	X	Boot from Flash Bootloader
<2	1	0	X	0	X	Boot from System SRAM

DebugLevel, UseFlashBoot0, FlashBoot0 and FlashBoot1 is the information area of the Flash, they can be modified according to the application. MainFlashEmpty is determined by the data of address 0 in the Flash Main area. If the data in the address 0 of Flash Main area is 0xFFFFFFFF, the value of MainFlashEmpty is 1, otherwise the value of MainFlashEmpty is 0. BOOT0 pin is GPIO02 in the package.

The boot mode is selected according to the configurations when the system is in these status: first powered up, exit the Standby mode or reset.

## 7.5 SYSCFG Registers

Base Address: 0x40001000

**Table 7-8 SYSCFG Registers Summary**

Register	Offset	Description		
SYSCFG_CR0	0x000	Control Register 0, DMA handshake	SYSCFG_CR1	
0x004	Control Register 1, DMA handshake	SYSCFG_CR2	0x008	Control Register 2
SYSCFG_CR3	0x00C	控制寄存器 3, 低功耗	Debug	连接控制
SYSCFG_CR4	0x010		Control Register 4	
SYSCFG_CR5	0x014	控制寄存器 5		
SYSCFG_CR6	0x018	控制寄存器 6, 安全锁定控制		
SYSCFG_CR7	0x01C	控制寄存器 7, 安全锁定控制		
SYSCFG_CR8	0x020	控制寄存器 8, QSPI		存储密钥
SYSCFG_CR9	0x024	控制寄存器 9, QSPI	REMAP	控制
SYSCFG_CR10	0x028	控制寄存器 10		

### 7.5.1 SYSCFG\_CR0

Offset: 0x000

Reset Value: 0x00000000

31-30	29-24	23-22	21-16
RESERVED	DMAC0_HANDSHAKE0_SEL	RESERVED	DMAC0_HANDSHAKE1_SEL
r	r/w	r	r/w
<b>15-14</b>	<b>13-8</b>	<b>7-6</b>	<b>5-0</b>
RESERVED	DMAC0_HANDSHAKE2_SEL	RESERVED	DMAC0_HANDSHAKE3_SEL
r	r	r	r/w

**Bits 31-30 RESERVED:** Must be kept, and can't be modified.

**Bits 29-24 DMAC0\_HANDSHAKE0\_SEL:** DMAC0 HANDSHAKE0 selection. For details, please refer to [Table7-9 DMA Request MUX](#).

**Bits 23-22 RESERVED:** Must be kept, and can't be modified.

**Bits 21-16 DMAC0\_HANDSHAKE1\_SEL:** DMAC0 HANDSHAKE1 selection. For details, please refer to [Table7-9 DMA Request MUX](#).

**Bits 15-14 RESERVED:** Must be kept, and cannot be modified.

**Bits 13-8 DMAC0\_HANDSHAKE2\_SEL:** DMAC0 HANDSHAKE2 selection. For details, please refer to [Table7-9 DMA Request MUX](#).

**Bits 7-6 RESERVED:** Must be kept, and cannot be modified.

**Bits 5-0 DMAC0\_HANDSHAKE3\_SEL:** DMAC0 HANDSHAKE3 selection. For details, please refer to [Table7-9 DMA Request MUX](#).

### 7.5.2 SYSCFG\_CR1

Offset: 0x004

Reset Value: 0x00000000

31-30	29-24	23-22	21-16
RESERVED	DMAC1_HANDSHAKE0_SEL	RESERVED	DMAC1_HANDSHAKE1_SEL
r	r/w	r	r/w
<b>15-14</b>	<b>13-8</b>	<b>7-6</b>	<b>5-0</b>
RESERVED	DMAC1_HANDSHAKE2_SEL	RESERVED	DMAC1_HANDSHAKE3_SEL
r	r	r	r/w

**Bits 31-30 RESERVED:** Must be kept, and cannot be modified.

**Bits 29-24 DMAC1\_HANDSHAKE0\_SEL:** DMAC1 HANDSHAKE0 selection. For details, please refer to [Table7-9 DMA Request MUX](#).

**Bits 23-22 RESERVED:** Must be kept, and cannot be modified.

**Bits 21-16 DMAC1\_HANDSHAKE1\_SEL:** DMAC1 HANDSHAKE1 selection. For details, please

refer to [Table7-9 DMA Request MUX](#).

**Bits 15-14 RESERVED:** Must be kept, and cannot be modified.

**Bits 13-8 DMAC1\_HANDSHAKE2\_SEL:** DMAC1 HANDSHAKE2 selection. For details, please refer to [Table7-9 DMA Request MUX](#).

**Bits 7-6 RESERVED:** Must be kept, and cannot be modified.

**Bits 5-0 DMAC1\_HANDSHAKE3\_SEL:** DMAC1 HANDSHAKE3 selection. For details, please refer to [Table7-9 DMA Request MUX](#).

### 7.5.3 SYSCFG\_CR2

Offset: 0x008

Reset Value: 0x00000000

31	30	29-28	27
RESERVED	SYSCFG_HALTED_IPTI M1_EN	RESERVED	SYSCFG_HALTED_LPT IM0_EN
r	r/w	r	r/w
26	25	24	23
SYSCFG_HALTED_IW DG_EN	SYSCFG_HALTED_WW DG_EN	SYSCFG_HALTED_GP TIM0_EN	SYSCFG_HALTED_GP TIM1_EN
r/w	r/w	r/w	r/w
22	21	20	19
SYSCFG_HALTED_GP TIM2_EN	SYSCFG_HALTED_GP TIM3_EN	SYSCFG_HALTED_BA SICTIM0_EN	SYSCFG_HALTED_BA SICTIM1_EN
r/w	r/w	r/w	r/w
18	17	16-12	
QSPI_MEM_ENCRYPT _EN	QSPI_REMAP_ENABLE	RESERVED	
r/w	r/w	r	
11	10	9-8	
CPU_STCALIB_SKEW	SYSCFG_DBG_SLEEP	RESERVED	
r/w	r/w	r	
7	6	5	4
UART0_DMA_CLR_SEL	UART1_DMA_CLR_SEL	UART2_DMA_CLR_SEL	UART3_DMA_CLR_SEL
r/w	r/w	r/w	r/w
3	2	1	0
SSP0_DMA_CLR_SEL	SSP1_DMA_CLR_SEL	SSP2_DMA_CLR_SEL	SSP_AFEC_DMA_CLR _SEL
r/w	r/w	r/w	r/w

**Bit 31 RESERVED:** Must be kept, and cannot be modified.

**Bit 30 SYSCFG\_HALTED\_LPTIM1\_EN:** Stop LPTIM1 counter if the core is halted

- 0: LPTIM1 counter continues to work normally when the core is halted

- 1: LPTIM1 counter is stopped when the core is halted

**Bits 29-28 RESERVED:** Must be kept, and cannot be modified.

**Bit 27 SYSCFG\_HALTED\_LPTIM0\_EN:** Stop LPTIM0 counter if the core is halted

- 0: LPTIM0 counter continues to work normally when the core is halted
- 1: LPTIM0 counter is stopped when the core is halted

**Bit 26 SYSCFG\_HALTED\_IWDG\_EN:** Stop independent watchdog counter if the core is halted

- 0: the independent watchdog counter continues to work normally when the core is halted
- 1: the independent watchdog counter is stopped when the core is halted

**Bit 25 SYSCFG\_HALTED\_WWDG\_EN:** Stop window watchdog counter if the core is halted

- 0: The window watchdog counter continues to work normally when the core is halted
- 1: The window watchdog counter is stopped when the core is halted

**Bit 24 SYSCFG\_HALTED\_GPTIM0\_EN:** Stop GPTIM0 counter if the core is halted

- 0: GPTIM0 counter continues to work normally when the core is halted
- 1: GPTIM0 counter is stopped when the core is halted

**Bit 23 SYSCFG\_HALTED\_GPTIM1\_EN:** Stop GPTIM1 counter if the core is halted

- 0: GPTIM1 counter continues to work normally when the core is halted
- 1: GPTIM1 counter is stopped when the core is halted

**Bit 22 SYSCFG\_HALTED\_GPTIM2\_EN:** Stop GPTIM2 counter if the core is halted

- 0: GPTIM2 counter continues to work normally when the core is halted
- 1: GPTIM2 counter is stopped when the core is halted

**Bit 21 SYSCFG\_HALTED\_GPTIM3\_EN:** Stop GPTIM3 counter if the core is halted

- 0: GPTIM3 counter continues to work normally when the core is halted
- 1: GPTIM3 counter is stopped when the core is halted

**Bit 20 SYSCFG\_HALTED\_BASICTIM0\_EN:** Stop BASICTIM0 counter if the core is halted

- 0: BASICTIM0 counter continues to work normally when the core is halted
- 1: BASICTIM0 counter is stopped when the core is halted

**Bit 19 SYSCFG\_HALTED\_BASICTIM1\_EN:** Stop BASICTIM1 counter if the core is halted

- 0: BASICTIM1 counter continues to work normally when the core is halted
- 1: BASICTIM1 counter is stopped when the core is halted

**Bit 18 QSPI\_MEM\_ENCRYPT\_EN:** QSPI memory encryption enable

- 0: disabled
- 1: enabled

**Bit 17 QSPI\_REMAP\_ENABLE:** QSPI remap function enable

- 0: disabled
- 1: enabled

**Bits 16-12 RESERVED:** Must be kept, and cannot be modified.

**Bit 11 CPU\_STCALIB\_SKEW:** CPU SysTick skew configuration. Affects STCALIB[24] bit.

- 0: disable
- 1: enable

**Bit 10 SYSCFG\_DBG\_SLEEP:** Allow debug connection in Deepsleep mode

It is only used in debug mode and it will affect the Deepsleep mode.

- 0: not allowed
- 1: allowed

**Bits 9-8 RESERVED:** Must be kept, and cannot be modified.

**Bit 7 UART0\_DMA\_CLR\_SEL:** UART0 DMA\_CLR signal selection

It is recommended to set this bit to improve DMAC transfer efficiency. UART module uses the synchronized DMA\_CLR signal by default.

- 0: use the DMA\_CLR signal after 2 cycles
- 1: directly use the DMA\_CLR signal output by DMAC

**Bit 6 UART1\_DMA\_CLR\_SEL:** UART1 DMA\_CLR signal selection

It is recommended to set this bit to improve DMAC transfer efficiency. UART module uses the synchronized DMA\_CLR signal by default.

- 0: use the DMA\_CLR signal after 2 cycles
- 1: directly use the DMA\_CLR signal output by DMAC

**Bit 5 UART2\_DMA\_CLR\_SEL:** UART2 DMA\_CLR signal selection

It is recommended to set this bit to improve DMAC transfer efficiency. UART module uses the synchronized DMA\_CLR signal by default.

- 0: use the DMA\_CLR signal after 2 cycles
- 1: directly use the DMA\_CLR signal output by DMAC

**Bit 4 UART3\_DMA\_CLR\_SEL:** UART3 DMA\_CLR signal selection

It is recommended to set this bit to improve DMAC transfer efficiency. UART module uses the synchronized DMA\_CLR signal by default.

- 0: use the DMA\_CLR signal after 2 cycles
- 1: directly use the DMA\_CLR signal output by DMAC

**Bit 3 SSP0\_DMA\_CLR\_SEL:** SSP0 DMA\_CLR signal selection

It is recommended to set this bit to improve DMAC transfer efficiency. SSP module uses the synchronized DMA\_CLR signal by default.

- 0: use the DMA\_CLR signal after 2 cycles
- 1: directly use the DMA\_CLR signal output by DMAC

**Bit 2 SSP1\_DMA\_CLR\_SEL:** SSP1 DMA\_CLR signal selection

It is recommended to set this bit to improve DMAC transfer efficiency. SSP module uses the synchronized DMA\_CLR signal by default.

- 0: use the DMA\_CLR signal after 2 cycles
- 1: directly use the DMA\_CLR signal output by DMAC

**Bit 1 SSP2\_DMA\_CLR\_SEL:** SSP2 DMA\_CLR signal selection

It is recommended to set this bit to improve DMAC transfer efficiency. SSP module uses the synchronized DMA\_CLR signal by default.

- 0: use the DMA\_CLR signal after 2 cycles
- 1: directly use the DMA\_CLR signal output by DMAC

**Bit 0 SSP\_AFEC\_DMA\_CLR\_SEL:** SSP (for afec) DMA\_CLR signal selection

It is recommended to set this bit to improve DMAC transfer efficiency. SSP module uses the synchronized DMA\_CLR signal by default.

- 0: use the DMA\_CLR signal after 2 cycles
- 1: directly use the DMA\_CLR signal output by DMAC

#### 7.5.4 SYSCFG-CR3

Offset: 0x00C

Reset Value: 0x00000000

This register is in the AON domain.

31-2	1	0
RESERVED	SYSCFG_DBG_STOP	SYSCFG_DBG_STANDBY
r	r/w	r/w

**Bits 31-2 RESERVED:** Must be kept, and cannot be modified.

**Bit 1 SYSCFG\_DBG\_STOP:** Allow a debug connection in Stop mode. It is only used in debug and it will affect Stop mode implementation.

- 0: not allowed
- 1: allowed

**Bit 0 SYSCFG\_DBG\_STANDBY:** Allow a debug connection in Standby mode. It is only used in debug and it will affect Standby mode implementation.

- 0: not allowed
- 1: allowed

#### 7.5.5 SYSCFG\_CR4

Offset: 0x010

Reset Value: 0x00000000

This register is in the AON domain.

31	30-0
SYSCFG_CR4_REG	USER-DEFINED
r/w	r/w

**Bit 31 SYSCFG\_CR4\_REG:** LPTIM1\_IN2 remapping enable

- 0: disabled, LPTIM1\_IN2 is determined by GPIO AFR
- 1: enabled, LPTIM1\_IN2 is derived from LPTIM0\_IN1

**Bits 30-0 USER-DEFINED:** These bits are user-defined and can be used to store a small amount of data by software.

## 7.5.6 SYSCFG\_CR5

Offset: 0x014

Reset Value: 0x00000000

This register is in the AON domain.

31-0
SYSCFG_CR5_REG
r/w

**Bits 31-0 SYSCFG\_CR5\_REG:** These bits are user-defined and can be used to store a small amount of data by software.

## 7.5.7 SYSCFG\_CR6

Offset: 0x018

Reset Value: 0x00000000

31-16	15	14-5	4
RESERVED	RNGC_SECURE_LOCK	ANALOG_MAIN_SECU RE_LOCK	RESERVED
r	r/w	r/w	r
3	2	1	0
SEC_SECURE_LOCK	SAC_SECURE_LOCK	DMAC0_SLAVE_SECU RE_LOCK	DMAC0_MASTER_SEC URE_LOCK
r/w	r/w	r/w	r/w

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bit 15 RNGC\_SECURE\_LOCK:** RNGC security lock

- 0: security lock disabled
- 1: security lock enabled

**Bits 14-5 ANALOG\_MAIN\_SECURE\_LOCK:** Security lock for main domain configuration of AFEC

[5] Correspond to VD

- 0: security lock disabled
- 1: security lock enabled

[6] Correspond to TD

- 0: security lock disabled
- 1: security lock enabled

[7] Correspond to LD

- 0: security lock disabled
- 1: security lock enabled

[8] Correspond to FD24M

- 0: security lock disabled
- 1: security lock enabled

[9] Correspond to FD32M

- 0: security lock disabled
- 1: security lock enabled

[10] Correspond to RNG

- 0: security lock disabled
- 1: security lock enabled

[11] Correspond to TEST

- 0: security lock disabled
- 1: security lock enabled

[14:12]: Unused

- 0: security lock disabled
- 1: security lock enabled

**Bit 4 RESERVED:** Must be kept, and cannot be modified.

**Bit 3 SEC\_SECURE\_LOCK:** SEC security lock

- 0: security lock disabled
- 1: security lock enabled

**Bit 3 SAC\_SECURE\_LOCK:** SAC security lock

- 0: security lock disabled
- 1: security lock enabled

**Bit 1 DMAC0\_SLAVE\_SECURE\_LOCK:** DMAC0 slave interface security lock

- 0: security lock disabled
- 1: security lock enabled

**Bit 0 DMAC0\_MASTER\_SECURE\_LOCK:** DMAC0 master interface security lock

- 0: security lock disabled
- 1: security lock enabled

## 7.5.8 SYSCFG\_CR7

Offset: 0x01C

Reset Value: 0x00000000

This register is in the AON domain.

31-15	14-5		4
RESERVED	ANALOG_AON_SECURE_LOCK		RTC_CALENDAR_SECURE_LOCK
r	r/w		r/w
3	2	1	0
RTC_WAKEUP2_SECURE_LOCK	RTC_WAKEUP1_SECU	RTC_WAKEUP0_SECU	RTC_TAMPER_SECURE_LOCK
r/w	r/w	r/w	r/w

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 14-5 ANALOG\_AON\_SECURE\_LOCK:** Security lock for AON domain configuration of AFEC

[5] Correspond to LPLDO

- 0: security lock disabled
- 1: security lock enabled

[6] Correspond to RCO3.6M

- 0: security lock disabled
- 1: security lock enabled

[7] Correspond to PWRSW

- 0: security lock disabled
- 1: security lock enabled

[8] Correspond to RCO32K

- 0: security lock disabled
- 1: security lock enabled

[9] Correspond to XO32K

- 0: security lock disabled
- 1: security lock enabled

[10] Correspond to LDO12

- 0: security lock disabled
- 1: security lock enabled

[11] Correspond to FD32K

- 0: security lock disabled
- 1: security lock enabled

[14:12] Unused

- 0: security lock disabled
- 1: security lock enabled

**Bit 4 RTC\_CALENDAR\_SECURE\_LOCK:** Calendar configuration security lock in RTC

- 0: security lock disabled
- 1: security lock enabled

**Bit 3 RTC\_WAKEUP2\_SECURE\_LOCK:** Wakeup2 configuration security lock in RTC

- 0: security lock disabled
- 1: security lock enabled

**Bit 2 RTC\_WAKEUP1\_SECURE\_LOCK:** Wakeup1 configuration security lock in RTC

- 0: security lock disabled
- 1: security lock enabled

**Bit 1 RTC\_WAKEUP0\_SECURE\_LOCK:** Wakeup0 configuration security lock in RTC

- 0: security lock disabled
- 1: security lock enabled

**Bit 0 RTC\_TAMPER\_SECURE\_LOCK:** Tamper configuration security lock in RTC

- 0: security lock disabled
- 1: security lock enabled

### 7.5.9 SYSCFG\_CR8

Offset: 0x020

Reset Value: 0x00000000

31-0
QSPI_MEM_ENCRYPT_KEY
r/w

**Bits 31-0 QSPI\_MEM\_ENCRYPT\_KEY:** Encryption key for QSPI memory

### 7.5.10 SYSCFG\_CR9

Offset: 0x024

Reset Value: 0x00000000

31-28	27-14	13-0
RESERVED	QSPI_REMAP_SRC_ADDR	QSPI_REMAP_DST_ADDR
r	r/w	r/w

**Bits 31-28 RESERVED:** Must be kept, and cannot be modified.

**Bits 27-14 QSPI\_REMAP\_SRC\_ADDR:** QSPI remap source address, aligned in 1KB

**Bits 13-0 QSPI\_REMAP\_DST\_ADDR:** QSPI remap destination address, aligned in 1KB

### 7.5.11 SYSCFG\_CR10

Offset: 0x028

Reset Value: 0x00000000

31-24	23	22	21-15	14	13-0
RESERVED	I2S_WS_SEL	I2S_WS_EN	I2S_WS_LEN	I2S_MODE_SEL	QSPI_REMAP_SIZE
r	r/w	r/w	r/w	r/w	r/w

**Bits 31-24 RESERVED:** Must be kept, and cannot be modified.

**Bit 23 I2S\_WS\_SEL:** I2S WS output delay enable

- 0: output delay disabled
- 1: output delay enabled

**Note:** This bit can only be configured when the I2S acts as master interface. When enabled, the WS signal is output one cycle later than the data transmission.

**Bit 22 I2S\_WS\_EN:** I2S WS enable

- 0: disabled
- 1: enabled

**Note:** This bit can only be configured when the I2S acts as master interface. When enabled, the WS signal is generated based on the I2S\_WS\_LEN configuration.

**Bits 21-15 I2S\_WS\_LEN:** I2S main interface resolution configuration

N: WS frequency=I2S interface clock frequency/[(N+1)\*2]

The I2S interface clock frequency is jointly determined by the I2S\_CLK\_DIV and I2S\_CLK\_SEL bits in the [RCC\\_CR3](#) and [RCC\\_CR2](#) registers.

**Bit 14 I2S\_MODE\_SEL:** I2S works in master or slave mode

- 0: slave mode
- 1: master mode

**Note:** In addition to this register, it is also necessary to configure the I2S\_CLK\_DIV and I2S\_CLK\_SEL bits in the [RCC\\_CR3](#) and [RCC\\_CR2](#) registers, as well as the alternate functions of GPIOs.

**Bits 13-0 QSPI\_REMAP\_SIZE:** Address space for QSPI remapping, aligned in 1KB

## 7.6 DMA Request MUX

Table 7-9 DMA Request MUX

No.	Source
63	
62	
61	
60	
59	
58	
57	
56	
55	
54	
53	basictim0_up
52	basictim1_up
51	gptim3_up
50	gptim3_trg
49	gptim3_ch0
48	gptim3_ch1
47	gptim2_up
46	gptim2_trg
45	gptim2_ch0
44	gptim2_ch1
43	gptim1_up
42	gptim1_trg
41	gptim1_ch0
40	gptim1_ch1
39	gptim1_ch2
38	gptim1_ch3
37	gptim0_up
36	gptim0_trg
35	gptim0_ch0
34	gptim0_ch1
33	gptim0_ch2
32	gptim0_ch3
31	uart0_rx
30	uart0_tx
29	uart1_rx
28	uart1_tx
27	uart2_rx

No.	Source
26	uart2_tx
25	uart3_rx
24	uart3_tx
23	lpuart_rx
22	lpuart_tx
21	ssp0_rx
20	ssp0_tx
19	ssp1_rx
18	ssp1_tx
17	ssp2_rx
16	ssp2_tx
15	i2c0_rx
14	i2c0_tx
13	i2c1_rx
12	i2c1_tx
11	i2c2_rx
10	i2c2_tx
9	
8	
7	adcctrl
6	dacctrl
5	lorac_rx
4	lorac_tx
3	
2	
1	
0	

# 8.

# Reset and Clock Control (RCC)

## 8.1 Reset

There are four types of reset: external reset, power reset, system reset and low-power reset.

### 8.1.1 External Reset

The external reset is triggered by RSTN IO input (active at low level).

The external reset is used to reset all digital logic.

### 8.1.2 Power-on Reset

The power-on reset is generated by the BOR (Brownout reset) circuitry. The BOR circuitry monitors VBAT to ensure that the internal reset is released when the voltage is greater than 1.8V.

Power-on reset is used to reset all digital logic.

### 8.1.3 System Reset

System reset sources include IWDG Reset, WWDG Reset, Option Byte Load Reset, Software Reset, SEC Reset, Power-on Reset, and External Reset.

- IWDG Reset: generated by the IWDG module for exception recovery.
- WWDG Reset: generated by the WWDG module for exception recovery.
- Option Byte Load Reset: generated by the EFC module and used to start option byte reloading.
- Software Reset: generated by the CPU.
- SEC Reset: generated by the SEC module and used for system reset after security alarm.

System reset is used to reset most of the data logic in the Main domain, but does not affect the reset source status register, which is used to determine which system reset source generates this reset.

### 8.1.4 Low-power Reset

The low-power reset is generated by the low-power state machine and is used to reset the logic of the main domain when the CPU exits Standby or Stop3 mode.

## 8.2 Clock

System clock structure:




Figure 8-1 Clock Tree

## 8.2.1 System clock SYS\_CLK

The sources of system clock SYS\_CLK include RCO48M divided by 2, RCO32K, XO32K, PLL, XO24M, XO32M, RCO3.6M, RCO48M. The default is RCO48M divided by 2.

- RCO48M (48MHz) is generated from the internal clock circuit.
- RCO32K (32kHz) is generated from the internal clock circuit.
- RCO3.6M (3.6MHz) is generated from the internal clock circuit.
- XO32K (32.768kHz) is generated from an external crystal oscillator.
- XO32M (32MHz) is generated from an external crystal oscillator.
- XO24M (24MHz) is generated from an external crystal oscillator.
- PLL is an internal clock circuit, RCO48M, XO32M, XO24M or RCO3.6M can be selected as PLL clock source, and the PLL clock output supports up to 48MHz.

AHB bus clock HCLK is generated from SYS\_CLK divided by  $2^N$  (N ranges from 0 to 9).

The system includes two APB buses, the APB bus clock PCLK1 and PCLK2 are generated from HCLK divided by  $2^M$  (M in range from 0 to 4). The clock division factor for the two APB buses can be configured independently.

## 8.2.2 Clocks for the Modules

The clocks for the modules consist of bus clocks and interface clocks.

The bus clock is generated by HCLK or PCLK gating and is used for modules to access bus.

In addition to a bus clock, some modules also have an independent interface clock, which is different from the bus clock, and is used to realize the function of the module.

The interface clock source for each module is selectable by software:

- LPTIM: PCLK0, RCO3.6M, XO32K, RCO32K, IO input clock;
- LCDCTRL: XO32K, RCO32K, RCO3.6M;
- LPUART: XO32K, RCO32K, RCO3.6M;
- RTC: XO32K, RCO32K;
- IWDG: XO32K, RCO32K;
- UART: PCLK0/PCLK1, RCO3.6M, XO32K, XO24M;
- ADCCTRL: PCLK1, SYS\_CLK, PLL, RCO48M;
- I2S: PCLK0, XO24M, PLL, XO32M, input clock IO;
- QSPI: HCLK, SYS\_CLK, PLL;

ADCCTRL and I2S also support interface clock division, which is used to generate low frequency interface clocks.

LPTIM, LCDCTRL, LPUART, RTC and IWDG in AON domain and those in Main domain can be enabled or disabled independently.

### 8.2.3 MCO Clock output

The microcontroller clock output (MCO) capability allows the internal clock to be output by IO.

MCO clock source can be RCO32K, XO32K, RCO3.6M, XO24M, XO32M, RCO48M, PLL or SYS\_CLK.

The clock can be output with a frequency divided by software configuration.

## 8.3 RCC Registers

Base Address: 0x40000000

**Table 8-1 RCC Registers Summary**

寄存器	偏移量	描述
RCC_CR0	0x000	控制寄存器 0
RCC_CR1	0x004	控制寄存器 1, 接口时钟来源选择
RCC_CR2	0x008	控制寄存器 2, 接口时钟来源选择
RCC_CGR0	0x00C	模块时钟门控寄存器 0
RCC_CGR1	0x010	模块时钟门控寄存器 1
RCC_CGR2	0x014	模块时钟门控寄存器 2
RCC_RST0	0x018	模块复位控制寄存器 0
RCC_RST1	0x01C	模块复位控制寄存器 1
RCC_RST_SR	0x020	系统复位源状态寄存器
RCC_RST_CR	0x024	系统复位源使能寄存器
RCC_SR	0x028	状态寄存器, 配置完成状态
RCC_SR1	0x02C	状态寄存器 1, 模块时钟门控状态
RCC_CR3	0x030	控制寄存器 3, 接口时钟分频控制

### 8.3.1 RCC\_CR0

Offset: 0x000

Reset Value: 0x00000000

31-26	25	24-22	21-19	18
RESERVED	STCLKEN_SEL	MCO_CLK_DIV_NUM	MCO_CLK_SEL	MCO_CLK_OUT_EN
r	r/w	r/w	r/w	r/w
17-15	14-12	11-8	7-5	4-0
PCLK1_DIV	SYS_CLK_SEL	HCLK_DIV	PCLK0_DIV	RESERVED
r/w	r/w	r/w	r/w	r

**Bits 31-26 RESERVED:** Must be kept, and cannot be modified.

**Bit 25 STCLKEN\_SEL:** CPU SysTick clock source selection.

- 0: XO32K
- 1: RCO32K

**Bits 24-22 MCO\_CLK\_DIV\_NUM:** MCO division factor.

- <4: division factor 1
- 4: division factor 2
- 5: division factor 4
- 6: division factor 8
- 7: division factor 16

**Note:** Make sure to configure this bit when MCO\_CLK\_OUT\_EN=0. If the MCO\_CLK\_OUT\_EN bit is enabled, users must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the MCO division factor.

**Bits 21-19 MCO\_CLK\_SEL:** MCO clock source selection.

- 0: RCO32K
- 1: XO32K
- 2: RCO3.6M
- 3: XO24M
- 4: XO32M
- 5: RCO48M
- 6: PLL
- 7: SYS\_CLK

**Note:** Make sure to configure this bit when MCO\_CLK\_OUT\_EN=0. If the MCO\_CLK\_OUT\_EN bit is enabled, users must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the MCO clock source.

**Bit 18 MCO\_CLK\_OUT\_EN:** MCO output enable

- 0: disabled
- 1: enabled

**Bits 17-15 PCLK1\_DIV:** PCLK1 division factor.

- 0: PCLK1 clock frequency = HCLK clock frequency
- 1: PCLK1 clock frequency = 1/2 HCLK clock frequency
- 2: PCLK1 clock frequency = 1/4 HCLK clock frequency
- 3: PCLK1 clock frequency = 1/8 HCLK clock frequency
- >3: PCLK1 clock frequency = 1/16 HCLK clock frequency

**Bits 14-12 SYS\_CLK\_SEL:** SYS\_CLK clock source selection=

- 0: RCO48M divided by 2
- 1: RCO32K
- 2: XO32K
- 3: PLL
- 4: XO24M
- 5: XO32M
- 6: RCO3.6M
- 7: RCO48M

**Bits 11-8 HCLK\_DIV:** HCLK division factor

- 0: HCLK clock frequency = SYS\_CLK clock frequency
- 1: HCLK clock frequency = 1/2 SYS\_CLK clock frequency
- 2: HCLK clock frequency = 1/4 SYS\_CLK clock frequency
- 3: HCLK clock frequency = 1/8 SYS\_CLK clock frequency
- 4: HCLK clock frequency = 1/16 SYS\_CLK clock frequency
- 5: HCLK clock frequency = 1/32 SYS\_CLK clock frequency
- 6: HCLK clock frequency = 1/64 SYS\_CLK clock frequency
- 7: HCLK clock frequency = 1/128 SYS\_CLK clock frequency
- 8: HCLK clock frequency = 1/256 SYS\_CLK clock frequency
- >8: HCLK clock frequency = 1/512 SYS\_CLK clock frequency

**Bits 7-5 PCLK0\_DIV:** PCLK0 division factor

- 0: PCLK0 clock frequency = HCLK clock frequency
- 1: PCLK0 clock frequency = 1/2 HCLK clock frequency
- 2: PCLK0 clock frequency = 1/4 HCLK clock frequency
- 3: PCLK0 clock frequency = 1/8 HCLK clock frequency
- >3: PCLK0 clock frequency = 1/16 HCLK clock frequency

**Bits 4-0 RESERVED:** Must be kept, and cannot be modified.

### 8.3.2 RCC\_CR1

Offset: 0x004

Reset Value: 0x00000000

This register is in the AON domain.

31-12	11	10	9-8	
RESERVED	LPTIM1_EXT_CLK_SEL	LPTIM0_EXT_CLK_SEL	LPTIM1_CLK_SEL	
r	r/w	r/w	r/w	
7-6	5-4	3-2	1	0
LPTIM0_CLK_SEL	LCDCTRL_CLK_SEL	LPUART_CLK_SEL	RTC_CLK_SEL	IWDG_CLK_SEL
r/w	r/w	r/w	r/w	r/w

**Bits 31-12 RESERVED:** Must be kept, and cannot be modified.

**Bit 11 LPTIM1\_EXT\_CLK\_SEL:** LPTIM1 interface clock source selection.

- 0: decided by the LPTIM1\_CLK\_SEL bit
- 1: use external clock from IN1

**Notes:**

1. Make sure to configure this bit when LPTIM1\_CLK\_EN=0. If the LPTIM1\_CLK\_EN bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the LPTIM1 interface clock source.
2. This bit and the LPTIM1\_CLK\_SEL bit jointly determine the LPTIM1 interface clock source.

**Bit 10 LPTIM0\_EXT\_CLK\_SEL:** LPTIM0 interface clock source selection.

- 0: decided by the LPTIM0\_CLK\_SEL bit
- 1: use external clock from IN1

**Notes:**

1. Make sure to configure this bit when LPTIM0\_CLK\_EN=0. If the LPTIM0\_CLK\_EN bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the LPTIM0 interface clock source.
2. This bit and the LPTIM0\_CLK\_SEL bit jointly determine the LPTIM0 interface clock source.

**Bits 9-8 LPTIM1\_CLK\_SEL:** LPTIM1 interface clock source selection.

- 0: PCLK0
- 1: RCO3.6M
- 2: XO32K
- 3: RCO32K

**Notes:**

1. Make sure to configure this bit when LPTIM1\_CLK\_EN=0. If the LPTIM1\_CLK\_EN bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the LPTIM1 interface clock source.
2. This bit and the LPTIM1\_EXT\_CLK\_SEL bit jointly determine the LPTIM1 interface clock source.
3. To select PCLK0 as clock source, the LPTIM1\_INF\_CLK\_EN bit in the [RCC\\_CGR1](#) register must be enabled.

**Bits 7-6 LPTIM0\_CLK\_SEL:** LPTIM0 interface clock source selection.

- 0: PCLK0
- 1: RCO3.6M
- 2: XO32K
- 3: RCO32K

**Notes:**

1. Make sure to configure this bit when *LPTIM0\_CLK\_EN*=0. If the *LPTIM0\_CLK\_EN* bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the *RCC\_SR1* register, and then configure the LPTIM0 interface clock source.
2. This bit and the *LPTIM0\_EXT\_CLK\_SEL* bit jointly determine the LPTIM0 interface clock source.
3. To select PCLK0 as clock source, the *LPTIM0\_INF\_CLK\_EN* bit in the *RCC\_CGR1* register must be enabled.

**Bits 5-4 LCDCTRL\_CLK\_SEL:** LCDCTRL interface clock source selection.

- 0: XO32K
- 1: RCO32K
- >1: RCO3.6M

**Bits 3-2 LPUART\_CLK\_SEL:** LPUART interface clock source selection.

- 0: XO32K
- 1: RCO32K
- >1: RCO3.6M

**Bit 1 RTC\_CLK\_SEL:** RTC interface clock source selection

- 0: XO32K
- 1: RCO32K

**Bit 0 IWDG\_CLK\_SEL:** IWDG interface clock source selection

- 0: XO32K
- 1: RCO32K

### 8.3.3 RCC\_CR2

Offset: 0x008

Reset Value: 0x00000000

31-17	16-15	14-13	12-11	
RESERVED	UART0_CLK_SEL	UART1_CLK_SEL	UART2_CLK_SEL	
r	r/w	r/w	r/w	
10-9	8-7	6-5	4-2	1-0
UART3_CLK_SEL	RESERVED	ADCCTRL_CLK_SEL	I2S_CLK_SEL	QSPI_CLK_SEL
r/w	r	r/w	r/w	r/w

**Bits 31-17 RESERVED:** Must be kept, and cannot be modified.

**Bits 16-15 UART0\_CLK\_SEL:** UART0 interface clock source selection.

- 0: PCLK0
- 1: RCO3.6M
- 2: XO32K
- 3: XO24M

**Note:** Make sure to configure this bit when *UART0\_CLK\_EN=0*. If the *UART0\_CLK\_EN* bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the *UART0* interface clock source.

**Bits 14-13 UART1\_CLK\_SEL:** UART1 interface clock source selection.

- 0: PCLK0
- 1: RCO3.6M
- 2: XO32K
- 3: XO24M

**Note:** Make sure to configure this bit when *UART1\_CLK\_EN=0*. If the *UART1\_CLK\_EN* bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the *UART1* interface clock source.

**Bits 12-11 UART2\_CLK\_SEL:** UART2 interface clock source selection.

- 0: PCLK1
- 1: RCO3.6M
- 2: XO32K
- 3: XO24M

**Note:** Make sure to configure this bit when *UART2\_CLK\_EN=0*. If the *UART2\_CLK\_EN* bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the *UART2* interface clock source.

**Bits 10-9 UART3\_CLK\_SEL:** UART3 interface clock source selection.

- 0: PCLK1
- 1: RCO3.6M
- 2: XO32K
- 3: XO24M

**Note:** Make sure to configure this bit when `UART3_CLK_EN`=0. If the `UART3_CLK_EN` bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the `UART3` interface clock source.

**Bits 8-7 RESERVED:** Must be kept, and cannot be modified.

**Bits 6-5 ADCCTRL\_CLK\_SEL:** ADCCTRL interface clock source selection.

- 0: PCLK1
- 1: SYS\_CLK
- 2: PLL
- 3: RCO48M

**Note:** Make sure to configure this bit when `ADCCTRL_CLK_EN`=0. If the `ADCCTRL_CLK_EN` bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the `ADCCTRL` interface clock source.

**Bits 4-2 I2S\_CLK\_SEL:** I2S interface clock source selection

- 0: PCLK0
- 1: XO24M
- 2: PLL
- 3: XO32M
- 3: XO32M

**Notes:**

1. Make sure to configure this bit when `I2S_CLK_EN`=0. If the `I2S_CLK_EN` bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the `I2S` interface clock source.
2. When `I2S` acts as a slave, the clock source must be configured to external `IOM_I2S_CLK`; when `I2S` acts as a master, the clock source is selected according to functional requirements.

**Bits 1-0 QSPI\_CLK\_SEL:** QSPI interface clock source selection

- 0: HCLK
- 1: SYS\_CLK
- >1: PLL

**Note:** Make sure to configure this bit when `QSPI_CLK_EN`=0. If the `QSPI_CLK_EN` bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure the `QSPI` interface clock source.

## 8.3.4 RCC\_CGR0

Offset: 0x00C

Reset Value: 0x00000000

<b>31</b>	<b>30</b>	<b>29</b>	<b>28</b>	<b>27</b>	<b>26</b>	<b>25</b>	<b>24</b>
PWR_CLK_EN	DMAC0_C_LK_EN	DMAC1_C_LK_EN	CRC_CLK_EN	BASICTIM0_CLK_EN	BASICTIM1_CLK_EN	IOM0_CLK_K_EN	IOM1_CLK_K_EN
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
<b>23</b>	<b>22</b>	<b>21</b>	<b>20</b>	<b>19</b>	<b>18</b>	<b>17</b>	<b>16</b>
IOM2_CLK_EN	IOM3_CL_K_EN	SYSCFG_CLK_EN	UART0_C_LK_EN	UART1_CL_K_EN	UART2_CL_K_EN	UART3_C_LK_EN	LPUART_CLK_EN
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
<b>15</b>	<b>14</b>	<b>13</b>	<b>12</b>	<b>11</b>	<b>10</b>	<b>9</b>	<b>8</b>
SSP0_CLK_EN	SSP1_CL_K_EN	SSP2_CL_K_EN	I2C0_CLK_EN	I2C1_CLK_EN	I2C2_CLK_EN	RESERVE_D	ADCCTRL_CLK_EN
r/w	r/w	r/w	r/w	r/w	r/w	r	r/w
<b>7</b>	<b>6</b>	<b>5</b>	<b>4</b>	<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
AFEC_CL_K_EN	LCDCTRL_CLK_EN	DACCTRL_CLK_EN	LORAC_C_LK_EN	GPTIM0_C_LK_EN	GPTIM1_C_LK_EN	GPTIM2_CLK_EN	GPTIM3_CLK_EN
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

**Bit 31 PWR\_CLK\_EN:** PWR clock enable.

- 0: disabled
- 1: enabled

**Bit 30 DMAC0\_CLK\_EN:** DMAC0 clock enable.

- 0: disabled
- 1: enabled

**Bit 29 DMAC1\_CLK\_EN:** DMAC1 clock enable.

- 0: disabled
- 1: enabled

**Bit 28 CRC\_CLK\_EN:** CRC clock enable.

- 0: disabled
- 1: enabled

**Bit 27 BASICTIM0\_CLK\_EN:** BASICTIM0 clock enable.

- 0: disabled
- 1: enabled

**Bit 26 BASICTIM1\_CLK\_EN:** BASICTIM1 clock enable

- 0: disabled
- 1: enabled

**Bit 25 IOM0\_CLK\_EN:** IOM0 clock enable.

- 0: disabled
- 1: enabled

**Bit 24 IOM1\_CLK\_EN:** IOM1 clock enable.

- 0: disabled
- 1: enabled

**Bit 23 IOM2\_CLK\_EN:** IOM2 clock enable.

- 0: disabled
- 1: enabled

**Bit 22 IOM3\_CLK\_EN:** IOM3 clock enable.

- 0: disabled
- 1: enabled

**Bit 21 SYSCFG\_CLK\_EN:** SYSCFG clock enable.

- 0: disabled
- 1: enabled

**Bit 20 UART0\_CLK\_EN:** UART0 clock enable.

- 0: disabled
- 1: enabled

**Bit 19 UART1\_CLK\_EN:** UART1 clock enable.

- 0: disabled
- 1: enabled

**Bit 18 UART2\_CLK\_EN:** UART2 clock enable.

- 0: disabled
- 1: enabled

**Bit 17 UART3\_CLK\_EN:** UART3 clock enable.

- 0: disabled
- 1: enabled

**Bit 16 LPUART\_CLK\_EN:** LPUART clock enable.

- 0: disabled
- 1: enabled

**Bit 15 SSP0\_CLK\_EN:** SSP0 clock enable.

- 0: disabled
- 1: enabled

**Bit 14 SSP1\_CLK\_EN:** SSP1 clock enable.

- 0: disabled
- 1: enabled

**Bit 13 SSP2\_CLK\_EN:** SSP2 clock enable.

- 0: disabled
- 1: enabled

**Bit 12 I2C0\_CLK\_EN:** I2C0 clock enable.

- 0: disabled
- 1: enabled

**Bit 11 I2C1\_CLK\_EN:** I2C1 clock enable.

- 0: disabled
- 1: enabled

**Bit 10 I2C2\_CLK\_EN:** I2C2 clock enable.

- 0: disabled
- 1: enabled

**Bit 9 RESERVED:** Must be kept, and cannot be modified.

**Bit 8 ADCCTRL\_CLK\_EN:** ADCCTRL clock enable.

- 0: disabled
- 1: enabled

**Bit 7 AFEC\_CLK\_EN:** AFEC clock enable.

- 0: disabled
- 1: enabled

**Bit 6 LCDCTRL\_CLK\_EN:** LCDCTRL clock enable.

- 0: disabled
- 1: enabled

**Bit 5 DACCTRL\_CLK\_EN:** DACCTRL clock enable.

- 0: disabled
- 1: enabled

**Bit 4 LORAC\_CLK\_EN:** LORAC clock enable.

- 0: disabled
- 1: enabled

**Bit 3 GPTIM0\_CLK\_EN:** GPTIM0 clock enable.

- 0: disabled
- 1: enabled

**Bit 2 GPTIM1\_CLK\_EN:** GPTIM1 clock enable.

- 0: disabled
- 1: enabled

**Bit 1 GPTIM2\_CLK\_EN:** GPTIM2 clock enable.

- 0: disabled
- 1: enabled

**Bit 0 GPTIM3\_CLK\_EN:** GPTIM3 clock enable.

- 0: disabled
- 1: enabled

## 8.3.5

**RCC\_CGR1**

Offset: 0x010

Reset Value: 0x00000000

31-13	12	11	10	9	8	7
RESERVED	LPTIM1_INF_CLK_EN	LPTIM1_CLK_EN	RNGC_CLK_EN	LPTIM0_INF_CLK_EN	I2S_CLK_EN	SAC_CLK_EN
r	r/w	r/w	r/w	r/w	r/w	r/w
<b>6</b>	<b>5</b>	<b>4</b>	<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
WWDG_CNT_CLK_EN	QSPI_CLK_EN	LPTIM0_CLK_EN	IWDG_CLK_EN	WWDG_CLK_EN	RTC_CLK_EN	SEC_CLK_EN
r/w	r/w	r/w	r/w	r/w	r/w	r/w

**Bits 31-13 RESERVED:** Must be kept, and cannot be modified.**Bit 12 LPTIM1\_INF\_CLK\_EN:** LPTIM1 interface PCLK0 clock enable.

- 0: disabled
- 1: enabled

**Bit 11 LPTIM1\_CLK\_EN:** LPTIM1 clock enable.

- 0: disabled
- 1: enabled

**Note:** If PCLK0 is selected as the clock source, the LPTIM1\_INF\_CLK\_EN bit must be enabled before enabling the LPTIM1 clock, while it must be disabled after the LPTIM1 clock is disabled.

**Bit 10 RNGC\_CLK\_EN:** RNGC clock enable.

- 0: disabled
- 1: enabled

**Bit 9 LPTIM0\_INF\_CLK\_EN:** LPTIM0 interface PCLK0 clock enable.

- 0: disabled
- 1: enabled

**Bit 8 I2S\_CLK\_EN:** I2S clock enable.

- 0: disabled
- 1: enabled

**Bit 7 SAC\_CLK\_EN:** SAC clock enable.

- 0: disabled
- 1: enabled

**Bit 6 WWDG\_CNT\_CLK\_EN:** WWDG counter clock enable.

- 0: disabled
- 1: enabled

**Bit 5 QSPI\_CLK\_EN:** QSPI clock enable.

- 0: disabled
- 1: enabled

**Bit 4 LPTIM0\_CLK\_EN:** LPTIM0 clock enable.

- 0: disabled
- 1: enabled

**Note:** If PCLK0 is selected as the clock source, the LPTIM0\_INF\_CLK\_EN bit must be enabled before enabling the LPTIM0 clock, while it must be disabled after the LPTIM0 clock is disabled.

**Bit 3 IWDG\_CLK\_EN:** IWDG clock enable.

- 0: disabled
- 1: enabled

**Bit 2 WWDG\_CLK\_EN:** WWDG clock enable.

- 0: disabled
- 1: enabled

**Bit 1 RTC\_CLK\_EN:** RTC clock enable.

- 0: disabled
- 1: enabled

**Bit 0 SEC\_CLK\_EN:** SEC clock enable.

- 0: disabled
- 1: enabled

### 8.3.6 RCC\_CGR2

Offset:0x014

Reset Value: 0x00000000

This register is in the AON power domain. Read the [RCC\\_SR](#) register before configuring this register.

When the corresponding bit is set in the [RCC\\_SR](#) register, this register can be read; when all the bits are set in the [RCC\\_SR](#) register, this register can be written.

31-6	5	4	3	2	1	0
RESERVED	LPTIM1_AO_N_CLK_EN	LPTIM_AON_CLK_EN	LCDCTRL_AON_CLK_EN	LPUART_AO_N_CLK_EN	RTC_AON_CLK_EN	IWDG_AON_CLK_EN
r	r/w	r/w	r/w	r/w	r/w	r/w

**Bits 31-6 RESERVED:** Must be kept, and cannot be modified.

**Bit 5 LPTIM1\_AON\_CLK\_EN:** Enable the LPTIM1 interface clock in AON domain.

- 0: disabled
- 1: enabled

**Bit 4 LPTIM\_AON\_CLK\_EN:** Enable the LPTIM interface clock in AON domain.

- 0: disabled
- 1: enabled

**Bit 3 LCDCTRL\_AON\_CLK\_EN:** Enable the LCDCTRL interface clock in AON domain.

- 0: disabled
- 1: enabled

**Bit 2 LPUART\_AON\_CLK\_EN:** Enable the LPUART interface clock in AON domain.

- 0: disabled
- 1: enabled

**Bit 1 RTC\_AON\_CLK\_EN:** Enable the RTC interface clock in AON domain.

- 0: disabled
- 1: enabled

**Bit 0 IWDG\_AON\_CLK\_EN:** Enable the IWDG interface clock in AON domain.

- 0: disabled
- 1: enabled

### 8.3.7 RCC\_RST0

Offset: 0x018

Reset Value: 0xffffffff

31	30	29	28	27	26	25	24
UART0_R ST_N	UART1_R ST_N	UART2_R ST_N	UART3_R ST_N	LPUART_ RST_N	SSP0_RS T_N	SSP1_RS T_N	SSP2_RS T_N
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
23	22	21	20	19	18	17	16
QSPI_RST _N	I2C0_RST _N	I2C1_RST _N	I2C2_RST _N	RESERVE D	ADCCTRL _RST_N	AFEC_RS T_N	LCDCTRL _RST_N
r/w	r/w	r/w	r/w	r	r/w	r/w	r/w
15	14	13	12	11	10	9	8
DACCTRL _RST_N	LORAC_R ST_N	IOM_RST _N	GPTIM0_ RST_N	GPTIM1_ RST_N	GPTIM2_ RST_N	GPTIM3_ RST_N	BASICTIM 0_RST_N
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
7	6	5	4	3	2	1	0
BASICTIM 1_RST_N	LPTIM_R ST_N	IWDG_RS T_N	WWDG_R ST_N	RTC_RST _N	CRC_RST _N	SEC_RST _N	SAC_RST _N
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

**Bit 31 UART0\_RST\_N:** UART0 reset control.

- 0: reset
- 1: no action

**Bit 30 UART1\_RST\_N:** UART1 reset control.

- 0: reset
- 1: no action

**Bit 29 UART2\_RST\_N:** UART2 reset control.

- 0: reset
- 1: no action

**Bit 28 UART3\_RST\_N:** UART3 reset control.

- 0: reset
- 1: no action

**Bit 27 LPUART\_RST\_N:** LPUART reset control.

- 0: reset
- 1: no action

**Bit 26 SSP0\_RST\_N:** SSP0 reset control.

- 0: reset
- 1: no action

**Bit 25 SSP1\_RST\_N:** SSP1 reset control.

- 0: reset
- 1: no action

**Bit 24 SSP2\_RST\_N:** SSP2 reset control.

- 0: reset
- 1: no action

**Bit 23 QSPI\_RST\_N:** QSPI reset control.

- 0: reset
- 1: no action

**Bit 22 I2C0\_RST\_N:** I2C0 reset control.

- 0: reset
- 1: no action

**Bit 21 I2C1\_RST\_N:** I2C1 reset control.

- 0: reset
- 1: no action

**Bit 20 I2C2\_RST\_N:** I2C2 reset control.

- 0: reset
- 1: no action

**Bit 19 RESERVED:** Must be kept, and cannot be modified.

**Bit 18 ADCCTRL\_RST\_N:** ADCCTRL reset control.

- 0: reset
- 1: no action

**Bit 17 AFEC\_RST\_N:** AFEC reset control.

- 0: reset
- 1: no action

**Bit 16 LCDCTRL\_RST\_N:** LCDCTRL reset control.

- 0: reset
- 1: no action

**Bit 15 DACCTRL\_RST\_N:** DACCTRL reset control.

- 0: reset

- 1: no action

**Bit 14 LORAC\_RST\_N:** LORAC reset control.

- 0: reset
- 1: no action

**Bit 13 IOM\_RST\_N:** IOM reset control.

- 0: reset
- 1: no action

**Bit 12 GPTIM0\_RST\_N:** GPTIM0 reset control.

- 0: reset
- 1: no action

**Bit 11 GPTIM1\_RST\_N:** GPTIM1 reset control.

- 0: reset
- 1: no action

**Bit 10 GPTIM2\_RST\_N:** GPTIM2 reset control.

- 0: reset
- 1: no action

**Bit 9 GPTIM3\_RST\_N:** GPTIM3 reset control.

- 0: reset
- 1: no action

**Bit 8 BASICTIM0\_RST\_N:** BASICTIM0 reset control.

- 0: reset
- 1: no action

**Bit 7 BASICTIM1\_RST\_N:** BASICTIM1 reset control.

- 0: reset
- 1: no action

**Bit 6 LPTIM0\_RST\_N:** LPTIM0 reset control.

- 0: reset
- 1: no action

**Bit 5 IWDG\_RST\_N:** IWDG reset control.

- 0: reset
- 1: no action

**Bit 4 WWDG\_RST\_N:** WWDG reset control.

- 0: reset
- 1: no action

**Bit 3 RTC\_RST\_N:** RTC reset control.

- 0: reset
- 1: no action

**Bit 2 CRC\_RST\_N:** CRC reset control.

- 0: reset

- 1: no action

**Bit 1 SEC\_RST\_N:** SEC reset control.

- 0: reset
- 1: no action

**Bit 0 SAC\_RST\_N:** SAC reset control.

- 0: reset
- 1: no action

### 8.3.8 RCC\_RST1

Offset: 0x01C

Reset Value: 0x00000001f

31-5	4	3	2	1	0
RESERVED	LPTIM1_RST_N	RNGC_RST_N	I2S_RST_N	DMAC0_RST_N	DMAC1_RST_N
r	r/w	r/w	r/w	r/w	r/w

**Bits 31-5 RESERVED:** Must be kept, and cannot be modified.

**Bit 4 LPTIM1\_RST\_N:** LPTIM1 reset control.

- 0: reset
- 1: no action

**Bit 3 RNGC\_RST\_N:** RNGC reset control.

- 0: reset
- 1: no action

**Bit 2 I2S\_RST\_N:** I2S reset control.

- 0: reset
- 1: no action

**Bit 1 DMAC0\_RST\_N:** DMAC0 reset control.

- 0: reset
- 1: no action

**Bit 0 DMAC1\_RST\_N:** DMAC1 reset control.

- 0: reset
- 1: no action

### 8.3.9 RCC\_RST\_SR

Offset: 0x020

Reset Value: 0x00000040

**Note:** The BOR\_RESET\_SR and STANDBY\_RESET\_SR are in the AON domain.

31-7	6	5	4	3	2	1	0
RESERVED	BOR_RE SET_SR	IWDG_RE SET_SR	WWDG_RE SET_SR	EFC_RE SET_SR	CPU_RE SET_SR	SEC_RE SET_SR	STANDBY_ RESET_SR
r	r/w	r/w	r/w	r/w	r/w	r/w	r/w

**Bits 31-7 RESERVED:** Must be kept, and cannot be modified.

**Bit 6 BOR\_RESET\_SR:** BOR reset status. Set by hardware and cleared by software by writing 1.

- 0: no BOR reset
- 1: BOR reset occurred

**Bit 5 IWDG\_RESET\_SR:** IWDG reset status. Set by hardware and cleared by software by writing 1.

- 0: no IWDG reset
- 1: IWDG reset occurred

**Bit 4 WWDG\_RESET\_SR:** WWDG reset status. Set by hardware and cleared by software by writing 1.

- 0: no WWDG reset
- 1: WWDG reset occurred

**Bit 3 EFC\_RESET\_SR:** EFC reset status. Set by hardware and cleared by software by writing 1.

- 0: no EFC reset
- 1: EFC reset occurred

**Bit 2 CPU\_RESET\_SR:** CPU reset status. Set by hardware and cleared by software by writing 1.

- 0: no CPU reset
- 1: CPU reset occurred

**Bit 1 SEC\_RESET\_SR:** SEC reset status. Set by hardware and cleared by software by writing 1.

- 0: no SEC reset
- 1: SEC reset occurred

**Bit 0 STANDBY\_RESET\_SR:** Standby reset status. Set by hardware and cleared by software by writing 1.

- 0: no MPU reset
- 1: MPU reset occurred

### 8.3.10 RCC\_RST\_CR

Offset: 0x024

Reset Value: 0x00000004

31-6	5	4	3	2	1	0
RESERVED	IWDG_RESE T_REQ_EN	WWDG_RES ET_REQ_EN	EFC_RESE T_REQ_EN	CPU_RESE T_REQ_EN	SEC_RESE T_REQ_EN	RESERVED
r	r/w	r/w	r/w	r/w	r/w	r

**Bits 31-6 RESERVED:** Must be kept, and cannot be modified.

**Bit 5 IWDG\_RESET\_REQ\_EN:** IWDG reset enable.

- 0: disabled
- 1: enabled

**Bit 4 WWDG\_RESET\_REQ\_EN:** WWDG reset enable.

- 0: disabled
- 1: enabled

**Bit 3 EFC\_RESET\_REQ\_EN:** EFC reset enable.

- 0: disabled
- 1: enabled

**Bit 2 CPU\_RESET\_REQ\_EN:** CPU reset enable.

- 0: disabled
- 1: enabled

**Bit 1 SEC\_RESET\_REQ\_EN:** SEC reset enable.

- 0: disabled
- 1: enabled

**Bit 0 RESERVED:** Must be kept, and cannot be modified.

### 8.3.11 RCC\_SR

Offset: 0x028

Reset Value: 0x0000000f

31-6		5	4
RESERVED		SET_LPTIM1_AON_CLK_EN_DONE	SET_LPTIM_AON_CLK_EN_DONE
r		r	r
3	2	1	0
SET_LCDCTRL_AON_CLK_EN_DONE	SET_LPUART_AON_Clk_EN_DONE	SET_RTC_AON_CLK_EN_DONE	SET_IWDG_AON_CLK_EN_DONE
r	r	r	r

**Bits 31-6 RESERVED:** Must be kept, and cannot be modified.

**Bit 5 SET\_LPTIM1\_AON\_CLK\_EN\_DONE:** LPTIM1\_AON\_CLK\_EN configuration status. This bit is set and cleared by hardware.

- 0: configuration in progress
- 1: configuration completed

**Bit 4 SET\_LPTIM0\_AON\_CLK\_EN\_DONE:** LPTIM0\_AON\_CLK\_EN configuration status. This bit is set and cleared by hardware.

- 0: configuration in progress
- 1: configuration completed

**Bit 3 SET\_LCDCTRL\_AON\_CLK\_EN\_DONE:** LCDCTRL\_AON\_CLK\_EN configuration status. This bit is set and cleared by hardware.

- 0: configuration in progress
- 1: configuration completed

**Bit 2 SET\_LPUART\_AON\_CLK\_EN\_DONE:** LPUART\_AON\_CLK\_EN configuration status. This bit is set and cleared by hardware.

- 0: configuration in progress
- 1: configuration completed

**Bit 1 SET\_RTC\_AON\_CLK\_EN\_DONE:** RTC\_AON\_CLK\_EN configuration status. This bit is set and cleared by hardware.

- 0: configuration in progress
- 1: configuration completed

**Bit 0 SET\_IWDG\_AON\_CLK\_EN\_DONE:** IWDG\_AON\_CLK\_EN configuration status. This bit is set and cleared by hardware.

- 0: configuration in progress
- 1: configuration completed

### 8.3.12 RCC\_SR1

Offset: 0x02C

Reset Value: 0x00000000

The clock should be disabled before the clock source is switched or the frequency division changes to avoid glitches. This register is used to determine enable status of the clock.

<b>31-21</b>	<b>20</b>	<b>19</b>	<b>18</b>	<b>17</b>	<b>16</b>
RESERVED	LPTIM1_CLK_EN_SYNC	LPTIM1_AON_C_LK_EN_SYNC	UART0_CLK_EN_SYNC	UART1_CLK_EN_SYNC	UART2_CLK_E_N_SYNC
r	r	r	r	r	r
<b>15</b>	<b>14</b>	<b>13</b>	<b>12</b>	<b>11</b>	<b>10</b>
UART3_CLK_EN_SYNC	RESERVED	ADCCTRL_CLK_EN_SYNC	LPTIM_CLK_EN_SYNC	QSPI_CLK_E_N_SYNC	LPUART_CLK_EN_SYNC
r	r	r	r	r	r
<b>9</b>	<b>8</b>	<b>7</b>	<b>6</b>	<b>5</b>	<b>4</b>
LCDCTRL_CL_K_EN_SYNC	IWDG_CLK_EN_SYNC	RTC_CLK_EN_SYNC	MCO_CLK_E_N_SYNC	I2S_CLK_EN_SYNC	LPTIM_AON_C_LK_EN_SYNC
r	r	r	r	r	r
<b>3</b>	<b>2</b>	<b>1</b>			<b>0</b>
LCDCTRL_AON_CLK_EN_SYNC	LPUART_AON_CLK_E_N_SYNC	RTC_AON_CLK_EN_SYNC	IWDG_AON_CLK_EN_SYNC		
r	r	r	r		

**Bits 31-21 RESERVED:** Must be kept, and cannot be modified.

**Bit 20 LPTIM1\_CLK\_EN\_SYNC:** LPTIM1\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 19 LPTIM1\_AON\_CLK\_EN\_SYNC:** LPTIM1\_AON\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 18 UART0\_CLK\_EN\_SYNC:** UART0\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 17 UART1\_CLK\_EN\_SYNC:** UART1\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 16 UART2\_CLK\_EN\_SYNC:** UART2\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 15 UART3\_CLK\_EN\_SYNC:** UART3\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 14 RESERVED:** Must be kept, and cannot be modified.

**Bit 13 ADCCTRL\_CLK\_EN\_SYNC:** ADCCTRL\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 12 LPTIM0\_CLK\_EN\_SYNC:** LPTIM0\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 11 QSPI\_CLK\_EN\_SYNC:** QSPI\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 10 LPUART\_CLK\_EN\_SYNC:** Indicate LPUART\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 9 LCDCTRL\_CLK\_EN\_SYNC:** LCDCTRL\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 8 IWDG\_CLK\_EN\_SYNC:** IWDG\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 7 RTC\_CLK\_EN\_SYNC:** RTC\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 6 MCO\_CLK\_EN\_SYNC:** MCO\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 5 I2S\_CLK\_EN\_SYNC:** I2S\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 4 LPTIM0\_AON\_CLK\_EN\_SYNC:** LPTIM0\_AON\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 3 LCDCTRL\_AON\_CLK\_EN\_SYNC:** LCDCTRL\_AON\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 2 LPUART\_AON\_CLK\_EN\_SYNC:** LPUART\_AON\_CLK\_EN actual status.

- 0: disabled

- 1: enabled

**Bit 1 RTC\_AON\_CLK\_EN\_SYNC:** Indicate RTC\_AON\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

**Bit 0 IWDG\_AON\_CLK\_EN\_SYNC:** IWDG\_AON\_CLK\_EN actual status.

- 0: disabled
- 1: enabled

### 8.3.13 RCC\_CR3

Offset: 0x030

Reset Value: 0x00000000

31-16	15-8	7-0
RESERVED	I2S_MCLK_DIV	I2S_SCLK_DIV
r	r/w	r/w

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-8 I2S\_MCLK\_DIV:** I2S interface clock MCLK frequency division.

- 0: not divided
- 0: not divided
- 2: divided by 2
- 3: divided by 3
- N: divided by N

**Notes:**

1. Make sure to configure I2S\_MCLK\_DIV when I2S\_CLK\_EN=0. If the I2S\_CLK\_EN bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure I2S\_MCLK\_DIV.
2. When I2S acts as a slave, this bit must be configured to 0 or 1; when I2S acts as a master, this bit is configured according to functional requirements.
3. The duty cycle of the output clock is 50%.

**Bits 7-0 I2S\_SCLK\_DIV:** I2S interface clock SCLK frequency division.

- 0: not divided
- 0: not divided
- 2: divided by 2
- 3: divided by 3
- N: divided by N

**Notes:**

1. Make sure to configure I2S\_SCLK\_DIV when I2S\_CLK\_EN=0. If the I2S\_CLK\_EN bit is enabled, the user must disable it by software first, wait for at least 2 current clock cycles or query the [RCC\\_SR1](#) register, and then configure I2S\_SCLK\_DIV.
2. When I2S acts as a slave, this bit must be configured to 0 or 1; when I2S acts as a master, this bit is configured according to functional requirements.
3. The duty cycle of the output clock is 50%.



ASR

## 8. Reset and Clock Control (RCC)

ASR6601 Reference Manual



ASR Confidential

# 9.

# Interrupts

## 9.1 Main Features

- Support 37 IRQ interrupts.
- Configurable 0~7 priority levels for each IRQ interrupt.

## 9.2 SysTick

SysTick calibration value is 0x147. Using a 32.768 kHz clock source for SysTick counting gives a reference time base of 10 ms.

## 9.3 Interrupt Vector Table

The interrupt vector Table is as follows:

**Table 9-1 Interrupt Vectors**

Position	Priority	Type of priority	Acronym	Description	Address
-	-	-	-	Reserved	0x0000_0000
-3	fixed		Reset	Reset	0x0000_0004
-2	fixed		NMI_Handler	Secure area check error	0x0000_0008
-1	fixed		HardFault_Handler	fault	0x0000_000C
0	settable		MemManage Handler	fault	0x0000_0010
1	settable		BusFault Handler	fault	0x0000_0014
2	settable		UsageFault Handler	fault	0x0000_0018
-	-	-	-	Reserved	0x0000_001C - 0x0000_002B
	3	settable	SVC_Handler	System service call via SWI instruction	0x0000_002C
	-	-	-	Reserved	0x0000_0030 - 0x0000_0037
	5	settable	PendSV_Handler	Pendable request for system service	0x0000_0038
	6	settable	SysTick_Handler	System tick timer	0x0000_003C
0	7	settable	sec	Include mpu	0x0000_0040
1	8	settable	rtc	Include tamper io, cyc, wakeup io	0x0000_0044



ASR

## 9. Interrupts

ASR6601 Reference Manual



Position	Priority	Type of priority	Acronym	Description	Address
2	9	settable	wwdg		0x0000_0048
3	10	settable	efc		0x0000_004C
4	11	settable	uart3		0x0000_0050
5	12	settable	i2c2		0x0000_0054
6	13	settable	uart0		0x0000_0058
7	14	settable	uart1		0x0000_005C
8	15	settable	uart2		0x0000_0060
9	16	settable	lpuart		0x0000_0064
10	17	settable	ssp0		0x0000_0068
11	18	settable	ssp1		0x0000_006C
12	19	settable	qspi		0x0000_0070
13	20	settable	i2c0		0x0000_0074
14	21	settable	i2c1		0x0000_0078
15	22	settable	-		0x0000_007C
16	23	settable	adcctrl		0x0000_0080
17	24	settable	afec		0x0000_0084
18	25	settable	ssp2		0x0000_0088
19	26	settable	dmac1		0x0000_008C
20	27	settable	dacctrl		0x0000_0090
21	28	settable	lorac		0x0000_0094
22	29	settable	iom		0x0000_0098
23	30	settable	gptim0		0x0000_009C
24	31	settable	gptim1		0x0000_00A0
25	32	settable	gptim2		0x0000_00A4
26	33	settable	gptim3		0x0000_00A8
27	34	settable	basictim0		0x0000_00AC
28	35	settable	basictim1		0x0000_00B0
29	36	settable	lptim0		0x0000_00B4
30	37	settable	sac		0x0000_00B8
31	38	settable	dmac0		0x0000_00BC
32	39	settable	i2s		0x0000_00C0
33	40	settable	lcdctrl		0x0000_00C4
34	41	settable	pwr		0x0000_00C8
35	42	settable	lptim1		0x0000_00CC
36	43	settable	iwdg		0x0000_00D0

# 10.

# Embedded Flash

## 10.1 Introduction

- The whole Flash is divided into Flash info area and Flash main area
- Flash size:
  - ◆ Flash info area: 16 KB
  - ◆ Flash main area: 256 KB for ASR6601SE, 128 KB for ASR6601CB
- • Page erase (4 KB) and Mass erase (all main flash area)

## 10.2 Main Features

- Flash operations include read, program, page erase and mass erase
- Read access latency
- Accessing acceleration
- Instruction prefetch, buffer deep 1
- Flash program operation supports single and continuous modes
- Option bytes in Flash info area
- Interrupt signals generation

## 10.3 Functional Description

### 10.3.1 Flash Info Area Division

The Flash info area is divided into four parts: Option Bytes, Factory Bytes, OTP and BootLoader. See the table below for details.

**Table 10-1 Flash Info Area Division**

Start Address	Description	Size
0x10003000	Option Bytes	4KB
0x10002000	Factory Bytes	4KB
0x10001C00	OTP	1KB
0x10000000	BootLoader	7KB

### 10.3.2 EFC\_CR Protection

By default, the EFC\_CR register cannot be modified, to modify it, the user must configure the protection sequence correctly through the [EFC\\_PROTECT\\_SEQ](#) register in the following order.

If there is an error in the configuration, then the configuration is invalid, and the protection sequence should be reconfigured.

- (1) First write “0x8C9DAEBF” to EFC\_PROTECT\_SEQ register
- (2) Then write “0x13141516” to EFC\_PROTECT\_SEQ register

### 10.3.3 Read Access Latency

In order to improve Flash read performance, the number of wait states (READ\_NUM[19:16]) should be correctly programmed in [EFC\\_TIMING\\_CFG](#) register according to the frequency of SYS\_CLK. The number of wait states (READ\_NUM) equals to (READ\_NUM+1) multiplied by SYS\_CLK clock period. See following details:

- For 48MHz SYS\_CLK frequency READ\_NUM must  $\geq 2$ .
- For 32MHz SYS\_CLK frequency READ\_NUM must  $\geq 1$ .
- For 24MHz SYS\_CLK frequency READ\_NUM must  $\geq 1$ .
- For 3.6MHz SYS\_CLK frequency READ\_NUM must  $\geq 0$ .
- For 32kHz SYS\_CLK frequency READ\_NUM must  $\geq 0$ .

#### Operations to switch to a high-frequency clock source for SYS\_CLK:

- (1) Modify the READ\_NUM value in [EFC\\_TIMING\\_CFG](#) register to match the SYS\_CLK after its clock source is switched.
- (2) Wait for the READ\_NUM\_DONE status bit in [EFC\\_SR](#) register to be set.
- (3) Modify the SYS\_CLK\_SEL field in [RCC\\_CRO](#) register to switch to the target clock source.

#### Operations to switch to a low-frequency clock source for SYS\_CLK:

- (1) Modify the SYS\_CLK\_SEL field in [RCC\\_CRO](#) register to switch to the target clock source.
- (2) Modify the READ\_NUM value in [EFC\\_TIMING\\_CFG](#) register to match the SYS\_CLK after its clock source is switched.
- (3) Wait for the READ\_NUM\_DONE status bit in [EFC\\_SR](#) register to be set.

**Note:** When the user wants to switch to a high-frequency clock source, first increase the READ\_NUM, and then configure the clock source selection bit; otherwise, first configure the clock source selection bit, and then decrease the READ\_NUM.

### 10.3.4 Accessing acceleration

Read acceleration is disabled by default. If  $\text{READ\_NUM} < (2^{\text{HCLK\_DIV}})$ , read acceleration can be enabled to achieve the maximum bus access efficiency. Note that read acceleration must be enabled after READ\_NUM and HCLK\_DIV are configured.

**Note:** Read acceleration and instruction prefetch can't be enabled at the same time.

### 10.3.5 Instruction Prefetch

It is disabled by default. If  $\text{READ\_NUM} \geq (2^{\text{HCLK\_DIV}})$ , read acceleration cannot be enabled. You can choose to enable instruction prefetch to improve access efficiency.

**Note:** Read acceleration and instruction prefetch can't be enabled at the same time.

### 10.3.6 Flash Program

There are two modes for Flash programming:

- **Single Programming Mode**

In single mode, it programs 2 words (8 Bytes) at one time.

- **Continuous Programming Mode**

In continuous mode, it programs a complete word line (512 Bytes) each time.

During continuous programming, Flash cannot be read or executed, so the continuous programming code must be executed in RAM.

#### Steps for single programming:

- (1) Set the PROG\_EN bit in register *EFC\_CR*.
- (2) Write the low 4 Bytes data into register *EFC\_PROG\_DATA0*.
- (3) Write the high 4 Bytes data into register *EFC\_PROG\_DATA1*.
- (4) Write any value to the Flash address to be written into.
- (5) Wait for the OPERATION\_DONE bit in register *EFC\_SR* to be set.
- (6) Write 1 to the OPERATION\_DONE bit in register *EFC\_SR* to clear the flag.

#### Steps for continuous programming:

- (1) Set the PROG\_EN, WRITE\_RELEASE\_EN and PROG\_MODE bits in register *EFC\_CR*.
- (2) Wait for the PROG\_DATA\_WAIT bit in register *EFC\_SR* to be set.
- (3) Write the low 4 Bytes data into register *EFC\_PROG\_DATA0*.
- (4) Write the high 4 Bytes data into register *EFC\_PROG\_DATA1*.
- (5) Write any value to the Flash address to be written into.
- (6) Wait for the PROG\_DATA\_WAIT bit in register *EFC\_SR* to be set.
- (7) Continue to write data to the *EFC\_PROG\_DATA0* and *EFC\_PROG\_DATA1* registers.
- (8) Repeat **Step 6** and **Step 7** until 512 Bytes are written.
- (9) Wait for the OPERATION\_DONE bit in register *EFC\_SR* to be set.
- (10) Write 1 to the OPERATION\_DONE bit in register *EFC\_SR* to clear the flag.

### 10.3.7 Flash Erase

The Flash memory erase operation can be performed at page level (page erase) or on the whole memory (mass erase).

- **Page Erase**

The page erase is measured in 4 Bytes.

- **Mass Erase**

After a mass erase, the entire Flash main area will be 0xFF.

#### Steps for page erase:

- (1) Set the PAGE\_ERASE\_EN bit in register *EFC\_CR*.
- (2) Write any value to the Flash address to be erased.
- (3) Wait for the OPERATION\_DONE bit in register *EFC\_SR* to be set.
- (4) Write 1 to the OPERATION\_DONE bit in register *EFC\_SR* to clear the flag.

#### Steps for mass erase:

- (1) Set the MASS\_ERASE\_EN bit in register *EFC\_CR*.
- (2) Write any value to the Flash address 0x08000000.
- (3) Wait for the OPERATION\_DONE bit in register *EFC\_SR* to be set.
- (4) Write 1 to the OPERATION\_DONE bit in register *EFC\_SR* to clear the flag.

## 10.4 Flash Option Bytes

Flash option bytes is divided into option0 and option1.

### 10.4.1 Flash Option0

Option0 has 64 bits in total, and its format is as follows:

**Table 10-2 Flash Option0**

63-50	49-44	43-38	37-32	31-26	25	24-19
RESERVED	WR_PROT ECT_END	WR_PROTE CT_START	EXE_ONLY2 _END	EXE_ONLY2 _START	EXE_ONLY _KEEP	EXE_ONLY1 _END
18-13	12-5	4	3	2	1	0
EXE_ONLY 1_START	DEBUG_L EVEL	RESERVED	SYS_SRAM _RESET	FLASH_BOO T1	USE_FLAS H_BOOT0	FLASH_BOO T0

**Bits 63-50 RESERVED:** Must be kept, and cannot be modified.

**Bits 49-44 WR\_PROTECT\_END:** Write-protected area end.

When *WR\_PROTECT\_START* > *WR\_PROTECT\_END*, the write-protected area is disabled. It is disabled by default.

**Bits 43-38 WR\_PROTECT\_START:** Write-protected area start.

When *WR\_PROTECT\_START* > *WR\_PROTECT\_END*, the write-protected area is disabled. It is disabled by default.

**Bits 37-32 EXE\_ONLY2\_END:** Exe\_Only2 area end.

When *EXE\_ONLY2\_START* > *EXE\_ONLY2\_END*, the Exe\_Only2 area is disabled. It is disabled by default. Once enabled, this area can only be expanded but can't be disabled or narrowed.

**Bits 31-26 EXE\_ONLY2\_START:** Exe\_Only2 area start.

When *EXE\_ONLY2\_START* > *EXE\_ONLY2\_END*, the Exe\_Only2 area is disabled. It is disabled by default. Once enabled, this area can only be expanded but can't be disabled or narrowed.

**Bit 25 EXE\_ONLY\_KEEP:** Whether Exe\_Only area is kept when the Debug\_Level changes from 1 to 0.

- 0: not keep Exe\_Only area
- 1: keep the Exe\_Only area

This bit can only be set to 0 by software. When Debug\_Level changes from 1 to 0, EXE\_ONLY\_KEEP is set to 1 automatically by hardware.

**Bits 24-19 EXE\_ONLY1\_END:** Exe\_Only1 area end.

When *EXE\_ONLY1\_START* > *EXE\_ONLY1\_END*, the Exe\_Only1 area is disabled. It is disabled by default. Once enabled, this area can only be expanded but can't be disabled or narrowed.

**Bits 18-13 EXE\_ONLY1\_START:** Exe\_Only1 area start.

When *EXE\_ONLY1\_START* > *EXE\_ONLY1\_END*, the Exe\_Only1 area is disabled. It is disabled by default. Once enabled, this area can only be expanded but can't be disabled or narrowed.

**Bits 12-5 DEBUG\_LEVEL:** Debug\_level configuration.

- AA: Level 0
- CC: Level 2
- Others: Level 1

**Bit 4 RESERVED:** Must be kept, and cannot be modified.

**Bit 3 SYS\_SRAM\_RESET:** Whether to clear system SRAM during system startup after its reset

- 1: clear system SRAM
- 0: not clear system SRAM

**Bit 2 FLASH\_BOOT1:** This bit can be used to identify the boot mode.

**Bit 1 USE\_FLASH\_BOOT0:** This bit can be used to identify the boot mode.

**Bit 0 FLASH\_BOOT0:** This bit can be used to identify the boot mode.

See table below for the boot mode configuration summary:

**Table 10-3 ASR6601 Boot Mode Configuration**

DEBUG_LEVEL	USE_FLASH_BOOT0	FLASH_BOOT0	BOOT0_PIN	FLASH_BOOT1	MAIN_FLASH_EMPTY	Boot Config
2	X	X	X	X	X	Boot from Flash Main
<2	0	X	0	X	0	Boot from Flash Main
<2	0	X	0	X	1	Boot from Flash Bootloader
<2	0	X	1	1	X	Boot from Flash Bootloader
<2	0	X	1	0	X	Boot from System SRAM
<2	1	1	X	X	0	Boot from Flash Main
<2	1	1	X	X	1	Boot from Flash Bootloader
<2	1	0	X	1	X	Boot from Flash Bootloader
<2	1	0	X	0	X	Boot from System SRAM

## 10.4.2 Flash Option1

Option1 has 64 bits in total, and its format is as follows:

Table 10-4 Flash Option1

63-56	55	54-49	48	47-42	41-37
RESERVED	SYSRAM_HID E_EN	SYSRAM_HID E_START	FLASH_HIDE_ EN	FLASH_HIDE_ _START	RETRAM_SEC URE_END
36-32	31-24	23-18	17-12	11-6	5-0
RETRAM_SEC URE_START	RESERVED	SYSRAM_SEC URE_END	SYSRAM_SEC URE_START	FLASH_SEC URE_END	FLASH_SECU RE_START

**Bits 63-56 RESERVED:** Must be kept, and cannot be modified.

**Bit 55 SYSRAM\_HIDE\_EN:** SysRamHide area enable control.

- 0: SysRamHide area enabled
- 1: SysRamHide area disabled

Only valid if FlashSecure area is enabled.

**Bits 54-49 SYSRAM\_HIDE\_START:** SysRamHide area start.

The configuration is only valid when the SysRamHide area is within the SysRamSecure area and the FlashSecure area is enabled by bits[11:0]. The SysRamHide area is from SysRamHideStart to SysRamSecureEnd.

**Bit 48 FLASH\_HIDE\_EN:** FlashHide area enable control.

- 0: FlashHide area enabled
- 1: FlashHide area disabled

Only valid if FlashSecure area is enabled.

**Bits 47-42 FLASH\_HIDE\_START:** FlashHide area start.

The configuration is only valid when the FlashHide area is within the FlashSecure area and the FlashSecure area is enabled by bits[11:0]. The FlashHide area is from FlashHideStart to FlashSecureEnd.

**Bits 41-37 RETRAM\_SECURE\_END:** RetRam Secure area end.

When *RETRAM\_SECURE\_START > RETRAM\_SECURE\_END*, the RetRam Secure area is disabled.  
The configuration is only valid when the FlashSecure area is enabled by bits[11:0].

**Bits 36-32 RETRAM\_SECURE\_START:** RetRam Secure area start.

When *RETRAM\_SECURE\_START > RETRAM\_SECURE\_END*, the RetRam Secure area is disabled.  
The configuration is only valid when the FlashSecure area is enabled by bits[11:0].

**Bits 31-24 RESERVED:** Must be kept, and cannot be modified.

**Bits 23-18 SYSRAM\_SECURE\_END:** SysRam Secure area end.

When *SYSRAM\_SECURE\_START > SYSRAM\_SECURE\_END*, the SysRam Secure area is disabled.  
The configuration is only valid when the FlashSecure area is enabled by bits[11:0].

**Bits 17-12 SYSRAM\_SECURE\_START:** SysRam Secure area start.

When *SYSRAM\_SECURE\_START > SYSRAM\_SECURE\_END*, the SysRam Secure area is disabled.  
The configuration is only valid when the FlashSecure area is enabled by bits[11:0].

**Bits 11-6 FLASH\_SECURE\_END:** Flash Secure area end.

When *FLASH\_SECURE\_START > FLASH\_SECURE\_END*, the Flash Secure area is disabled. The Flash Secure area enable is the master switch for enabling other secure areas. When the Flash Secure area is disabled, the erase operation is triggered.

**Bits 5-0 FLASH\_SECURE\_START:** Flash Secure area start.

When *FLASH\_SECURE\_START > FLASH\_SECURE\_END*, the Flash Secure area is disabled. The Flash Secure area enable is the master switch for enabling other secure areas. When the Flash Secure area is disabled, the erase operation is triggered.

## 10.5 Embedded Flash Registers

Base Address: 0x40020000

**Table 10-5 Embedded Flash Registers Summary**

Register	Offset	Description
EFC_CR	0x00	Control Register
EFC_INT_EN	0x04	Interrupt enable register
EFC_SR	0x08	Status Register
EFC_PROG_DATA0	0x0C	Program 编程数据 0
EFC_PROG_DATA1	0x10	Program 编程数据 1
EFC_TIMING_CFG	0x14	时钟配置寄存器
EFC_PROTECT_SEQ	0x18	保护序列
RESERVED	0x1C-0x28	保留
SERIAL_NUM_LOW	0x2C	芯片序列号低 32 位
SERIAL_NUM_HIGH	0x30	芯片序列号高 32 位
RESERVED	0x34-0x38	保留
OPTION_CSR_BYTES	0x3C	OPTION 控制及状态数据
OPTION_EXE_ONLY_BYTES	0x40	OPTION 只执行数据
OPTION_WR_PROTECT_BYTES	0x44	OPTION 写保护数据
OPTION_SECURE_BYTES0	0x48	OPTION 安全数据 0
OPTION_SECURE_BYTES1	0x4C	OPTION 安全数据 1

### 10.5.1 EFC\_CR

Offset: 0x00

Reset Value: 0x00000000

<b>31</b>	<b>30-10</b>	<b>9</b>	<b>8</b>	<b>7</b>	<b>6</b>
INFO_BYTE_LO AD	RESERVED	ECC_DIS	OPTION_OPR _EN	RESERVED	WRITE_RELEASE SE_EN
w	r	r/w	r/w	r	r/w
<b>5</b>	<b>4</b>	<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
PREFETCH_EN	READ_ACC_EN	PROG_MODE	PROG_EN	PAGE_ERASE SE_EN	MASS_ERASE _EN
r/w	r/w	r/w	r/w	r/w	r/w

**Bit 31 INFO\_BYTE\_LOAD:** Info byte load reset request.

- Write 0: no action
- Write 1: system will reset, and reload the information in the Flash info area, such as options. This bit is automatically cleared by hardware.

**Bits 30-10 RESERVED:** Must be kept, and cannot be modified.

**Bit 9 ECC\_DIS:** ECC encoding disable.

**Bit 8 OPTION\_OPR\_EN:** Option operation enable.

- 0: Option operation disabled
- 1: Option operation enabled

**Notes:**

1. Any two of **OPTION\_OPR\_EN**, **PROG\_EN** and **PAGE\_ERASE\_EN** cannot be enabled at the same time.
2. After each option operation is performed, the system should be reset for the configuration to take effect.

**Bit 7 RESERVED:** Must be kept, and cannot be modified.

**Bit 6 WRITE\_RELEASE\_EN:** When the system executes Flash program, erase (including Mass) and option operations, the AHB bus mode should be selected.

- 0: hold mode
- 1: release mode

**Note:** Once configured in the release mode, the Flash cannot be read or executed during programming/erasing operation, otherwise, the **FLASHBUSY\_ERR** error flag will be set. But you can access the **EFC\_SR** register and wait the operation to be completed.

**Bit 5 PREFETCH\_EN:** Flash instruction prefetch enable.

- 0: prefetch disabled
- 1: prefetch enabled

**Note:** Read acceleration and instruction prefetch can't be enabled at the same time.

**Bit 4 READ\_ACC\_EN:** Flash read acceleration enable.

- 0: read acceleration disabled (hold mode)
- 1: read acceleration enabled (release mode)

**Notes:**

1. When *READ\_NUM < (2^HCLK\_DIV)*, the read acceleration can be enabled. And it must be enabled after *READ\_NUM* and *HCLK\_DIV* configurations are completed.
2. Read acceleration and instruction prefetch can't be enabled at the same time.

**Bit 3 PROG\_MODE:** flash program mode selection.

- 0: single programming mode. In this mode, the data in the *EFC\_PROG\_DATA1* and *EFC\_PROG\_DATA0* registers are written to the specified address in each program.
- 1: WL continuous programming mode. In this mode, a word line (512 Bytes) is programmed to the continuous address of the Flash memory automatically. During the procedure, the software checks the *PROG\_DATA\_WAIT* flag to determine whether to write new data into the *EFC\_PROG\_DATA1* and *EFC\_PROG\_DATA0* registers.

**Notes:**

1. The ECC encoding format in Flash is 64+8, so an even number of words are programmed each time.
2. In WL continuous programming mode, the *WRITE\_RELEASE\_EN* bit should be set to 1. During the programming process, only the *EFC\_SR*, *EFC\_PROG\_DATA1* and *EFC\_PROG\_DATA0* registers can be read or written, the Flash cannot be read or executed.

**Bit 2 PROG\_EN:** Flash programming enable.

- 0: write to the Flash memory does not trigger Flash programming operation
- 1: write to the Flash memory triggers Flash programming operation

**Notes:**

1. In single programming mode, the programming is started by writing data to the 8-Byte aligned Flash address. The data of register *EFC\_PROG\_DATA0* will be written into the low 4-Byte address space, and the data of register *EFC\_PROG\_DATA1* will be written into the high 4-Byte address space.
2. In WL continuous programming mode, programming is started by writing data to the Flash address, and the programming address is accumulated by 8 Bytes until the end of a WL programming.

**Bit 1 PAGE\_ERASE\_EN:** Flash page erasing enable.

- 0: write to the Flash memory does not trigger Flash page erasing operation
- 1: write to the Flash memory triggers Flash page erasing operation

**Bit 0 MASS\_ERASE\_EN:** Flash mass erasing enable

- 0: write to the Flash memory does not trigger Flash mass erasing operation
- 1: write to the Flash memory triggers Flash mass erasing operation

**Notes:**

1. When the bit is set, if there is a write to the address belonging to the Flash main area, mass erase is only performed on the main area; if there is a write to the address belonging to the Flash info area, mass erase is performed on both the main and info areas.
2. Do not perform mass erase on the Flash info area, otherwise the chip will be destroyed.

### 10.5.2 EFC\_INT\_EN

Offset: 0x04

Reset Value: 0x00000000

31-9	8	7	6	5
RESERVED	TWO_BIT_ERROR_INT_EN	ONE_BIT_CORRECT_INT_EN	PROG_ERR_INT_EN	PAGE_ERASE_ERR_INT_EN
r	r/w	r/w	r/w	r/w
4	3	2	1	0
OPTION_WR_ERR_INT_EN	FLASHBUSY_ERR_INT_EN	PROG_DATA_WAIT_INT_EN	RESERVED	OPERATION_DONE_INT_EN
r/w	r/w	r/w	r	r/w

**Bits 31-9 RESERVED:** Must be kept, and cannot be modified.

**Bit 8 TWO\_BIT\_ERROR\_INT\_EN:** ECC TWO\_BIT\_ERROR interrupt enable.

- 0: disabled
- 1: enabled

**Bit 7 ONE\_BIT\_CORRECT\_INT\_EN:** ECC ONE\_BIT\_CORRECT interrupt enable.

- 0: disabled
- 1: enabled

**Bit 6 PROG\_ERR\_INT\_EN:** PROG\_ERR interrupt enable.

- 0: disabled
- 1: enabled

**Bit 5 PAGE\_ERASE\_ERR\_INT\_EN:** PAGE\_ERASE\_ERR interrupt enable.

- 0: disabled
- 1: enabled

**Bit 4 OPTION\_WR\_ERR\_INT\_EN:** OPTION\_WR\_ERR interrupt enable.

- 0: disabled
- 1: enabled

**Bit 3 FLASHBUSY\_ERR\_INT\_EN:** FLASHBUSY\_ERR interrupt enable.

- 0: disabled
- 1: enabled

**Bit 2 PROG\_DATA\_WAIT\_INT\_EN:** PROG\_DATA\_WAIT interrupt enable.

- 0: disabled
- 1: enabled

**Bit 1 RESERVED:** Must be kept, and cannot be modified.

**Bit 0 OPERATION\_DONE\_INT\_EN:** OPERATION\_DONE interrupt enable.

- 0: disabled
- 1: enabled

### 10.5.3 EFC\_SR

Offset: 0x08

Reset Value: 0x00000006

31-9	8	7	6	5
RESERVED	TWO_BIT_ERROR	ONE_BIT_CORRECT	PROG_ERR	PAGE_ERASE_ERR
r	r/w	r/w	r/w	r/w
<b>4</b>	<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
OPTION_WR_ERR	FLASHBUSY_ERR	PROG_DATA_WAIT	READ_NUM_DONE	OPERATION_DONE
r/w	r/w	r/w	r	r/w

**Bits 31-9 RESERVED:** Must be kept, and cannot be modified.

**Bit 8 TWO\_BIT\_ERROR:** TWO\_BIT\_ERROR flag is set when the Flash memory is read.

- 0: no two-bit error occurred
- 1: 1: two-bit error occurred when reading the Flash memory and ECC did not correct

**Bit 7 ONE\_BIT\_CORRECT:** ONE\_BIT\_CORRECT flag is set when the Flash memory is read.

- 0: no one-bit error occurred
- 1: one-bit error occurred when reading the Flash memory and ECC corrected it

**Bit 6 PROG\_ERR:** Some partitions within the Flash info area don't support programming operation(PROG\_EN). Programming operation to these partitions will be blocked, and this bit will be set by hardware and cleared by software writing 1 to it.

- 0: no programming error occurred
- 1: programming error occurred

**Note:** The option area cannot be written by direct program operations. The bootloader area cannot be programmed.

**Bit 5 PAGE\_ERASE\_ERR:** The Flash info area don't support erasing operation. Erasing operation to the info area will be blocked, and this bit will be set by hardware and cleared by software writing 1 to it.

- 0: no page erase error occurred
- 1: a page erase error occurred

**Bit 4 OPTION\_WR\_ERR:** The Option area should be configured with the limitations respected, or the configuration is invalid and this bit is set by hardware. It is cleared by software writing 1 to it.

- 0: no write permission error on Option byte
- 1: a write permission error on Option byte occurred

The configuration for the Option area must respect the following limitations:

1. Flash EXE\_Only1/EXE\_Only2 area can't be disabled or narrowed once it is enabled.
2. Bit EXE\_ONLY\_KEEP can't be modified from 0 to 1.
3. When SECURE\_AREA\_EN=1, operations initiated by non-secure areas only act on the FLASH\_SECURE\_END/FLASH\_SECURE\_START bits in Option bytes to clear the secure\_area\_en status bit.

**Bit 3 FLASHBUSY\_ERR:** When Flash is performing programming, erasing (including mass), and option operations, the read operation by the software will be blocked, the data returned by the bus is uncertain, it is an abnormal state, this bit will be set by hardware and cleared by software writing 1 to it.

- 0: no error occurred
- 1: read error occurred during a Flash operation

**Bit 2 PROG\_DATA\_WAIT:** Waiting for data to be written to the Flash memory in WL continuous programming mode. This bit is set by hardware and is cleared automatically by hardware when the software writes new data to the *FC\_PROG\_DATA0* and *EFC\_PROG\_DATA1* registers. It can also be cleared by software writing 1 to it.

- 0: the value of registers *EFC\_PROG\_DATA0* and *EFC\_PROG\_DATA1* has been written to the Flash memory
- 1: wait for the value of registers *EFC\_PROG\_DATA0* and *EFC\_PROG\_DATA1* to be written to the Flash memory

**Bit 1 READ\_NUM\_DONE:** *READ\_NUM* configuration status flag, it indicates whether the *READ\_NUM* configuration is complete. This bit is set and cleared by hardware.

- 0: in progress
- 1: complete

**Bit 0 OPERATION\_DONE:** Flash operation status flag, it indicates whether Flash mass erase/page erase/program-option operation is complete. This bit is set by hardware and cleared by software writing 1 to it.

- 0: in progress
- 1: complete

#### 10.5.4 EFC\_PROG\_DATA0

Offset: 0x0C

Reset Value: 0x00000000

31-0
PROG_DATA0
r/w

**Bits 31-0 PROG\_DATA0:** programming data 0.

**Note:** When programming, write data to register *EFC\_PROG\_DATA0* first.

#### 10.5.5 EFC\_PROG\_DATA1

Offset: 0x10

Reset Value: 0x00000000

31-0
PROG_DATA1
r/w

**Bits 31-0 PROG\_DATA1:** programming data 1.

**Note:** When programming, write data to register *EFC\_PROG\_DATA0* first.

### 10.5.6 EFC\_TIMING\_CFG

Offset: 0x14

Reset Value: 0x00031D1D

31-20	19-16	15-0
RESERVED	READ_NUM	RESERVED
r	r/w	r

**Bits 31-20 RESERVED:** Must be kept, and cannot be modified.

**Bit 19-16 READ\_NUM:** Flash read operation read wait count control, the read wait count is equal to (READ\_NUM+1) SYS\_CLK clock cycles.

- For 48 MHz SYS\_CLK frequency, READ\_NUM must  $\geq 2$ .
- For 32 MHz SYS\_CLK frequency, READ\_NUM must  $\geq 1$ .
- For 24 MHz SYS\_CLK frequency, READ\_NUM must  $\geq 1$ .
- For 4 MHz SYS\_CLK frequency, READ\_NUM must  $\geq 0$ .
- For 32 kHz SYS\_CLK frequency, READ\_NUM must  $\geq 0$ .

**Note:** When changing the SYS\_CLK clock source in register [RCC\\_CR0](#), pay attention to the sequence of operations. If you intend to switch to a faster clock source, first increase the READ\_NUM, and then configure the clock source selection bit; otherwise, first configure the clock source selection bit, and then decrease the READ\_NUM.

**Bits 15-0 RESERVED:** Must be kept, and cannot be modified.

### 10.5.7 EFC\_PROTECT\_SEQ

Offset: 0x18

Reset Value: 0x00000000

31-0
PROTECT_SEQ
w

**Bits 31-0 PROTECT\_SEQ:** Protection sequence for the configuration of register [EFC\\_CR](#). By default, the EFC\_CR register cannot be modified, to modify it, the user must configure the protection sequence correctly through the FC\_PROTECT\_SEQ register in the following order. If there is an error in the configuration, then the configuration is invalid, and the protection sequence should be reconfigured.

1. Write 0x8C9DAEBF.
2. Write 0x13141516.
3. You can operate with EFC\_CR

### 10.5.8 SERIAL\_NUM\_LOW

Offset:0x2C

31-0
SERIAL_NUM_LOW
r

**Bits 31-0 SERIAL\_NUM\_LOW:** Less significant 32 bits of the chip serial number.

### 10.5.9 SERIAL\_NUM\_HIGH

Offset:0x30

31-0
SERIAL_NUM_HIGH
r

**Bits 31-0 SERIAL\_NUM\_HIGH:** Most significant 32 bits of the chip serial number.

### 10.5.10 OPTION\_CSR\_BYTES

Offset: 0x3C

Reset Value: 0x000000BD

31-7	6-5	4	3	2	1	0
RESERVED	DEBUG_LEVEL	SECURE_AREA_EN	SYS_SRAM_RST	FLASH_BOOT1	USE_FLASH_BOOT0	FLASH_BOOT0
r	r	r	r	r	r	r

**Bits 31-7 RESERVED:** Must be kept, and cannot be modified.

**Bits 6-5 DEBUG\_LEVEL:** Debug level setting.

- 0: Level 0 ● 1: Level 1 ●
- 2: Level 2

**Bit 4 SECURE\_AREA\_EN:** Flash secure area status flag.

- 0: secure area disabled
- 1: secure area enabled

**Bit 3 SYS\_SRAM\_RST:** Clear system SRAM during system startup after its reset.

- 0: do not clear system SRAM
- 1: clear system SRAM

**Bit 2 FLASH\_BOOT1:** This bit can be used for boot mode identification. See *Table 7-7* for more details.

- 0: System SRAM boot
- 1: BootLoader

**Bit 1 USE\_FLASH\_BOOT0:** This bit can be used for boot mode identification. See *Table 7-7* for more details.

- 0: Use BOOT0 pin
- 1: Use FLASH\_BOOT0 option bit

**Bit 0 FLASH\_BOOT0:** This bit can be used for boot mode identification, and the configuration is only valid when USE\_FLASH\_BOOT0=1. See *Table 7-7* for more details.

- 0: FLASH\_BOOT1 controls the startup mode
- 1: Boot from Main Flash

### 10.5.11 OPTION\_EXE\_ONLY\_BYTES

Offset: 0x40

Reset Value: 0x00FC0FC0

31-25	24	23-18	17-12	11-6	5-0
RESERVED	EXE_ONLY_K_EEP	EXE_ONLY2_END	EXE_ONLY2_START	EXE_ONLY1_END	EXE_ONLY1_START
r	r	r	r	r	r

**Bits 31-25 RESERVED:** Must be kept, and cannot be modified.

**Bit 24 EXE\_ONLY\_KEEP:** Keep Exe\_Only area when the Debug\_Level changes from 1 to 0.

- 0: erase ExeOnly area
- 1: keep the ExeOnly area

This bit can only be cleared by software.

**Bits 23-18 EXE\_ONLY2\_END:** Exe\_Only2 area end offset.

If *EXEONLY2\_START > EXEONLY2\_END*, the ExeOnly2 area is disabled.

**Bits 17-12 EXE\_ONLY2\_START:** Exe\_Only2 area start offset.

If *EXEONLY2\_START > EXEONLY2\_END*, the ExeOnly2 area is disabled. Once enabled, this area can only be expanded but can't be disabled or narrowed.

**Bits 11-6 EXE\_ONLY1\_END:** Exe\_Only1 area end offset.

If *EXEONLY1\_START > EXEONLY1\_END*, the ExeOnly1 area is disabled.

**Bits 5-0 EXE\_ONLY1\_START:** Exe\_Only1 area start offset.

If *EXEONLY1\_START > EXEONLY1\_END*, the ExeOnly1 area is disabled. Once enabled, this area can only be expanded but can't be disabled or narrowed.

### 10.5.12 OPTION\_WR\_PROTECT\_BYTES

Offset: 0x44

Reset Value: 0x0003F03F

31-12	11-6	5-0
RESERVED	WRPROTECT_END	WRPROTECT_START
r	r	r

**Bits 31-12 RESERVED:** Must be kept, and cannot be modified.

**Bits 11-6 WRPROTECT\_END:** Write-protected area end offset.

If *WRPROTECT\_START* > *WRPROTECT\_END*, the write-protected area is disabled.

**Bits 5-0 WRPROTECT\_START:** Write-protected area start offset.

If *WRPROTECT\_START* > *WRPROTECT\_END*, the write-protected area is disabled

### 10.5.13 OPTION\_SECURE\_BYTOS0

Offset: 0x48

Reset Value: 0x00FC0FC0

31-24	23-18	17-12	11-6	5-0
RESERVED	SYSRAM_SECURE_END	SYSRAM_SECURE_START	FLASH_SECURE_END	FLASH_SECURE_START
r	r	r	r	r

**Bits 31-24 RESERVED:** Must be kept, and can't be modified.

**Bits 23-18 SYSRAM\_SECURE\_END:** SysRam Secure area end.

If *SYSRAM\_SECURE\_START* > *SYSRAM\_SECURE\_END*, the SysRam Secure area is disabled.

The configuration is only valid when *SECURE\_AREA\_EN*=1.

**Bits 17-12 SYSRAM\_SECURE\_START:** SysRam Secure area start.

If *SYSRAM\_SECURE\_START* > *SYSRAM\_SECURE\_END*, the SysRam Secure area is disabled.

The configuration is only valid when *SECURE\_AREA\_EN*=1.

**Bits 11-6 Flash Secure area end.**

If *FLASH\_SECURE\_START* > *FLASH\_SECURE\_END*, the Flash Secure area is disabled.

**Bits 5-0 FLASH\_SECURE\_START:** Flash Secure area start.

If *FLASH\_SECURE\_START* > *FLASH\_SECURE\_END*, the Flash Secure area is disabled.

The Flash Secure area enable is the master switch for enabling other secure areas.

If the Flash Secure area is enabled, the *SECURE\_AREA\_EN* bit is set, which means all the other secure areas can be enabled.

If the Flash Secure area is disabled, the *SECURE\_AREA\_EN* bit is cleared, which triggers the erase operation.

### 10.5.14 OPTION\_SECURE\_BYTES1

Offset: 0x4C

Reset Value: 0x008103E0

31-24	23		22-17
RESERVED	SYSRAM_HIDE_ENABLE		SYSRAM_HIDE_START
r	r		r
16	15-10	9-5	4-0
FLASH_HIDE_ENABLE	FLASH_HIDE_START	RETRAM_SECURE_END	RETRAM_SECURE_START
r	r	r	r

**Bits 31-24 RESERVED:** Must be kept, and can't be modified.

**Bit 23 SYSRAM\_HIDE\_ENABLE:** SysRamHide area enable control.

- 0: SysRamHide area enabled
- 1: SysRamHide area disabled

The configuration is only valid when SECURE\_AREA\_EN=1.

**Bits 22-17 SYSRAM\_HIDE\_START:** SysRamHide area start.

The configuration is only valid when the SysRamHide area is within the SysRamSecure area and when SECURE\_AREA\_EN=1.

The SysRamHide area is from SYSRAM\_HIDE\_START to SYSRAM\_SECURE\_END.

**Bit 16 FLASH\_HIDE\_ENABLE:** FlashHide area enable control.

- 0: FlashHide area enabled
- 1: FlashHide area disabled

The configuration is only valid when SECURE\_AREA\_EN=1.

**Bits 15-10 FLASH\_HIDE\_START:** FlashHide area start.

The configuration is only valid when the FlashHide area is within the FlashSecure area and when SECURE\_AREA\_EN=1.

The FlashHide area is from FLASH\_HIDE\_START to FLASH\_SECURE\_END.

**Bits 9-5 RETRAM\_SECURE\_END:** RetRam Secure area end.

If RETRAM\_SECURE\_START > RETRAM\_SECURE\_END, the RetRam Secure area is disabled.

The configuration is only valid when SECURE\_AREA\_EN=1.

**Bits 4-0 RETRAM\_SECURE\_START:** RetRam Secure area start.

If RETRAM\_SECURE\_START > RETRAM\_SECURE\_END, the RetRam Secure area is disabled.

The configuration is only valid when SECURE\_AREA\_EN=1.

# 11.

# GPIO

## 11.1 Introduction

ASR6601 GPIOs are divided into four groups: Ports A, B, C, and D. The SFR registers of each group are allocated the same, and they are distinguished by different base addresses. PortD Pin8 ~ Pin15 are located in the AON domain, and the other IOs are located in the Main domain.

All GPIOs support input and output, pull-up and pull-down, push-pull output and open-drain output. The output drive current can be configured as 4mA or 8mA. All GPIOs can generate interrupts, which can be triggered by rising edge, falling edge or both edges. In Sleep/Stop0~2 mode, all GPIOs can be used for wake-up; while in Stop3 mode, only some GPIOs can be used to wake-up MCU. All GPIOs support alternate functions.

## 11.2 Output Configuration

GPIO data output is configured by the *GPIOx\_OER* and *GPIOx\_ODR* registers.

GPIO output can be set or cleared. Writing 1 to bits[15:0] in register *GPIOx\_BRR* or writing 1 to bits[31-16] in register *GPIOx\_BSRR* can **clear** the corresponding bit in register *GPIOx\_ODR*. And writing 1 to bits[15:0] in register *GPIOx\_BSRR* can **set** the corresponding bit in register *GPIOx\_ODR*.

GPIO port is configured as **push-pull** output through register *GPIOx\_OTYPER*. As to output in **open-drain** mode, for PortD Pin8 ~ PortD Pin15, it is enabled by configuring the *GPIOx\_IER*, *GPIOx\_OER*, *GPIOx\_ODR* and *GPIOx\_PSR* registers, and for other IO ports, it is enabled by configuring the *GPIOx\_OER*, *GPIOx\_IER*, *GPIOx\_ODR* and *GPIOx\_OTYPER* registers. Not implementing a real open drain structure, the open drain function is achieved by control of the *GPIOx\_OER* and *GPIOx\_ODR* registers.

GPIO can be configured as analog output.

## 11.3 Input Configuration

GPIO data input is enabled by configuring register *GPIOx\_IER*, and you can read register *GPIOx\_IDR* to get the input status.

Input floating mode is realized by configuring register *GPIOx\_PER* to disable pull-up and pull-down.

Pull-up or pull-down is enabled by configuring register *GPIOx\_PER*, and register *GPIOx\_PSR* is used for pull-up or pull-down selection.

GPIO can be configured as analog input.

## 11.4 Output Drive Strength

High (8 mA) or low (4 mA) output drive strength is configured by [GPIOx\\_DSR](#) register.

## 11.5 GPIO Interrupts

All GPIOs support interrupts, which can be triggered by rising edge, falling edge or both edges.

Interrupts are enabled by configuring [GPIOx\\_INT\\_CR](#) register.

## 11.6 Wakeup from Sleep/Stop0~2 Mode

In Sleep or Stop 0/1/2 mode, MCU can be woken up at high level or low level, and the output wake-up signal is high level. GPIO00-GPIO63 can all be used for wakeup, four IOs make up a group. A group can generate a wakeup signal, and each IO in a group can wake up MCU at high level or low level. In Sleep/Stop0~2 mode, the wakeup function is enabled by configuring the [GPIOx\\_WU\\_EN](#) register, and the high-level or low-level wakeup is selected by configuring the [GPIOx\\_WU\\_LVL](#) register.

## 11.7 Wakeup from Stop3 Mode

GPIO00~GPIO55 of the Main domain, every 4 IO MUXs output a wake-up signal, a total of 14 wake-up signals. Support high-level wake-up or low-level wake-up and wake-up enable control, which is achieved by configuring the Stop3 wake-up enable register [GPIOx\\_STOP3\\_WU\\_CR](#).

## 11.8 Alternate Function Configuration

GPIO can be used as general I/O or configured as alternate function. GPIO input/output is enabled or disabled by the [GPIOx\\_OER](#) and [GPIOx\\_IER](#) registers, while the alternate function input/output is enabled or disabled by alternate peripherals. The I/O pull-up or pull-down is configured by the [GPIOx\\_PER](#) and [GPIOx\\_PSR](#) registers.

As to alternate function control, 3-bit for each pin among PortD Pin8~Pin15, and 4-bit for each of the other pins. By default, PortA Pin6 and Pin7 are configured as SWD pins, and the other IOs are configured as GPIO.

The function of Portx Pin[7:0] is configured through the lower 8 Pin function MUX selection register [GPIOx\\_AFRL](#), and the function of Portx Pin[15:8] is configured through the upper 8 Pin function MUX selection register [GPIOx\\_AFRH](#).

## 11.9 Clock and Reset

There are four groups of APB bus clock and APB bus reset, each group has an independent bus clock and bus reset.

## 11.10 Power Domains

### Main Domain:

Except for PortD Pin8~PortD Pin15, the corresponding pads are all in the Main domain.

### AON (always-on) Domain:

The PADs corresponds to PortD Pin8~Pin15 are in the AlwaysOn domain. If they are configured as alternate function, they are directly controlled by the peripherals. Otherwise, they will be controlled by the GPIO registers in the AlwaysOn domain.

## 11.11 Low-power Mode Operation and Wakeup

1. In Sleep mode, all GPIOs can work and output wake-up signal.
2. In Stop0/Stop1/Stop2 mode, all GPIOs can work and output wake-up signal.
3. In Stop3 mode, GPIO00~GPIO55 can retain the state, and can be configured as wake-up signal.
4. In Stop3 mode, PortD Pin8~Pin15 in AlwaysOn domain can retain the state, CPU can also be woken up through RTC.
5. In Standby mode, PortD Pin8~PortD Pin15 can work, while the other IOs can't work.

## 11.12 SWD IO

**Default Control:** The GPIO alternate function low register selects SWD by default, and SWCLK pull-down (PortA Pin7) and SWDIO pull-up (PortA Pin6) are default.

**Sealing control:** After power-on, the IO status is controlled by the default state of the register until the DebugLevel judgment is completed. If sealing is found to be necessary, permanent sealing is performed; otherwise, it continues to be controlled by the register.

**Software configuration:** During software operation, the SWD can be disabled by controlling the multiplexing register. Note that it is a one-way seal, that is, it can only be disabled, and cannot be disabled and then enabled.

## 11.13 BOOT0 Control

**Default Control:** Since all IOs except the SWCLK and SWDIO IOs are analog IOs by default, the BOOT0, SWCLK and SWDIO pins require special control at power-on.

**BOOT0 (GPIO02):** BOOT0 is in input pull-down status before io\_lock. After EFC is locked, it switches to GPIO mode.

## 11.14 GPIO Registers

GPIO Port A Base Address: 0x4001F000

GPIO Port B Base Address: 0x4001F400

GPIO Port C Base Address: 0x4001F800

GPIO Port D Base Address: 0x4001FC00

**Table 11-1 GPIO Registers Summary**

Register	Offset	Description
GPIOx_OER	0x00	通用输出使能寄存器
GPIOx_OTYPER	0x04	通用输出类型控制寄存器
GPIOx_IER	0x08	通用输入使能寄存器
GPIOx_PER	0x0C	上下拉使能寄存器
GPIOx_PSR	0x10	上下拉选择寄存器
GPIOx_IDR	0x14	输入数据寄存器
GPIOx_ODR	0x18	输出数据寄存器
GPIOx_BRR	0x1C	输出数据清零寄存器
GPIOx_BSRR	0x20	输出数据置位和清零寄存器
GPIOx_DSR	0x24	输出驱动能力寄存器
GPIOx_INT_CR	0x28	中断使能寄存器
GPIOx_FR	0x2C	中断沿标志寄存器
GPIOx_WU_EN	0x30	Sleep/Stop0~2 唤醒使能寄存器
GPIOx_WU_LVL	0x34	Sleep/Stop0~2 唤醒电平控制寄存器
GPIOx_AFRL	0x38	低 8 Pin 功能 MUX 选择寄存器
GPIOx_AFRH	0x3C	高 8 Pin 功能 MUX 选择寄存器
GPIOx_STOP3_WU_CR	0x40	Stop3 唤醒使能控制寄存器

### 11.14.1 GPIOx\_OER (x=A, B, C, D)

Offset: 0x00

Reset Value: 0x0000FFFF

31-16	15-0
RESERVED	OEN
r-0h	rw-ffffh

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 OEN:** Portx Pin[15:0] output enable.

- 0: output enabled
- 1: output disabled

### 11.14.2 GPIOx\_OTYPER (x=A, B, C, D)

Offset: 0x04

Reset Value: 0x00000000

31-16	15-0
RESERVED	OTYPE
r-0h	rw-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 OTYPE:** Portx Pin[15:0] output type control.

- 0: push-pull
- 1: open-drain

**Note:** The output type of the pads in the AON domain (PortD\_Pin[15:8]) is controlled by the [GPIOx\\_IER](#), [GPIOx\\_OER](#), [GPIOx\\_ODR](#) and [GPIOx\\_PSR](#) registers instead of this register. For the other pins, the open drain mode is enabled through the [GPIOx\\_IER](#), [GPIOx\\_OER](#), [GPIOx\\_ODR](#) and [GPIOx\\_OTYPER](#) registers.

### 11.14.3 GPIOx\_IER (x=A, B, C, D)

Offset: 0x08

Reset Value: 0x00000000

31-16	15-0
RESERVED	IE
r-0h	rw-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 IE:** Portx Pin[15:0] input enable.

- 0: input disabled

- 1: input enabled

#### 11.14.4 GPIOx\_PER (x=A, B, C, D)

Offset: 0x0C

Reset Value: 0x00000000

31-16	15-0
RESERVED	PE
r-0h	rw-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 PE:** Portx Pin[15:0] pull-up/pull-down enable.

- 0: pull-up/pull-down disabled
- 1: pull-up/pull-down enabled

GPIO pull-up and pull-down is selected by the *GPIOx\_PSR* register. By default, pull-up/pull-down is disabled, and all the IOs except PortA\_Pin[7:6] are in analog mode. PortA\_Pin[7:6] are used as SWD function.

#### 11.14.5 GPIOx\_PSR (x=A, B, C, D)

Offset: 0x10

Reset Value: 0x00000000

31-16	15-0
RESERVED	PS
r-0h	rw-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 PS:** Portx Pin[15:0] pull-up/pull-down selection.

- 0: pull-down
- 1: pull-up

#### 11.14.6 GPIOx\_IDR (x=A, B, C, D)

Offset: 0x14

Reset Value: 0x00000000

31-16	15-0
RESERVED	ID
r-0h	r-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 ID:** Portx Pin[15:0] input.

- 0: low level

- 1: high level

#### 11.14.7 GPIOx\_ODR (x=A, B, C, D)

Offset: 0x18

Reset Value: 0x00000000

31-16	15-0
RESERVED	OD
r-0h	rw-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 OD:** Portx Pin[15:0] output.

- 0: low level
- 1: high level

#### 11.14.8 GPIOx\_BRR (x=A, B, C, D)

Offset: 0x1C

Reset Value: 0x00000000

31-16	15-0
RESERVED	BR
r-0h	w-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 BR:** Portx Pin[15:0] output data clear.

- 0: no action
- 1: clear the corresponding bit of the GPIOx\_ODR register

#### 11.14.9 GPIOx\_BSRR (x=A, B, C, D)

Offset: 0x20

Reset Value: 0x00000000

31-16	15-0
BR	BSR
w-0h	w-0h

**Bits 31-16 BR:** Portx Pin[15:0] output data clear.

- 0: no action
- 1: clear the corresponding bit of the GPIOx\_ODR register

**Note:** If BSR and BR are both valid, BSR has higher priority.

**Bits 15-0 BSR:** Portx Pin[15:0] output data set.

- 0: no action
- 1: set the corresponding bit of the GPIOx\_ODR register

**Note:** If BSR and BR are both valid, BSR has higher priority.

#### 11.14.10 GPIOx\_DSR (x=A, B, C, D)

Offset: 0x24

Reset Value: 0x00000000

31-16	15-0
RESERVED	DS
r-0h	w-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 DS:** Portx Pin[15:0] output drive strength configuration.

- 0: low drive strength (4 mA)
- 1: high drive strength (8 mA)

#### 11.14.11 GPIOx\_INT\_CR (x=A, B, C, D)

Offset: 0x28

Reset Value: 0x00000000

2*n + 1	2*n
NEG_INT_EN	POS_INT_EN
rw-0h	rw-0h

**Bits 2\*n + 1 NEG\_INT\_EN:** Portx Pin[15:0] enable interrupt triggered by falling edge.

- 0: interrupt triggered by falling edge disabled
- 1: interrupt triggered by falling edge enabled

**Bits 2\*n POS\_INT\_EN:** Portx Pin[15:0] enable interrupt triggered by rising edge.

- 0: interrupt triggered by rising edge disabled
- 1: interrupt triggered by rising edge enabled

### 11.14.12 GPIOx\_FR (x=A, B, C, D)

Offset: 0x2C

Reset Value: 0x00000000

<b>2*n + 1</b>	<b>2*n</b>
NEG_F	POS_F
rw1c-0h	rw1c-0h

**Bits 2\*n + 1 NEG\_INT\_F:** Portx Pin[15:0] interrupt flag (falling edge)

- 0: no interrupt triggered by falling edge occurred
- 1: interrupt triggered by falling edge occurred

**Bits 2\*n POS\_INT\_F:** Portx Pin[15:0] interrupt flag (rising edge)

- 0: no interrupt triggered by rising edge occurred
- 1: interrupt triggered by rising edge occurred

### 11.14.13 GPIOx\_WU\_EN (x=A, B, C, D)

Offset: 0x30

Reset Value: 0x00000000

<b>31-16</b>	<b>15-0</b>
RESERVED	WU_EN
r-0h	rw-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 WU\_EN:** Enable/disable Portx Pin[15:0] to wake-up CPU from Sleep/Stop0~2 modes.

- 0: disable Sleep/Stop0~2 wakeup
- 1: enable Sleep/Stop0~2 wakeup

### 11.14.14 GPIOx\_WU\_LVL (x=A, B, C, D)

Offset: 0x34

Reset Value: 0x00000000

<b>31-16</b>	<b>15-0</b>
RESERVED	WU_LVL
r-0h	rw-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 WU\_LVL:** Configure Portx Pin[15:0] CPU Sleep/Stop0~2 mode wakeup to high or low level.

- 0: wake-up at low level
- 1: wake-up at high level

### 11.14.15 GPIOx\_AFRL (x=A, B, C, D)

Offset: 0x38

Reset Value: 0x00000000

31-28	27-24	23-20	19-16	15-12	11-8	7-4	3-0
AF7	AF6	AF5	AF4	AF3	AF2	AF1	AF0
rw-0h							

**Bits 31-28 AF7:** Portx Pin7 function selection

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**位 27-24 AF6:** Portx Pin6 功能 MUX 选择。

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**位 23-20 AF5:** Portx Pin5 功能 MUX 选择。

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**位 19-16 AF4:** Portx Pin4 功能 MUX 选择。

- 0000: Function0
- 0001: Function1
- 0010: Function2

- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 15-12 AF3:** Portx Pin3 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 11-8 AF2:** Portx Pin2 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 7-4 AF1:** Portx Pin1 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 3-0 AF0:** Portx Pin0 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5

- 0110: Function6
- 0111: Function7
- others: Reserved

### 11.14.16 GPIOx\_AFRH (x=A, B, C)

Offset: 0x3C

Reset Value: 0x00000000

31-28	27-24	23-20	19-16	15-12	11-8	7-4	3-0
AF15	AF14	AF13	AF12	AF11	AF10	AF9	AF8
rw-0h							

**Bits 31-28 AF15:** Portx Pin15 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 27-24 AF14:** Portx Pin14 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 23-20 AF13:** Portx Pin13 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 19-16 AF12:** Portx Pin12 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 15-12 AF11:** Portx Pin11 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 11-8 AF10:** Portx Pin10 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 7-4 AF9:** Portx Pin9 function selection.

- 0000: Function0
- 0001: Function1
- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

**Bits 3-0 AF8:** Portx Pin8 function selection.

- 0000: Function0
- 0001: Function1

- 0010: Function2
- 0011: Function3
- 0100: Function4
- 0101: Function5
- 0110: Function6
- 0111: Function7
- others: Reserved

### 11.14.17 GPIOD\_AFRH

Offset: 0x3C

Reset Value: 0x00000000

31-24	23-21	20-18	17-15	14-12	11-9	8-6	5-3	2-0
RESERVED	AF15	AF14	AF13	AF12	AF11	AF10	AF9	AF8
r-0h	rw-0h							

**Bits 31-24 RESERVED:** Must be kept, and cannot be modified.

- 001: Function1
- 010: Function2
- 011: Function3
- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

**Bits 23-21 AF15:** PortD Pin15 function selection.

- 001: Function1
- 010: Function2
- 011: Function3
- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

**Bits 20-18 AF14:** PortD Pin14 function selection.

- 001: Function1
- 010: Function2
- 011: Function3
- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

**Bits 17-15 AF13:** PortD Pin13 function selection.

- 001: Function1

- 010: Function2
- 011: Function3
- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

**Bits 14-12 AF12:** PortD Pin12 function selection.

- 001: Function1
- 010: Function2
- 011: Function3
- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

**Bits 11-9 AF11:** Pin11 function selection.

- 001: Function1
- 010: Function2
- 011: Function3
- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

**Bits 8-6 AF10:** PortD Pin10 function selection.

- 001: Function1
- 010: Function2
- 011: Function3
- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

**Bits 5-3 AF9:** PortD Pin9 function selection.

- 001: Function1
- 010: Function2
- 011: Function3
- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

**Bits 2-0 AF8:** PortD Pin8 function selection.

- 001: Function1
- 010: Function2
- 011: Function3

- 100: Function4
- 101: Function5
- 110: Function6
- 111: Function7

### 11.14.18 GPIOA\_STOP3\_WU\_CR

Offset: 0x40

Reset Value: 0x00000000

31-16	15	14	13-12	11
RESERVED	STOP3_WU_EN_G1	STOP3_WU_LVL_G3	STOP3_WU_SEL_G3	STOP3_WU_EN_G2
r-0h	rw-0h	rw-0h	rw-0h	rw-0h
10	9-8	7	6	
STOP3_WU_LVL_G2	STOP3_WU_SEL_G2	STOP3_WU_EN_G1	STOP3_WU_LVL_G1	
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
5-4	3	2	1-0	
STOP3_WU_SEL_G1	STOP3_WU_EN_G0	STOP3_WU_LVL_G0	STOP3_WU_SEL_G0	
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bit 15 STOP3\_WU\_EN\_G3:** PortA Group3 wake-up pin enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 14 STOP3\_WU\_LVL\_G3:** PortA Group3 wake-up pin level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 13-12 STOP3\_WU\_SEL\_G3:** PortA Pin Group3 wake-up source selection in Stop3 mode.

- 00: PortA Pin6
- 01: PortA Pin7
- 10: PortA Pin14
- 11: PortA Pin15

**Bit 11 STOP3\_WU\_EN\_G2:** PortA Group2 wake-up pin enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 10 STOP3\_WU\_LVL\_G2:** PortA Group2 wake-up pin level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 9-8 STOP3\_WU\_SEL\_G2:** PortA Pin Group2 wake-up source selection in Stop3 mode.

- 00: PortA Pin8
- 01: PortA Pin9
- 10: PortA Pin10
- 11: PortA Pin11

**Bit 7 STOP3\_WU\_EN\_G1:** PortA Group1 wake-up pin enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 6 STOP3\_WU\_LVL\_G1:** PortA Group1 wake-up pin level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 5-4 STOP3\_WU\_SEL\_G1:** PortA Pin Group1 wake-up source selection in Stop3 mode.

- 00: PortA Pin4
- 01: PortA Pin5
- 10: PortA Pin12
- 11: PortA Pin13

**Bit 3 STOP3\_WU\_EN\_G0:** PortA Group0 wake-up pin enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 2 STOP3\_WU\_LVL\_G0:** PortA Group0 wake-up pin level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 1-0 STOP3\_WU\_SEL\_G0:** PortA Pin Group0 wake-up source selection in Stop3 mode.

- 00: PortA Pin0
- 01: PortA Pin1
- 10: PortA Pin2
- 11: PortA Pin3

### 11.14.19 GPIOx\_STOP3\_WU\_CR (x=B, C)

Offset: 0x40

Reset Value: 0x00000000

<b>31-16</b>	<b>15</b>	<b>14</b>	<b>13-12</b>	<b>11</b>
RESERVED	STOP3_WU_EN_G3	STOP3_WU_LVL_G3	STOP3_WU_SEL_G3	STOP3_WU_EN_G2
r-0h	rw-0h	rw-0h	rw-0h	rw-0h
<b>10</b>	<b>9-8</b>	<b>7</b>	<b>6</b>	
STOP3_WU_LVL_G2	STOP3_WU_SEL_G2	STOP3_WU_EN_G1	STOP3_WU_LVL_G1	
rw-0h	rw-0h	rw-0h	rw-0h	
<b>5-4</b>	<b>3</b>	<b>2</b>	<b>1-0</b>	
STOP3_WU_SEL_G1	STOP3_WU_EN_G0	STOP3_WU_LVL_G0	STOP3_WU_SEL_G0	
rw-0h	rw-0h	rw-0h	rw-0h	

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bit 15 STOP3\_WU\_EN\_G3:** Portx Pin Group3 wake-up enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 14 STOP3\_WU\_LVL\_G3:** Portx Pin Group3 wake-up level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 13-12 STOP3\_WU\_SEL\_G3:** Portx Pin Group3 wake-up source selection in Stop3 mode.

- 00: Portx Pin12
- 01: Portx Pin13
- 10: Portx Pin14
- 11: Portx Pin15

**Bit 11 STOP3\_WU\_EN\_G2:** Portx Pin Group2 wake-up enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 10 STOP3\_WU\_LVL\_G2:** Portx Pin Group2 wake-up level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 9-8 STOP3\_WU\_SEL\_G2:** Portx Pin Group2 wake-up source selection in Stop3 mode.

- 00: Portx Pin8
- 01: Portx Pin9
- 10: Portx Pin10
- 11: Portx Pin11

**Bit 7 STOP3\_WU\_EN\_G1:** Portx Pin Group1 wake-up enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 6 STOP3\_WU\_LVL\_G1:** Portx Pin Group1 wake-up level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 5-4 STOP3\_WU\_SEL\_G1:** Portx Pin Group1 wake-up source selection in Stop3 mode.

- 00: Portx Pin4
- 01: Portx Pin5
- 10: Portx Pin6
- 11: Portx Pin7

**Bit 3 STOP3\_WU\_EN\_G0:** Portx Pin Group0 wake-up enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 2 STOP3\_WU\_LVL\_G0:** Portx Pin Group0 wake-up level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 1-0 STOP3\_WU\_SEL\_G0:** Portx Pin Group0 wake-up source selection in Stop3 mode.

- 00: Portx Pin0
- 01: Portx Pin1
- 10: Portx Pin2
- 11: Portx Pin3

### 11.14.20 GPIOD\_STOP3\_WU\_CR

Offset: 0x40

Reset Value: 0x00000000

31-8		7	6
RESERVED		STOP3_WU_EN_G1	STOP3_WU_LVL_G1
r-0h		rw-0h	rw-0h
5-4	3	2	1-0
STOP3_WU_SEL_G1	STOP3_WU_EN_G0	STOP3_WU_LVL_G0	STOP3_WU_SEL_G0
rw-0h	rw-0h	rw-0h	rw-0h

**Bits 31-8 RESERVED:** Must be kept, and cannot be modified.

**Bit 7 STOP3\_WU\_EN\_G1:** PortD Pin Group1 wake-up enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 6 STOP3\_WU\_LVL\_G1:** PortD Pin Group1 wake-up level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 5-4 STOP3\_WU\_SEL\_G1:** PortD Pin Group1 wake-up source selection in Stop3 mode.

- 00: PortD Pin4
- 01: PortD Pin5
- 10: PortD Pin6
- 11: PortD Pin7

**Bit 3 STOP3\_WU\_EN\_G0:** PortD Pin Group0 Stop3 wake-up enable control in Stop3 mode.

- 0: disabled
- 1: enabled

**Bit 2 STOP3\_WU\_LVL\_G0:** PortD Pin Group0 Stop3 wake-up level selection in Stop3 mode.

- 0: low level
- 1: high level

**Bits 1-0 STOP3\_WU\_SEL\_G0:** PortD Pin Group0 Stop3 wake-up source selection in Stop3 mode.

- 00: PortD Pin0
- 01: PortD Pin1
- 10: PortD Pin2
- 11: PortD Pin3

# 12.

# LoRa Controller (LoRaC)

## 12.1 Introduction

LoRa Controller is used to control the internal RF TRX to transmit and reception LoRa signals.

## 12.2 Main Features

- SPI interface for RF TRX control
- Interrupt signal generation

## 12.3 Functional Description

### 12.3.1 Internal SPI Interface

There is an internal SPI interface in the LoRa Controller, which allows the LoRa Controller to directly control RF TRX through registers. The communication between the MCU and RF TRX is as follows:

- (1) Initialize the internal SSP in LoRa Controller.
- (2) Check the BUSY\_DIG\_SR bit in register [LORAC\\_SR](#) is 0, if it is 0, it means that RF TRX is currently free for communication.
- (3) Clear REG\_NSS bit in register [LORAC\\_NSS\\_CR](#).
- (4) Write data into register [SSP\\_DR](#) which belonging to the internal SSP of LoRa Controller.
- (5) Wait for the transmission to be completed.
- (6) Read back the data through register [SSP\\_DR](#).
- (7) Repeat Steps 4 ~ Step 6 as required.
- (8) Set REG\_NSS bit in register [LORAC\\_NSS\\_CR](#).

### 12.3.2 Timing Sequence of Power-on




Figure 12-1 Power-on Timing Sequence

As shown in the figure above, the process of power-on is:

- (1) Set NRESET\_BAT bit in register [LORAC\\_CR1](#).
- (2) Clear POR\_BAT bit in register [LORAC\\_CR1](#).
- (3) Wait for the BUSY\_DIG\_SR bit in register [LORAC\\_SR](#) to be cleared.

Tpor\_min is 100  $\mu$ s and Tnrst\_min is 50  $\mu$ s.

### 12.3.3 Interrupts

The LoRa Controller transparently transmits the RF TRX interrupt request, and generates the interrupt signal. Note that once the interrupt request of the LoRa Controller is triggered, software must send the *ClearIrqStatus* command to the RF TRX to clear the interrupt, otherwise the interrupt request will be triggered again.

## 12.4 LoRaC Registers

LORAC Base Address: 0x40009000

**Table 12-1 LORAC Registers Summary**

Register	Offset	Description
SSP_CR0	0x00	LORAC 内部 SSP 控制寄存器 0
SSP_CR1	0x04	LORAC 内部 SSP 控制寄存器 1
SSP_DR	0x08	LORAC 内部 SSP 数据寄存器
SSP_SR	0x0C	LORAC 内部 SSP 状态寄存器
SSP_CPSR	0x10	LORAC 内部 SSP 时钟分频寄存器
SSP_IMSC	0x14	LORAC 内部 SSP 中断设置寄存器
SSP_RIS	0x18	LORAC 内部 SSP 原始中断状态寄存器
SSP_MIS	0x1C	LORAC 内部 SSP 屏蔽中断状态寄存器
SSP_ICR	0x20	LORAC 内部 SSP 中断清除寄存器
SSP_DMACR	0x24	LORAC 内部 SSP DMA 控制寄存器
RESERVED	0x28-0xFC	保留
LORAC_CR0	0x100	LORAC 控制寄存器 0
LORAC_CR1	0x104	LORAC 控制寄存器 1
LORAC_SR	0x108	LORAC 状态寄存器
LORAC_NSS_CR	0x10C	LORAC NSS 控制寄存器
LORAC_SCK_CR	0x110	LORAC SCK 控制寄存器
LORAC_MOSI_CR	0x114	LORAC MOSI 控制寄存器
LORAC_MISO_SR	0x118	LORAC MISO 状态寄存器

### 12.4.1 SSP\_CR0

Offset: 0x000

Reset Value: 0x00000000

31-16	15-8	7	6	5-4	3-0
RESERVED	SCR	SPH	SPO	FRF	DSS
r	r/w	r/w	r/w	r/w	r/w

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-8 SCR:** Serial clock rate, used to set the SSP transfer rate.

$$F_{SSPCLKOUT} = \frac{F_{SSPCLK}}{CPSDVR \times (1+SCR)}$$

The formula to calculate the SSP transfer rate is as above, where CPSDVR is an even number ranging from 2 to 254.

**Bit 7 SPH:** SSP phase setting, only applied in Motorola SPI format.

**Bit 6 SPO:** SSP polarity setting, only applied in Motorola SPI format.

**Bits 5-4 FRF:** SSP frame formats setting.

- 0: Motorola SPI 格式
- 1: Texas Instruments SPI 格式
- 2: National Semiconductor Microwire 格式
- 3: 保留

**Bits 3-0 DSS:** Data width setting.

- 0: reserved
- 1: reserved
- 2: reserved
- 3: 4 bits
- 4: 5 bits
- 5: 6 bits
- 6: 7 bits
- 7: 8 bits
- 8: 9 bits
- 9: 10 bits
- 10: 11 bits
- 11: 12 bits
- 12: 13 bits
- 13: 14 bits
- 14: 15 bits
- 15: 16 bits

### 12.4.2 SSP\_CR1

Offset: 0x004

Reset Value: 0x00000000

31-4	3	2	1	0
RESERVED	SOD	MS	SSE	LBM
r	r/w	r/w	r/w	r/w

**Bits 31-4 RESERVED:** Must be kept, and cannot be modified.

**Bit 3 SOD:** SSP output disable in slave mode.

- 0: SSP output enabled in slave mode
- 1: SSP output disabled in slave mode

**Bit 2 MS:** Master/slave mode selection.

- 0: master mode
- 1: slave mode

**Bit 1 SSE:** SSP enable.

- 0: disabled
- 1: enabled

**Bit 0 LBM:** loopback mode.

- 0: normal mode
- 1: loopback mode

### 12.4.3 SSP\_DR

Offset: 0x008

Reset Value: 0x00000000

31-16	15-0
RESERVED	DATA
r	r/w

**Bits 31-16 RESERVED:** Must be kept, and cannot be modified.

**Bits 15-0 DATA:** SSP TX/RX data.

#### 12.4.4 SSP\_SR

Offset: 0x0C

Reset Value: 0x00000003

31-5	4	3	2	1	0
RESERVED	BSY	RFF	RNE	TNF	TFE
r	r	r	r	r	r

**Bits 31-5 RESERVED:** Must be kept, and cannot be modified.

**Bit 4 BSY:** SSP busy flag.

- 0: SSP is idle
- 1: SSP transfer in progress

**Bit 3 RFF:** RX FIFO full flag.

- 0: RX FIFO is not full
- 1: RX FIFO is full

**Bit 2 RNE:** RX FIFO not empty flag.

- 0: RX FIFO is empty
- 1: RX FIFO is not empty

**Bit 1 TNF:** TX FIFO not full flag.

- 0: TX FIFO is full
- 1: TX FIFO is not full

**Bit 0 TFE:** TX FIFO empty flag.

- 0: TX FIFO is not empty
- 1: TX FIFO is empty

#### 12.4.5 SSP\_CPSR

Offset: 0x0C

Reset Value: 0x00000000

31-8	7-0
RESERVED	CPSDVS
r	r/w

**Bits 31-8 RESERVED:** Must be kept, and cannot be modified.

**Bits 7-0 CPSDVS:** Clock prescaler divider, must be an even number between 2~254.

## 12.4.6 SSP\_IMSC

Offset: 0x010

Reset Value: 0x00000000

31-4	3	2	1	0
RESERVED	TXIM	RXIM	RTIM	RORIM
r	r/w	r/w	r/w	r/w

**Bits 31-4 RESERVED:** Must be kept, and cannot be modified.

**Bit 3 TXIM:** TX interrupt mask bit.

- 0: TX interrupt is masked
- 1: TX interrupt is not masked

**Bit 2 RXIM:** RX interrupt mask bit.

- 0: RX interrupt is masked
- 1: RX interrupt is not masked

**Bit 1 RTIM:** RX timeout interrupt mask bit.

- 0: RX timeout interrupt is masked
- 1: RX timeout interrupt is not masked

**Bit 0 RORIM:** RX overrun interrupt mask bit.

- 0: RX overrun interrupt is masked
- 1: RX overrun interrupt is not masked

## 12.4.7 SSP\_RIS

Offset: 0x014

Reset Value: 0x00000008

31-4	3	2	1	0
RESERVED	TXRIS	RXRIS	RTRIS	RORRIS
r	r	r	r	r

**Bits 31-4 RESERVED:** Must be kept, and cannot be modified.

**Bit 3 TXRIS:** TX raw interrupt status.

**Bit 2 RXRIS:** RX raw interrupt status.

**Bit 1 RTRIS:** RX timeout raw interrupt status.

**Bit 0 RORRIS:** RX overrun raw interrupt status.

### 12.4.8 SSP\_MIS

Offset: 0x018

Reset Value: 0x00000000

31-4	3	2	1	0
RESERVED	TXMIS	RXMIS	RTMIS	RORMIS
r	r	r	r	r

**Bits 31-4 RESERVED:** Must be kept, and cannot be modified.

**Bit 3 TXMIS:** TX masked interrupt status.

**Bit 2 RXMIS:** RX masked interrupt status.

**Bit 1 RTMIS:** RX timeout masked interrupt status.

**Bit 0 RORMIS:** RX overrun masked interrupt status.

### 12.4.9 SSP\_ICR

Offset: 0x01C

Reset Value: 0x00000000

31-2	1	0
RESERVED	RTIC	RORIC
r	w	w

**Bits 31-2 RESERVED:** Must be kept, and cannot be modified.

**Bit 1 RTIC:** RX timeout interrupt clear. This bit is cleared by software writing 1 to it, writing 0 has no effect.

**Bit 0 RORIC:** RX overrun interrupt clear. This bit is cleared by software writing 1 to it, writing 0 has no effect.

### 12.4.10 SSP\_DMACR

Offset: 0x020

Reset Value: 0x00000000

31-2	1	0
RESERVED	TXDMAE	RXDMAE
r	r/w	r/w

**Bits 31-2 RESERVED:** Must be kept, and cannot be modified.

**Bit 1 TXDMAE:** DMA TX enable.

- 0: DMA TX disabled
- 1: DMA TX enabled

**Bit 0 RXDMAE:** DMA RX enable.

- 0: DMA RX disabled
- 1: DMA RX enabled

### 12.4.11 LORAC\_CR0

Offset: 0x100

Reset Value: 0x00000000

31-11	10	9	8	7-5	4-0
RESERVED	NSS_SEL	SCK_MOSI_SEL	RESERVED	IRQ_DIG_INT_EN	RESERVED
r	r/w	r/w	r	r/w	r

**Bits 31-11 RESERVED:** Must be kept, and cannot be modified.

**Bit 10 NSS\_SEL:** NSS source selection for RF TRX.

- 0: from register LORAC\_NSS\_CR
- 1: from internal SSP of LORAC

**Bit 9 SCK\_MOSI\_SEL:** SCK/MOSI/MISO source selection for RF TRX.

- 0: from LORAC\_SCK\_CR, LORAC\_MOSI\_CR and LORA\_MISO\_SR
- 1: from internal SSP of LORAC

**Bit 8 RESERVED:** Must be kept, and cannot be modified.

**Bits 7-5 IRQ\_DIG\_INT\_EN:** IRQ\_DIG\_INT high level interrupt enable.

Bit[5] corresponds to IRQ\_DIG[0], bit[6] corresponds to IRQ\_DIG[1] and bit[7] corresponds to IRQ\_DIG[2].

- 0: disabled
- 1: enabled

**Bits 4-0 RESERVED:** Must be kept, and cannot be modified.

### 12.4.12 LORAC\_CR1

Offset: 0x104

Reset Value: 0x00000080

31-8	7	6	5
RESERVED	POR_BAT	RESERVED	NRESET_BAT
r	r/w	r	r/w
4-3	2	1	0
RESERVED	CLK_32M_EN_BAT	TCXO_EN_BAT	PWRTCXO_EN_BAT
r	r/w	r/w	r/w

**Bits 31-8 RESERVED:** Must be kept, and cannot be modified.

**Bit 7 POR\_BAT:** POR\_BAT control.

- 0: no reset
- 1: reset

**Bit 6 RESERVED:** Must be kept, and cannot be modified.

**Bit 5 NRESET\_BAT:** NRESET\_BAT control.

- 0: reset
- 1: no reset

**Bits 4-3 RESERVED:** Must be kept, and cannot be modified.

**Bit 2 CLK\_32M\_EN\_BAT:** CLK\_32M\_EN\_BAT control.

- 0: disabled
- 1: enabled

**Bit 1 TCXO\_EN\_BAT:** TCXO\_EN\_BAT control.

- 0: disabled
- 1: enabled

**Bit 0 PWRTCXO\_EN\_BAT:** PWRTCXO\_EN\_BAT control.

- 0: disabled
- 1: enabled

#### 12.4.13 LORAC\_SR

Offset: 0x108

Reset Value: 0x00000100

31-9	8	7-5	4-2	1	0
RESERVED	BUSY_DIG_SR	IRQ_DIG_SR	RESERVED	CLK_32M_RDY_BAT_SR	RESERVED
r	r	r	r	r	r

**Bits 31-9 RESERVED:** Must be kept, and cannot be modified.

**Bit 8 BUSY\_DIG\_SR:** BUSY\_DIG status flag, it indicates whether the RF TRX is busy with processing commands. This bit is set and cleared by hardware.

- 0: RF TRX is not busy
- 1: RF TRX is busy with processing commands

**Bits 7-5 IRQ\_DIG\_SR:** IRQ\_DIG flag, it indicates the RF TRX interrupt request. This bit is set and cleared by hardware. Noted that once the interrupt request is triggered, software must send the *ClearIrqStatus* command to the RF TRX to clear the interrupt, otherwise the interrupt request will be triggered again.

- 0: no interrupt
- 1: interrupt occurred

**Bits 4-2 RESERVED:** Must be kept, and cannot be modified.

**Bit 1 CLK\_32M\_RDY\_BAT\_SR:** CLK\_32M\_RDY\_BAT status flag, it indicates whether the XO32M clock for RF TRX is ready. This bit is set and cleared by hardware.

- 0: not ready
- 1: ready

**Bit 0 RESERVED:** Must be kept, and cannot be modified..

#### 12.4.14 LORAC\_NSS\_CR

Offset: 0x10C

Reset Value: 0x00000001

31-1	0
RESERVED	REG_NSS
r	r/w

**Bits 31-1 RESERVED:** Must be kept, and cannot be modified.

**Bit 0 REG\_NSS:** NSS control bit.

- 0: pull down NSS pin
- 1: pull up NSS pin

#### 12.4.15 LORAC\_SCK\_CR

偏移量: 0x110

复位值: 0x00000000

31-1	0
RESERVED	REG_SCK
r	r/w

**位 31-1 RESERVED:** 保留，不能修改。

**位 0 REG\_SCK:** sck 的寄存器控制位。

- 0: sck 拉低
- 1: sck 拉高

#### 12.4.16 LORAC\_MOSI\_CR

偏移量: 0x114

复位值: 0x00000000

31-1	0
RESERVED	REG_MOSI
r	r/w

**位 31-1 RESERVED:** 保留，不能修改。

**位 0 REG\_MOSI:** mosi 的寄存器控制位。

- 0: mosi 拉低
- 1: mosi 拉高

### 12.4.17 LORAC\_MISO\_SR

偏移量: 0x118

复位值: 0x00000000

31-1	0
RESERVED	REG_MISO
r	r

**位 31-1 RESERVED:** 保留，不能修改。

**位 0 REG\_MISO:** miso 状态位，指示 RF TRX 输出的 miso 状态。硬件置 1 与清 0。

- 0: 低电平
- 1: 高电平

# 13.

# UART

## 13.1 Introduction

支持 UART 和 IrDA 模式。

发送与接收的 FIFO 独立，深度 16，FIFO 水位可配置为  $1/8$ 、 $1/4$ 、 $1/2$ 、 $3/4$  和  $7/8$ ，禁用 FIFO 相当于 1 字符深度。16 位波特率除数整数部和 6 位波特率除数小数部。标准异步通信位，支持 5、6、7 和 8 位数据，支持奇偶校验，支持 1 个或者 2 个停止位。支持 DMA，支持假开始位检测，支持 Line Break 产生与检测，支持硬件流控。

IrDA 模式码率最高 460800，Low-Power IrDA 模式最高码率 115200，半双工。支持  $^{3/16}$  和 Low-Power (1.41~2.23 $\mu$ s) 位长度。Low-Power IrDA 模式，通过 UARTCLK 分频近似产生位长度。

可通过 ID 寄存器唯一地识别每个 UART 端口。

## 13.2 Clock and Reset

每个 UART 都有独立的 APB 总线时钟和独立的 APB 总线复位。

## 13.3 Reference Clock

UARTCLK 的频率必须要满足波特率产生的要求：

$$\begin{aligned} F_{\text{UARTCLK(min)}} &\geq 16 \times \text{baudrate}_{(\max)} \\ F_{\text{UARTCLK(max)}} &\leq 16 \times 65535 \times \text{baudrate}_{(\min)} \end{aligned}$$

例如，要产生介于 110 到 460800 之间的波特率，UARTCLK 的频率必须要介于 7.3728MHz 与 115.34MHz 之间。

同时，UARTCLK 不能大于  $5/3$  倍 PCLK： $F_{\text{UARTCLK}} \leq \frac{5}{3} * F_{\text{PCLK}}$

例如，UART 模式下，UARTCLK 为 14.7456MHz，要产生 921600 的波特率，那么 PCLK 必须大于等于 8.85276MHz。这保证了 UART 有足够的时序将接收的数据写入接收 FIFO。

## 13.4 Baud Rate Generator

波特率发生器包含产生内部 16 倍时钟的自由运行计数器，Baud16 和 IrLPBaud16。Baud16 为 UART 发送和接收控制提供时序信息，是一个宽度为 1 个 UARTCLK 周期的脉冲流，频率为 16 倍波特率。当运行在 Low-Power IrDA 模式时，IrLPBaud16 为 IrDA 编码发送比特流的脉冲宽度的产生提供时序信息。

## 13.5 FIFO

发送与接收的 FIFO 独立，通过线控寄存器 `UARTx_LCR_H{FEN}` 选择开启或者关闭。发送  $16 \times 8$ ，接收  $16 \times 12$ ，接收 FIFO 每个字符有 4 个位的状态码，FIFO 水位可通过 FIFO 中断水位选择寄存器 `UARTx_IFLS` 配置为  $\frac{1}{8}$ 、 $\frac{1}{4}$ 、 $\frac{1}{2}$ 、 $\frac{3}{4}$  和  $\frac{7}{8}$ ，当 FIFO 禁用时相当于深度 1。FIFO 状态通过查询标志寄存器 `UARTx_FR` 获取。

接收 FIFO 的[10:8]位为错误位，指示相应的错误。第 11 位为 Overrun 位，指示 Overrun 错误。

Table 13-1 Receive FIFO Bit Functions

FIFO Bit	功能
11	Overrun 错误
10	Break 错误
9	奇偶校验错误
8	帧错误
7:0	被接收数据

## 13.6 UART Operation

### 13.6.1 Baud Rate Divider

波特率除数由 16 位的整数部和 6 位的小数部组成，整数部存入寄存器 `UARTx_IBRD`，小数部存入寄存器 `UARTx_FBRD`，这允许使用任何  $> 3.6864\text{MHz}$  的时钟作为 `UARTCLK` 以支持产生所有标准波特率，满足以下公式：

$$\text{Baud Rate Divisor} = \text{UARTCLK} / (16 \times \text{BaudRate}) = \text{BRD}_I + \text{BRD}_F$$

其中  $\text{BRD}_I$  为整数部， $\text{BRD}_F$  为小数部，以小数点隔开，如下所示：

16-bit Integer Part . 6-bit Fractional Part

6 位小数部的计算方法是，将波特率除数的小数部分乘以  $64$  ( $= 2^n$ ,  $n$  为 `UARTx_FBRD` 寄存器的有效位宽度 6)，考虑到舍入误差，再加上 0.5，公式如下：

$$\text{Fractional Part} = \text{BRD}_F \times 2^n + 0.5$$

### 13.6.2 Data Transmission

发送与接收的数据都保存在 16 字节的 FIFO 里面，接收 FIFO 每个字符另有 4 个状态标志位。

发送时，数据通过数据寄存器 `UARTx_DR` 写入发送 FIFO。通过 `UARTx_CR{UARTEN}` 使能 UART，通过线控寄存器 `UARTx_LCR_H` 的配置数据位、停止位、奇偶校验等参数，数据开始发送，直到 FIFO 为空。一旦数据写入发送 FIFO，`BUSY` 信号变高，并且当数据在发送的时候

一直保持为高。只有当发送 FIFO 为空，并且位移寄存器的最后一个字符的 stop 位发送完，BUSY 信号才会变低。当 UART 没有使能的时候，BUSY 信号也为高。

### 13.6.3 Data Reception

通过  $\text{UARTx\_CR}\{\text{UARTEN}\}$  使能 UART，通过线控寄存器  $\text{UARTx\_LCR\_H}$  的配置数据位、停止位、奇偶校验等参数。

当接收为空闲， $\text{UARTRXD}$  拉低， $\text{Baud16}$  使能接收计数器开始计数，UART 模式在第 8 个计数周期开始采样。IrDA 模式在第 4 个计数周期开始采样，以允许更短的逻辑 0 脉冲。

若  $\text{UARTRXD}$  在第 8 个计数周期仍保持为低，那么有效的 start 位被检测到，否则判定为假 start，并且被忽略。

若 start 位有效，接着每 16 个  $\text{Baud16}$  周期进行一次数据采样，长度由  $\text{UARTx\_LCR\_H}\{\text{WLEN}\}$  决定。如果使能了奇偶校验，会进行奇偶校验位的比对。

最后，当  $\text{UARTRXD}$  变高，有效的 stop 位被确认到，否则发生帧错误。完整接收的字符与错误位一起被存入接收 FIFO。

## 13.7 IrDA SIR Operation

IrDA SIR ENDEC 提供了在 UART 数据流和半双工串行 SIR 接口之间转换的功能，将数据从 UART 编码输出和解码输入到 UART，有两种模式：

- **IrDA 模式**，逻辑 0 电平被转换为高电平脉冲，宽度为  $n\text{SIROUT}$  波特率比特周期的  $3/16$ ，逻辑 1 电平被转换为低电平。
- **Low-Power IrDA 模式**，发送的高电平脉冲宽度为内部  $\text{IrLPBAUD16}$  周期的 3 倍（1.63us，假定名义频率为 1.842MHz）。

IrDA SIR 物理层为半双工的通信链接，发送与接收之间切换至少要保持 10ms 的延时。这个延时必须由软件完成，因为 UART 不支持自动延时。这是必须的，因为红外接收端可能会有偏差。

### 13.7.1 Low-Power Divider

$\text{IrLPBAUD16}$  由  $\text{UARTCLK}$  分频产生，分频系数通过  $\text{UARTx\_ILPR}\{\text{ILPDVSR}\}$  配置。

$$\text{Low-Power Divider} = (\text{F}_{\text{UARTCLK}} / \text{F}_{\text{IrLPBAUD16}})$$

$\text{F}_{\text{IrLPBAUD16}}$  名义上为 1.8432MHz，满足  $1.42\text{MHz} < \text{F}_{\text{IrLPBAUD16}} < 2.12\text{MHz}$  的要求。

### 13.7.2 IrDA SIR Transmit Encoder

SIR 发送编码器将 UART 输出的 NRZ (Non Return-to-Zero) 发送比特流进行调制。IrDA 物理层使用 RZI (Return-to-Zero Inverted) 调制模式，把逻辑 0 转换为一个红外光脉冲。调制的输出脉冲流被传送到外部的输出驱动和红外发光二极管。

在 IrDA 模式，发送的脉冲宽度为 Baud16 周期的 3 倍，即  $\frac{3}{16}$  比特周期。

在 Low-Power IrDA 模式，被传输的脉冲宽度为 115200 波特率比特周期的  $\frac{3}{16}$ 。即为 1.842MHz 时钟 IrLPBaud16 周期的三倍。

如果使用了小数波特率除数，发送的 SIR 脉冲流会包含更多的抖动，这是因为使用了小数波特率除数后，不能产生一个规律间隔的 Baud16 脉冲，这些 Baud16 周期包含了不同的 UARTCLK 周期数。最坏的情况下，导致 SIR 脉冲流的抖动可以达到 3 个 UARTCLK 周期。只要  $\text{UARTCLK} > 3.6864\text{MHz}$ ，且 IrDA 的波特率小于 115200，抖动  $< 9\%$ ，这满足 SIR IrDA 抖动小于 13% 的要求。

### 13.7.3 IrDA SIR Receive Decoder

SIR 接收解码器从红外接收器解调 Return-to-Zero 比特流，输出接收到的 NRZ 串行比特流到 UART 接收输入。正常情况下，在空闲状态接收的解码器的输入为高，发送的编码器的输出与解码器输入的极性相反。

当接收的解码器输入为低则 start 位被检测到。

为防止 UART 响应接收数据输入的毛刺，在 IrDA 模式，SIRIN 上小于 Buad16 的  $\frac{3}{16}$  的脉冲会被忽略；在 Low-Power IrDA 模式，SIRIN 上小于 IrLPBuad16 的  $\frac{3}{16}$  的脉冲会被忽略。

## 13.8 UART Character Frame

UART 字符帧结构如下图所示：




Figure 13-1 UART Character Frame

## 13.9 IrDA Data Modulation

下图展示了 IrDA  $\frac{3}{16}$  数据调制的效果：




Figure 13-2 IrDA Data Modulation (3/16)

## 13.10 Hardware Flow Control

硬件流控可以通过 UARTx\_CR{CTSEn}和 UARTx\_CR{RTSEn}配置。

当 RTS 功能被使能，且接收 FIFO 水位未满，则 nUARTRTS 信号一直有效。

当 CTS 功能被使能，只有 nUARTCTS 信号有效，且发送 FIFO 不为空才会进行传输。

## 13.11 Interrupts

支持 Tx Done、Rx Done、Rx Timeout、Frame Error、Break Error、Parity Error 和 Overrun Error 中断，可以通过中断掩码设置清除寄存器 UARTx\_IMSC 配置。所有中断信号可以通过原始中断状态寄存器 UARTx\_RIS 查询到，包括未使能的中断位。通过掩码中断寄存器 UARTx\_MIS 查询当前已使能的中断，通过中断清除寄存器 UARTx\_ICR 写 1 清除相应中断。

## 13.12 DMA

支持 DMA 发送与接收，通过 UARTx\_DMACR 开启或者关闭。

## 13.13 UART Registers

UART0 基地址: 0x40003000

UART1 基地址: 0x40004000

UART2 基地址: 0x40010000

UART3 基地址: 0x40011000

Table 13-2 UART Registers Summary

寄存器	偏移量	描述
UARTx_DR	0x00	数据寄存器
UARTx_RSR_ECR	0x04	接收状态寄存器/错误清除寄存器
UARTx_RSV0[4]	0x08	4 x 4 字节保留
UARTx_FR	0x18	标志寄存器
UARTx_RSV1	0x1C	4 字节保留
UARTx_ILPR	0x20	红外低功耗计数寄存器
UARTx_IBRD	0x24	波特率整数寄存器
UARTx_FBRD	0x28	波特率小数寄存器
UARTx_LCR_H	0x2C	线控寄存器
UARTx_CR	0x30	控制寄存器
UARTx_IFLS	0x34	中断 FIFO 水位选择寄存器
UARTx_IMSC	0x38	中断掩码设置/清除寄存器
UARTx_RIS	0x3C	原始中断状态寄存器
UARTx_MIS	0x40	被掩中断状态寄存器
UARTx_ICR	0x44	中断清除寄存器
UARTx_DMACR	0x48	DMA 控制寄存器
UARTx_RSV2[997]	0x4C	4 x 997 字节保留

### 13.13.1 UARTx\_DR ( $x=0, 1, 2, 3$ )

偏移量: 0x00

复位值: 0x00000000

31-12	11	10	9	8	7-0
RESERVED	OE	BE	PE	FE	DATA
r-0h	r-0h	r-0h	r-0h	r-0h	rw-0h

**位 31-12 RESERVED:** 保留, 不可更改。

**位 11 OE:** 溢出错误标志。

- 0: 无溢出
- 1: 发生溢出

**位 10 BE:** Break 错误标志。

- 0: 未发生 Break 错误
- 1: 发生 Break 错误

接收数据的输入被拉低超过 1 个整字 (=开始位+数据+奇偶校验位+停止位) 的传输时间长度为 Break 错误。

FIFO 模式, 该错误与 FIFO 顶部的字符相关。当 Break 错误产生时, 只有一个 0 字符会被写入 FIFO。

**位 9 PE:** 奇偶校验错误标志。

- 0: 未发生奇偶校验错误
- 1: 发生奇偶校验错误

接收字符的奇偶校验位与 UARTx\_LCR\_H {EPS} 不匹配则产生奇偶校验错误。

FIFO 模式, 该错误与 FIFO 顶部的字符相关。

**位 8 FE:** 帧错误标志。

- 0: 未发生帧错误
- 1: 发生帧错误

错误表示收到的字符停止位无效。

FIFO 模式, 该错误与 FIFO 顶部的字符相关。

**位 7-0 DATA:** 发送数据字符/接收数据字符。

### 13.13.2 UARTx\_RSR\_ECR (x=0, 1, 2, 3)

偏移量: 0x04

复位值: 0x00000000

31-4	3	2	1	0
RESERVED	OE	BE	PE	FE
r-0h	r-0h	r-0h	r-0h	r-0h

**位 31-4 RESERVED:** 保留, 不可更改。

**位 3 OE:** 溢出错误标志。

- 0: 无溢出
- 1: 发生溢出。

**位 2 BE:** Break 错误标志。

- 0: 未发生 Break 错误
- 1: 发生 Break 错误

接收数据的输入被拉低超过 1 个整字 (=开始位+数据+奇偶校验位+停止位) 的传输时间长度为 Break 错误。

FIFO 模式, 该错误与 FIFO 顶部的字符相关。当 Break 错误产生时, 只有一个 0 字符会被写入 FIFO。

**位 1 PE:** 奇偶校验错误标志。

- 0: 未发生奇偶校验错误
- 1: 发生奇偶校验错误

接收字符的奇偶校验位与 UARTx\_LCR\_H {EPS} 不匹配则产生奇偶校验错误。

FIFO 模式, 该错误与 FIFO 顶部的字符相关。

**位 0 FE:** 帧错误标志。

- 0: 未发生帧错误帧
- 1: 发生帧错误

错误表示收到的字符停止位无效。

FIFO 模式, 该错误与 FIFO 顶部的字符相关。

### 13.13.3 UARTx\_FR ( $x=0, 1, 2, 3$ )

偏移量: 0x18

复位值: 0x00000000

31-8	7	6	5	4	3	2-0
RESERVED	TXFE	RXFF	TXFF	RXFE	BUSY	RESERVED
r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h

**位 31-8 RESERVED:** 保留, 不可更改。

**位 7 TXFE:** 发送 FIFO 空。

- 0: 发送 FIFO/数据寄存器不为空
- 1: 发送 FIFO/数据寄存器为空

与 UARTx\_LCR\_H{FEN} 位相关, 该位不能用于指示发送位移寄存器中是否有数据。

**位 6 RXFF:** 接收 FIFO 满。

- 0: 接收 FIFO/数据寄存器未满
- 1: 接收 FIFO/数据寄存器满

与 UARTx\_LCR\_H{FEN} 位相关。

**位 5 TXFF:** 发送 FIFO 满。

- 0: 发送 FIFO/数据寄存器未满
- 1: 发送 FIFO/数据寄存器满

与 UARTx\_LCR\_H{FEN} 位相关。

**位 4 RXFE:** 接收 FIFO 空标志。

- 0: 接收 FIFO/数据寄存器不为空
- 1: 接收 FIFO/数据寄存器为空

与 UARTx\_LCR\_H{FEN} 位相关。

**位 3 BUSY:** 忙标志。

- 0: 无数据发送
- 1: 正在发送数据

该位在发送 FIFO 变为非空状态马上置 1, 不论 UART 是否使能。

**位 2-0 RESERVED:** 保留, 不可更改。

#### 13.13.4 UARTx\_ILPR (x=0, 1, 2, 3)

偏移量: 0x20

复位值: 0x00000000

31-8	7-0
RESERVED	ILPDVSR
r-0h	rw-0h

位 31-8 RESERVED: 保留, 不可更改。

位 7-0 ILPDVSR: 低功耗除数值, 0 为非法值, 写入 0 将导致无 IrLPBaud16 产生。

#### 13.13.5 UARTx\_IBRD (x=0, 1, 2, 3)

偏移量: 0x24

复位值: 0x00000000

31-16	15-0
RESERVED	BAUD_DIVINT
r-0h	rw-0h

位 31-16 RESERVED: 保留, 不可更改。

位 15-0 BAUD\_DIVINT: 波特率除数整数部。

#### 13.13.6 UARTx\_FBRD (x=0, 1, 2, 3)

偏移量: 0x28

复位值: 0x00000000

31-6	5-0
RESERVED	BAUD_DIVFRAC
r-0h	rw-0h

位 31-6 RESERVED: 保留, 不可更改。

位 5-0 BAUD\_DIVFRAC: 波特率除数小数部。

### 13.13.7 UARTx\_LCR\_H ( $x=0, 1, 2, 3$ )

偏移量: 0x2C

复位值: 0x00000000

31-7	6-5	4	3	2	1	0
RESERVED	WLEN	FEN	STP2	EPS	PEN	BRK
r-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

**位 31-7 RESERVED:** 保留, 不可更改。

**位 6-5 WLEN:** 数据位长度。

- 00: 5 位
- 01: 6 位
- 10: 7 位
- 11: 8 位

**位 4 FEN:** FIFO 使能。

- 0: 禁用 FIFO 模式
- 1: 使能 FIFO 模式

**位 3 STP2:** 停止位选择。

- 0: 1 个停止位
- 1: 2 个停止位

**位 2 EPS:** 偶校验位选择。

- 0: 奇校验
- 1: 偶校验

当 PEN 为 0 时该位无效。

**位 1 PEN:** 奇偶校验使能。

- 0: 禁用奇偶校验功能
- 1: 使能奇偶校验功能, 发送产生奇偶校验位, 接收检查奇偶校验位

**位 0 BRK:** 发送 Break。

- 写 0: 结束 Break 命令
- 写 1: 当前字符发送完成后, UART\_TXD 引脚一直拉低

为确保 Break 命令的执行, 软件必须至少保持该位被设置超过 2 个完整的帧长度。

### 13.13.8 UARTx\_CR ( $x=0, 1, 2, 3$ )

偏移量: 0x30

复位值: 0x00000000

31-24		23-16	15	14	13-10
RESERVED		RESERVED	CTSEn	RTSEn	RESERVED
r-0h		r-0h	rw-0h	rw-0h	r-0h
9	8	7-3	2	1	0
RXE	TXE	RESERVED	SIRLP	SIREN	UARTEN
rw-0h	rw-0h	r-0h	rw-0h	rw-0h	rw-0h

**位 31-16 RESERVED:** 保留, 不可更改。

**位 15 CTSEn:** 硬件 CTS 流控使能。

- 0: 关闭硬件 CTS 流控
- 1: 开启硬件 CTS 流控

**位 14 RTSEn:** 硬件 RTS 流控使能。

- 0: 关闭硬件 RTS 流控
- 1: 开启硬件 RTS 流控

**位 13-10 RESERVED:** 保留, 不可更改。

**位 9 RXE:** 接收使能。

- 写 0: 禁止接收, 若当前正在接收数据, 将在这一帧数据接收完成后停止
- 写 1: 使能接收

**位 8 TXE:** 发送使能。

- 写 0: 禁止发送, 若当前有数据在发送, 将在这一帧数据发送完成后停止
- 写 1: 使能发送

**位 7-3 RESERVED:** 保留, 不可更改。

**位 2 SIRLP:** Low-Power IrDA 使能。

- 0: 低电位以  $3/16$  比特周期的脉冲宽度传输。
- 1: 低电位以 3 倍 IrLPBAUD16 周期的脉冲宽度来传输, 有利于降低功耗, 但是也会缩短传输距离。

**位 1 SIRE:** IrDA 使能。

- 0: 关闭 IrDA SIR ENDEC, SIR\_OUT 保持低, SIR\_IN 被忽略。数据在 UART\_TXD 和 UART\_RXD 上传输。
- 1: 开启 IrDA SIR ENDEC, UART\_TXD 保持高, UART\_RXD 被忽略。数据在 SIR\_OUT 和 SIR\_IN 上传输。

若 UARTEN 位为 0, 该位无效。

**位 0 UARTEN:** 串口使能。

- 写 0: 关闭 UART 功能, 若当前有数据在发送或者接收, 将在这一帧数据传输完成后再关闭 UART。
- 写 1: 使能 UART 功能

### 13.13.9 UARTx\_IFLS (x=0, 1, 2, 3)

偏移量: 0x34

复位值: 0x00000000

31-6	5-3	2-0
RESERVED	RXIFLSEL	TXIFLSEL
r-0h	rw-0h	rw-0h

**位 31-6 RESERVED:** 保留, 不可更改。

**位 5-3 RXIFLSEL:** 接收 FIFO 中断水位选择。

- 000: 接收 FIFO 水位 $\geq 1/8$
- 001: 接收 FIFO 水位 $\geq 1/4$
- 010: 接收 FIFO 水位 $\geq 1/2$
- 011: 接收 FIFO 水位 $\geq 3/4$
- 100: 接收 FIFO 水位 $\geq 7/8$
- 101~111: 保留

**位 2-0 TXIFLSEL:** 发送 FIFO 中断水位选择。

- 000: 发送 FIFO 水位 $\geq 1/8$
- 001: 发送 FIFO 水位 $\geq 1/4$
- 010: 发送 FIFO 水位 $\geq 1/2$
- 011: 发送 FIFO 水位 $\geq 3/4$
- 100: 发送 FIFO 水位 $\geq 7/8$
- 101~111: 保留

### 13.13.10 UARTx\_IMSC (x=0, 1, 2, 3)

偏移量: 0x38

复位值: 0x00000000

31-16	15-11	10	9	8	7	6	5	4	3-0
RESERVED	RESERVED	OEIM	BEIM	PEIM	FEIM	RTIM	TXIM	RXIM	RESERVED
r-0h	r-0h	rw-0h	r-0h						

**位 31-11 RESERVED:** 保留, 不可更改。

**位 10 OEIM:** Overrun 错误中断掩码。

- 0: 禁用 Overrun 错误中断
- 1: 使能 Overrun 错误中断

**位 9 BEIM:** Break 错误中断掩码。

- 0: 禁用 Break 错误中断
- 1: 使能 Break 错误中断

**位 8 PEIM:** 校验错误中断掩码。

- 0: 禁用校验错误中断

- 1: 使能校验错误中断

**位 7 FEIM:** 帧错误中断掩码。

- 0: 禁用帧错误中断
- 1: 使能帧错误中断

**位 6 RTIM:** 接收超时中断掩码。

- 0: 禁用接收超时中断
- 1: 使能接收超时中断

**位 5 TXIM:** 发送完成中断掩码。

- 0: 禁用发送完成中断
- 1: 使能发送完成中断

**位 4 RXIM:** 接收完成中断掩码。

- 0: 禁用接收完成中断
- 1: 使能接收完成中断

**位 3-0 RESERVED:** 保留, 不可更改。

### 13.13.11 UARTx\_RIS (x=0, 1, 2, 3)

偏移量: 0x3C

复位值: 0x00000000

31-16	15-11	10	9	8	7	6	5	4	3-0
RESERVED	RESERVED	OERIS	BERIS	PERIS	FERIS	RTRIS	TXRIS	RXRIS	RESERVED
r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h

**位 31-11 RESERVED:** 保留, 不可更改。

**位 10 OERIS:** Overrun 错误原始中断状态。

**位 9 BERIS:** Break 错误原始中断状态。

**位 8 PERIS:** 校验错误原始中断状态。

**位 7 FERIS:** 帧错误原始中断状态。

**位 6 RTRIS:** 接收超时原始中断状态。

**位 5 TXRIS:** 发送完成原始中断状态。

**位 4 RXRIS:** 接收完成原始中断状态。

**位 3-0 RESERVED:** 保留, 不可更改。

### 13.13.12 UARTx\_MIS (x=0, 1, 2, 3)

偏移量: 0x40

复位值: 0x00000000

31-16	15-11	10	9	8	7	6	5	4	3-0
RESERVED	RESERVED	OEMIS	BEMIS	PEMIS	FEMIS	RTMIS	TXMIS	RXMIS	RESERVED
r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h

**位 31-11 RESERVED:** 保留, 不可更改。

**位 10 OEMIS:** Overrun 错误中断状态。

**位 9 BEMIS:** Break 错误中断状态。

**位 8 PEMIS:** 校验错误中断状态。

**位 7 FEMIS:** 帧错误中断状态。

**位 6 RTMIS:** 接收超时中断状态。

**位 5 TXMIS:** 发送完成中断状态。

**位 4 RXMIS:** 接收完成中断状态。

**位 3-0 RESERVED:** 保留, 不可更改。

### 13.13.13 UARTx\_ICR (x=0, 1, 2, 3)

偏移量: 0x44

复位值: 0x00000000

31-16	15-11	10	9	8	7	6	5	4	3-0
RESERVED	RESERVED	OEIC	BEIC	PEIC	FEIC	RTIC	TXIC	RXIC	RESERVED
r-0h	r-0h	w-0h	r-0h						

**位 31-11 RESERVED:** 保留, 不可更改。

**位 10 OEIC:** Overrun 错误中断清除。

- 写 0: 无效
- 写 1: 清除 overrun 中断

**位 9 BEIC:** Break 错误中断清除。

- 写 0: 无效
- 写 1: 清除 Break 错误中断

**位 8 PEIC:** 校验错误中断清除。

- 写 0: 无效
- 写 1: 清除校验错误中断

**位 7 FEIC:** 帧错误中断清除。

- 写 0: 无效
- 写 1: 清除帧错误中断

**位 6 RTIC:** 接收超时中断清除。

- 写 0: 无效
- 写 1: 清除接收超时中断

**位 5 TXIC:** 发送完成中断清除。

- 写 0: 无效
- 写 1: 清除发送完成中断

**位 4 RXIC:** 接收完成中断清除。

- 写 0: 无效
- 写 1: 清除接收完成中断

**位 3-0 RESERVED:** 保留, 不可更改。

#### 13.13.14 UARTx\_DMACR (x=0, 1, 2, 3)

偏移量: 0x48

复位值: 0x00000000

31-3	2	1	0
RESERVED	DMAONERR	TXDMAE	RXDMAE
r-0h	rw-0h	rw-0h	rw-0h

**位 31-3 RESERVED:** 保留, 不可更改。

**位 2 DMAONERR:** DMA 错误。

**位 1 TXDMAE:** 发送 DMA 使能。

- 0: 关闭发送 DMA 功能
- 1: 开启发送 DMA 功能

**位 0 RXDMAE:** 接收 DMA 使能。

- 0: 关闭接收 DMA 功能
- 1: 开启接收 DMA 功能

### 13.13.15 UARTx\_ID[8] (x=0, 1, 2, 3)

#### 13.13.15.1 PeriphID0

偏移量: 0x0FE0

复位值: 0x00000000

31-8	7-0
RESERVED	PARTNUMBER0
r-0h	r-11h

位 31-8 RESERVED: 保留, 不可更改。

位 7-0 PARTNUMBER0: =0x11

#### 13.13.15.2 PeriphID1

偏移量: 0x0FE4

复位值: 0x00000000

31-8	7-4	3-0
RESERVED	DESIGNER0	PARTNUMBER1
r-0h	r-1h	r-0h

位 31-8 RESERVED: 保留, 不可更改。

位 7-4 DESIGNER0: =0x1

位 3-0 PARTNUMBER1: =0x0

#### 13.13.15.3 PeriphID2

偏移量: 0x0FE8

复位值: 0x00000000

31-8	7-4	3-0
RESERVED	REVISION0	DESIGNER1
r-0h	r-xh	r-0h

位 31-8 RESERVED: 保留, 不可更改

位 7-4 REVISION0:

- 0x0: r1p0
- 0x1: r1p1
- 0x2: r1p3/r1p4
- 0x3: r1p5

位 3-0 DESIGNER1: =0x0

#### 13.13.15.4 PeriphID3

偏移量: 0x0FEC

复位值: 0x00000000

31-8	7-0
RESERVED	CONFIGURATION
r-0h	r-0h

位 31-8 RESERVED: 保留, 不可更改。

位 7-0 CONFIGURATION: =0x00

#### 13.13.15.5 PCellID0

偏移量: 0x0FD0

复位值: 0x00000000

31-8	7-0
RESERVED	CellID0
r-0h	r-dh

位 31-8 RESERVED: 保留, 不可更改。

位 7-0 CellID0: =0x0d

#### 13.13.15.6 PCellID1

偏移量: 0x0FD4

复位值: 0x00000000

31-8	7-0
RESERVED	CellID1
r-0h	r-f0h

位 31-8 RESERVED: 保留, 不可更改。

位 7-0 CellID1: =0xf0

### 13.13.15.7 PCellID2

偏移量: 0x0FD8

复位值: 0x00000000

31-8	7-0
RESERVED	CellID2
r-0h	r-5h

位 31-8 RESERVED: 保留, 不可更改。

位 7-0 CellID2: =0x05

### 13.13.15.8 PCellID3

偏移量: 0x0FDC

复位值: 0x00000000

31-8	7-0
RESERVED	CellID3
r-0h	r-b1h

位 31-8 RESERVED: 保留, 不可更改。

位 7-0 CellID3: =0xb1

# 14.

# SSP

## 14.1 Introduction

SSP (Synchronous serial port) 是一种同步串行接口，支持 MASTER 和 SLAVE 模式。

SSP 支持多种帧格式，并且可以根据需要配置数据宽度和输出速率。

## 14.2 Main Features

- 支持 MASTER 和 SLAVE 模式的配置
- 最大支持 16MHz 输出
- 支持 16-bit 宽，深度为 8 的 TX/RX FIFO
- 支持多种帧格式
- 支持 4-16 bit 数据宽度
- 支持 DMA 请求
- 支持中断请求

## 14.3 Functional Description

### 14.3.1 Basic Information

SSP 主要有 4 个 pin: SSP\_NSS, SSP\_CLK, SSP\_TX 和 SSP\_RX。

#### 1. **SSP\_NSS**

SSP 片选信号，低有效。

#### 2. **SSP\_CLK**

SSP 时钟信号，对 MASTER 模式来说是时钟输出，对 SLAVE 模式来说是时钟输入。

#### 3. **SSP\_TX**

SSP 发送信号，无论 MASTER 模式还是 SLAVE 模式，均为发送 pin。

#### 4. **SSP\_RX**

SSP 接收信号，无论 MASTER 模式还是 SLAVE 模式，均为接收 pin。

SSP 与 SPI 设备的连接如下图，需注意 SSP\_TX/SSP\_RX 与 SPI\_MOSI/SPI\_MISO 的不同。




Figure 14-1 Connection between a SSP Master and a SPI Slave




Figure 14-2 Connection between a SPI Master and a SSP Slave

### 14.3.2 Clock Division

SSP 时钟约束条件:

- (1) 最大支持的输出时钟为 16MHz
- (2) MASTER 模式下时钟最大为 PCLK 的 1/2
- (3) SLAVE 模式下时钟最大为 PCLK 的 1/12

MASTER 模式下时钟输出的公式如下:

$$F_{SSPCLKOUT} = \frac{F_{SSPCLK}}{CPSDVR \times (1+SCR)}$$

Figure 14-3 MASTER mode clock output calculation

SSPCLK 为 SSP 的接口时钟, SSPCLKOUT 为 SSP 的输出时钟。以默认 24MHz 为例, 如果要输出 1MHz 的时钟, 设置 CPSDVR 为 2, 设置 SCR 为 11。

### 14.3.3 Data Format

SSP 支持 3 种帧格式：

- Motorola SPI
- Texas Instruments SPI
- National Semiconductor Microwire

### 14.3.4 DMA Transfer

**SSP DMA 发送过程：**

- (1) 将寄存器 SSP\_DMACR 中的 TXDMAE 位配置为使能；
- (2) 将寄存器 SSP\_DR 地址配置为 DMA 的目的地址；
- (3) 将发送数据的内存地址配置为 DMA 的源地址；
- (4) 配置 DMA 的 SRC\_TR\_WIDTH 和 DES\_TR\_WIDTH 为 0 (数据位宽为 8bit)；
- (5) 配置 DMA 的 SRC\_MSIZE 和 DEST\_MSIZE 为 1 (burst length 为 4)；
- (6) 配置 DMA 的数据传输总长度；
- (7) 配置 DMA 的 handshake 类型为对应 SSP 的 TX 类型 (如 SSP0 为 DMA\_HANDSHAKE\_SSP\_0\_TX)；
- (8) 激活 DMA 通道。

当 DMA 传输完成后，会将 DMA\_CHENREG 寄存器的 CH\_EN\_x 位清 0。

**SSP DMA 接收过程：**

- (1) 将寄存器 SSP\_DMACR 中的 RXDMAE 位配置为使能；
- (2) 将寄存器 SSP\_DR 地址配置为 DMA 的源地址；
- (3) 将数据接收的内存地址配置为 DMA 的目的地址；
- (4) 配置 DMA 的 SRC\_TR\_WIDTH 和 DES\_TR\_WIDTH 为 0 (数据位宽为 8bit)；
- (5) 配置 DMA 的 SRC\_MSIZE 和 DEST\_MSIZE 为 1 (burst length 为 4)；
- (6) 配置 DMA 的数据传输总长度；
- (7) 配置 DMA 的 handshake 类型为对应 SSP 的 RX 类型 (如 SSP0 为 DMA\_HANDSHAKE\_SSP\_0\_RX)；
- (8) 激活 DMA 通道。

当 DMA 传输完成后，会将 DMA\_CHENREG 寄存器的 CH\_EN\_x 位清 0。

### 14.3.5 Interrupts

SSP 主要有四个中断：SSP RX 中断，SSP TX 中断，SSP RX OVERRUN 中断和 SSP RX TIMEOUT。

#### 1. SSP RX 中断

当 SSP RX FIFO 中有大于等于 4 个数据时触发。

#### 2. SSP TX 中断

当 SSP TX FIFO 中有小于等于 4 个数据时触发。

#### 3. SSP RX Overrun 中断

当 SSP RX FIFO 已满，继续收到数据时触发。

#### 4. SSP RX Timeout 中断

当 SSP RX FIFO 不为空，但是 SSP 在 32bit 传输周期中未继续收到数据时触发。

## 14.4 SSP Registers

SSP0 寄存器基地址: 0x40006000

SSP1 寄存器基地址: 0x40012000

SSP2 寄存器基地址: 0x40013000

Table 14-1 SSP Registers Summary

寄存器	偏移量	描述
SSP_CR0	0x00	控制寄存器 0
SSP_CR1	0x04	控制寄存器 1
SSP_DR	0x08	数据寄存器
SSP_SR	0x0C	状态寄存器
SSP_CPSR	0x10	时钟分频寄存器
SSP_IMSC	0x14	中断设置寄存器
SSP_RIS	0x18	原始中断状态寄存器
SSP_MIS	0x1C	屏蔽中断状态寄存器
SSP_ICR	0x20	中断清除寄存器
SSP_DMACR	0x24	DMA 控制寄存器

### 14.4.1 SSP\_CR0

偏移量: 0x00

复位值: 0x00000000

31-16	15-8	7	6	5-4	3-0
RESERVED	SCR	SPH	SPO	FRF	DSS
r	r/w	r/w	r/w	r/w	r/w

**位 31-16 RESERVED:** 保留, 不能修改。

**位 15-8 SCR:** 串行时钟速率, 用于设置 SSP 传输的数据速率。

$$F_{SSPCLKOUT} = \frac{F_{SSPCLK}}{CPSDVR \times (1+SCR)}$$

SSP 的数据速率计算公式如上, 其中 CPSDVR 是取值 2 到 254 的偶数。

**位 7 SPH:** SSP 相位设置, 仅应用于 Motorola SPI 格式。

**位 6 SPO:** SSP 极性设置, 仅应用于 Motorola SPI 格式。

**位 5-4 FRF:** SSP 帧格式设置。

- 0: Motorola SPI 格式
- 1: Texas Instruments SPI 格式
- 2: National Semiconductor Microwire 格式
- 3: 保留

**位 3-0 DSS:** 数据位宽设置。

- 0: 保留
- 1: 保留
- 2: 保留
- 3: 4 bit
- 4: 5 bit
- 5: 6 bit
- 6: 7 bit
- 7: 8 bit
- 8: 9 bit
- 9: 10 bit
- 10: 11 bit
- 11: 12 bit
- 12: 13 bit
- 13: 14 bit
- 14: 15 bit
- 15: 16 bit

#### 14.4.2 SSP\_CR1

偏移量: 0x04

复位值: 0x00000000

31-4	3	2	1	0
RESERVED	SOD	MS	SSE	LBM
r	r/w	r/w	r/w	r/w

**位 31-4 RESERVED:** 保留, 不能修改。

**位 3 SOD:** 从模式输出禁止。

- 0: 从模式下, SSP 可以输出
- 1: 从模式下, SSP 不可输出

**位 2 MS:** 主从模式选择。

- 0: 主模式
- 1: 从模式

**位 1 SSE:** SSP 使能。

- 0: 不使能
- 1: 使能

**位 0 LBM:** 回环模式。

- 0: 正常模式
- 1: 回环模式

#### 14.4.3 SSP\_DR

偏移量: 0x08

复位值: 0x00000000

31-16	15-0
RESERVED	DATA
r	r/w

**位 31-16 RESERVED:** 保留, 不能修改。

**位 15-0 DATA:** SSP TX/RX 数据。

#### 14.4.4 SSP\_SR

偏移量: 0x0C

复位值: 0x00000003

31-5	4	3	2	1	0
RESERVED	BSY	RFF	RNE	TNF	TFE
r	r	r	r	r	r

**位 31-5 RESERVED:** 保留, 不能修改。

**位 4 BSY:** SSP 忙标识。

- 0: SSP 空闲
- 1: SSP 正在传输中

**位 3 RFF:** RX FIFO 满标识。

- 0: RX FIFO 未满
- 1: RX FIFO 满

**位 2 RNE:** RX FIFO 非空标识。

- 0: RX FIFO 为空
- 1: RX FIFO 不为空

**位 1 TNF:** TX FIFO 非满标识。

- 0: TX FIFO 满
- 1: TX FIFO 未满

**位 0 TFE:** TX FIFO 空标识。

- 0: TX FIFO 不为空
- 1: TX FIFO 为空

#### 14.4.5 SSP\_CPSR

偏移量: 0x0C

复位值: 0x00000000

31-8	7-0
RESERVED	CPSDVS
r	r/w

**位 31-8 RESERVED:** 保留, 不能修改。

**位 7-0 CPSDVS:** 时钟分频因子, 必须为 2-254 之间的偶数。

#### 14.4.6 SSP\_IMSC

偏移量: 0x00

复位值: 0x00000000

31-4	3	2	1	0
RESERVED	TXIM	RXIM	RTIM	RORIM
r	r/w	r/w	r/w	r/w

**位 31-4 RESERVED:** 保留, 不能修改。

**位 3 TXIM:** TX 中断屏蔽位。

- 0: 不允许产生 TX 中断
- 1: 允许产生 TX 中断

**位 2 RXIM:** RX 中断屏蔽位。

- 0: 不允许产生 RX 中断
- 1: 允许产生 RX 中断

**位 1 RTIM:** RX TIMEOUT 中断屏蔽位。

- 0: 不允许产生 RX TIMEOUT 中断
- 1: 允许产生 RX TIMEOUT 中断

**位 0 RORIM:** RX OVERRUN 中断屏蔽位。

- 0: 不允许产生 RX OVERRUN 中断
- 1: 允许产生 RX OVERRUN 中断

#### 14.4.7 SSP\_RIS

偏移量: 0x00

复位值: 0x00000008

31-4	3	2	1	0
RESERVED	TXRIS	RXRIS	RTRIS	RORRIS
r	r	r	r	r

**位 31-4 RESERVED:** 保留, 不能修改。

**位 3 TXRIS:** TX 原始中断状态。

**位 2 RXRIS:** RX 原始中断状态。

**位 1 RTRIS:** RX TIMEOUT 原始中断状态。

**位 0 RORRIS:** RX OVERRUN 原始中断状态。

#### 14.4.8 SSP\_MIS

偏移量: 0x00

复位值: 0x00000000

31-4	3	2	1	0
RESERVED	TXMIS	RXMIS	RTMIS	RORMIS
r	r	r	r	r

**位 31-4 RESERVED:** 保留, 不能修改。

**位 3 TXMIS:** TX 屏蔽中断状态。

**位 2 RXMIS:** RX 屏蔽中断状态。

**位 1 RTMIS:** RX TIMEOUT 屏蔽中断状态。

**位 0 RORMIS:** RX OVERRUN 屏蔽中断状态。

#### 14.4.9 SSP\_ICR

偏移量: 0x00

复位值: 0x00000000

31-2	1	0
RESERVED	RTIC	RORIC
r	w	w

**位 31-2 RESERVED:** 保留, 不能修改。

**位 1 RTIC:** RX TIMEOUT 中断清除, 写 1 清除, 写 0 无效。

**位 0 RORIC:** RX OVERRUN 中断清除, 写 1 清除, 写 0 无效。

#### 14.4.10 SSP\_DMCR

偏移量: 0x00

复位值: 0x00000000

31-2	1	0
RESERVED	TXDMAE	RXDMAE
r	r/w	r/w

**位 31-2 RESERVED:** 保留, 不能修改。

**位 1 TXDMAE:** DMA TX 使能。

- 0: 关闭 DMA TX
- 1: 使能 DMA TX

**位 0 RXDMAE:** DMA RX 使能。

- 0: 关闭 DMA RX
- 1: 使能 DMA RX

# 15.

# I2C

## 15.1 Introduction

I2C 总线接口单元支持主机模式和从机模式。SDA 为数据传输线，SCL 为参考时钟线。支持多主机和总线仲裁功能。支持 100Kbps 标准速率模式，和 400Kbps 快速模式。支持 FIFO 模式，发送 FIFO 深度 8，接收 FIFO 深度 16，FIFO 的读写指针可配。




Figure 15-1 I2C Block Diagram

## 15.2 Start and Stop Conditions

Start 条件：当 SCL 为高时，SDA 从高跳变为低则产生 Start 条件。

Stop 条件：当 SCL 为高时，SDA 从低跳变为高则产生 Stop 条件。




Figure 15-2 SDA and SCL Signals During Start and Stop Conditions

通过配置 I2Cx\_CR{START} 和 I2Cx\_CR{STOP} 来开始一个字节的传输，或者产生 Start、Repeated Start 和 Stop 条件。

Table 15-1 Start and Stop Conditions

Start 位	Stop 位	条件	描述
0	0	无 Start 和 Stop	当有多个数据字节将要被传输的时候，I2C 不会发送 Start 或者 Stop 条件
0	1	Start 或 Repeated Start	I2C 发送一个 Start 条件然后再发送 I2Cx_DBR 内的 8 位数据。Start 发送前，I2Cx_DBR 必须要包含 7 位的从地址和 1 位的 R/nW。 Repeated Start 条件，I2Cx_DBR 包含目标从设备地址和 R/nW 位，这允许主机在不释放总线的情况下进行多次传输。 接口停留在主机发送模式用于写，切换到主机接收模式用于读。
1	x	Stop 条件	在主机发送模式，I2Cx_DBR 内的 8 位数据发送完成之后在总线上发送一个 Stop 条件。 在主机接收模式，I2Cx_CR{ACKNAK}必需置 1 用来发送一个 NAK 脉冲，接收的数据被存入 I2Cx_DBR 寄存器，然后在总线上发送一个 Stop 条件。

### 1. Start 条件

Start 条件和 I2Cx\_DBR 内的数据在 I2Cx\_CR{TB}被置 1 后开始发送。写请求，I2C 总线停留在主机发送模式，读请求将停留在主机接收模式。Repeated Start 条件，改变读写或者

目标从设备地址, I2Cx\_DBR 将包含更新的从设备地址和 R/nW 位。

I2C 不会清除 Start 条件。如果在开始发送 Start 条件的时候丢失总线仲裁, I2C 会在总线空闲的时候重新尝试发送一个 Start 条件。

## 2. 无 Start 或者 Stop 条件

当 I2C 在发送多个数据字节的时候, I2Cx\_CR{START}=0, I2Cx\_CR{STOP}=0, 此时无 Start 或者 Stop 条件。软件写数据字节, I2C 将 I2Cx\_SR{ITE}置 1 并且清除 I2Cx\_CR{TB}。软件继续写一个新的字节到 I2Cx\_DBR 寄存器, 并且把 I2Cx\_CR{TB}置 1, 开始一个新的字节发送。这个过程一直继续, 直到软件把 I2Cx\_CR{START}或者 I2Cx\_CR{STOP}置 1, I2C 在发送完一个 Start、Stop 或 Repeated Start 条件后, I2Cx\_CR{START} 和 I2Cx\_CR{STOP}不会被自动清 0。

在每个字节与 ACK/NAK 被发送完成后, I2C 一直将 SCL 拉低等待, 直到 I2Cx\_CR{TB}被置 1。

## 3. 停止条件

停止条件结束一次数据传输。在主机发送模式, I2Cx\_CR{STOP}和 I2Cx\_CR{TB}必须置 1 来开始最后一个字节的传输。在主机接收模式, I2Cx\_CR{ACKNAK}、I2Cx\_CR{STOP}和 I2Cx\_CR{TB}必须置 1 来开始最后一个字节的接收。Stop 条件发送完成之后, 软件必须把 I2Cx\_CR{STOP}清 0。

## 15.3 Data Transfer Sequence

I2C 以 1 字节递增的方式传输数据, 遵循以下顺序:

1. Start
2. 7 位从机地址
3. R/nW 位
4. Acknowledge
5. 8 位数据
6. Acknowledge
7. 重复步骤 5 和步骤 6
8. Repeated Start (重复步骤 1) 或 Stop

## 15.4 Data and Addressing

I2C 数据 Buffer 寄存器 I2Cx\_DBR 和 I2C 从地址寄存器 I2Cx\_SAR 管理数据和从机寻址。I2Cx\_DBR 包含 1 字节数据或者 7 位目标从机地址和 1 位 R/nW。I2Cx\_SAR 包含 I2C 单元自身的从机地址。I2C 接收完一个完整字节数据和 ACK 后将数据存入 I2Cx\_DBR。发送时，CPU 将数据写入 I2Cx\_DBR，当 I2Cx\_CR{TB}置 1 后把数据发送到总线上。

### 1. 主机或者从机发送模式：

- (1) 将数据写入 I2Cx\_DBR 寄存器开始一次主机事务，或者在 I2Cx\_SR{ITE} 置 1 后发送下一个字节。
- (2) 当 I2Cx\_CR{TB} 置 1 后发送 I2Cx\_DBR 中的数据。
- (3) 如果使能了 I2Cx\_CR{ITEIE}，在发送完一个字节和 ACK 后会触发 I2Cx\_DBR 空中断。
- (4) 在 CPU 写 I2Cx\_DBR 寄存器前，当 I2C 已准备好发送下一个字节，且无 Stop 条件，I2C 处于等待状态，直到 CPU 写 I2Cx\_DBR 寄存器并且把 I2Cx\_CR{TB} 置 1。

**注意：**在 FIFO 模式，以 TX FIFO 替代 I2Cx\_DBR。

### 2. 主机或者从机接收模式：

- (1) 当一个完整字节数据被接收后（使能 I2Cx\_CR{DRFIE}，触发 I2Cx\_DBR 接收满中断，I2Cx\_SR{IRF} 被置 1），CPU 读 I2Cx\_DBR 寄存器取回数据。
- (2) 当 ACK 完成后，I2C 将数据从位移寄存器传输到 I2Cx\_DBR 寄存器。
- (3) I2C 处于等待模式，直到 I2Cx\_DBR 寄存器被 CPU 读取。
- (4) CPU 读取 I2Cx\_DBR 寄存器之后，I2C 更新 I2Cx\_CR{ACKNAK}位和 I2Cx\_CR{TB} 位，允许下一字节的传输。

**注意：**在 FIFO 模式，以 RX FIFO 替代 I2Cx\_DBR。

### 3. 从机寻址：

作为主机设备，I2C 必须要构建和发送一次事务的第一个字节。这个字节由 7 位的从机地址和 1 位的 R/nW 组成。第一个字节的发送必须要得到从设备的 ACK 响应。如果是写事务，I2C 保持在主机发送模式，同时从机保持在接收模式。如果是读事务，I2C 在收到 ACK 后马上切换到主机接收模式，同时从机切换到发送模式。如果收到 NAK，I2C 自动发送 Stop 条件并且把 I2Cx\_SR{BED}置 1 来中止当前事务。

## 15.5 Acknowledge

每一个字节的传输必须伴随 ACK，由接收的主机或者从机产生。发送方必须释放 SDA 线给接收方传输 ACK 脉冲。

在主机发送模式，如果目标接收从机未产生 ACK，SDA 线保持高电平指示一个 NAK。缺少 ACK 导致 I2C 将 I2Cx\_SR{BED}置 1 并产生中断，I2C 自动产生 Stop 条件并且中止传输。

在主机接收模式，I2C 发送 NAK 给发送从机通知从机停止发送数据，I2Cx\_CR{ACKNAK}控制总线上 ACK/NAK 的产生。按照 I2C 协议的规定，主机接收模式 NAK 不会将 I2Cx\_SR{BED}置 1。I2C 从总线上每接收一个字节会自动发送 ACK，在接收到最后一个字节之前软件必须将 I2Cx\_CR{ACKNAK}置 1 来发送 NAK。NAK 在最后一个字节被传输后发送，告知最后一个字节被发送完成。

在从机接收模式，I2C 自动对自身从机地址进行 ACK 响应，不论 I2Cx\_CR{ACKNAK}是否被置 1。在从机模式，I2C 自动在接收到的每一个字节数据后进行 ACK 响应，不论 I2Cx\_CR 寄存器的 ACKNAK 位是否被置 1。

在从机发送模式，接收 NAK 意味着当前这次传输的最后一个字节被发送完成。主机接着发送一个 Stop 条件或者 Repeated Start 条件。I2Cx\_SR{UB}保持为 1 直到一个 Stop 条件或者 Repeated Start 条件被接收到。

## 15.6 Arbitration

为兼容多主机，需要总线仲裁功能。总线仲裁用于在最小 I2C Start 条件时间内有 2 个或者更多主机同时产生 Start 条件的情形。

仲裁可以持续一段长的时间。如果从机地址和 R/nW 位一致的话，仲裁移到数据阶段。由于 I2C 总线的“线与”属性，如果 2 个或者所有主机输出同样的总线状态，不会丢失数据。如果地址，或者 R/nW 位，或者数据不同，转变到高状态的主机（主机数据与 SDA 线不同）丢失仲裁，并且结束数据传输，将 I2Cx\_SR{ALD}置 1，返回空闲状态。

在 FIFO 模式，丢失仲裁的时候软件必须清空 FIFO。这可以通过清空发送和接收 FIFO 的读写指针寄存器来实现。

## 15.7 I2C Master Mode

当软件开始执行读或者写操作，I2C 从默认的从机接收模式切换到主机发送模式。Start 条件之后跟随着 7 位的从机地址和 1 位的 R/nW。

当接收到 ACK 后，I2C 进入以下两种模式之一：

- 主机发送模式-写数据
- 主机接收模式-读数据

CPU 写 I2Cx\_CR 寄存器来开始一次主机事务。

**Table 15-2 Master Transactions**

主机动作	主机操作	定义
产生时钟输出	主机发送 主机接收	<ul style="list-style-type: none"><li>• 主机驱动 SCL 线</li><li>• I2Cx_CR{SCLE} 和 I2Cx_CR{UE} 必须置 1</li></ul>
写目标从机地址到 I2Cx_DBR	主机发送 主机接收	<ul style="list-style-type: none"><li>• CPU 在使能 Start 条件前写 I2Cx_DBR[7:1]</li><li>• 前 7 个位在 Start 条件之后发送</li></ul>
写 R/nW 位到 I2Cx_DBR	主机发送 主机接收	<ul style="list-style-type: none"><li>• CPU 把 R/nW 控制位写入 I2Cx_DBR 的最低位</li><li>• 若 R/nW 为低则主机保持发送模式，若 R/nW 为高则主机切换到接收模式</li></ul>
发送 Start 条件	主机发送 主机接收	<p>在 7 位目标从机地址和 1 位 R/nW 写入 I2Cx_DBR 寄存器之后，</p> <ul style="list-style-type: none"><li>• 软件把 I2Cx_CR{START} 置 1</li><li>• 软件把 I2Cx_CR{TB} 置 1 开始发送 Start 条件</li></ul>
开始第一个字节传输	主机发送 主机接收	<ul style="list-style-type: none"><li>• CPU 写一个字节到 I2Cx_DBR 寄存器</li><li>• 软件把 I2Cx_CR{TB} 置 1，开始这个字节的发送</li><li>• 发送完成之后，I2Cx_CR{TB} 被清 0，I2Cx_SR{ITE} 被置 1</li></ul>
总线仲裁	主机发送 主机接收	<p>如果在同一个时钟周期内有多个主机在总线上发送了 Start 条件，那么总线仲裁必须产生，</p> <ul style="list-style-type: none"><li>• 只要有需要，I2C 仲裁就会产生。总线仲裁发生在目标从机地址和 R/nW 位，以及数据传输阶段，直到除 1 个主机之外的主机都丢失总线。数据不会丢失。</li><li>• 如果丢失仲裁，I2Cx_SR{ALD} 会被置 1，I2C 切换到从机接收模式。</li><li>• 如果在发送目标从机地址的时候丢失仲裁，I2C 会在总线空闲的时候再次尝试重发。</li></ul>
写一个字节到 I2Cx_DBR	仅主机发送	<ul style="list-style-type: none"><li>• 如果 I2Cx_SR{ITE} 被置 1 并且 I2Cx_CR{TB} 被清 0，当 I2Cx_DBR 空中断被使能，那么中断产生。</li><li>• CPU 写一个字节到 I2Cx_DBR 寄存器，并且根据需要设置合适的 Start/Stop 条件组合，然后把 I2Cx_CR{TB} 置</li></ul>

		1 发送数据。数据的 8 个位被从位移寄存器搬到串行总线上。若发送前 I2Cx_CR{STOP} 置 1，那么在数据的 8 个位传输完成之后会跟随一个 Stop 条件。
等待接收从机 ACK	仅主机发送	作为发送方，主机产生 ACK 的时钟，并且将 SDA 线释放给接收的从机发送 ACK。
从 I2Cx_DBR 读取一个字节	仅主机接收	<p>在 I2Cx_CR{ACKNAK} 被读取之后，位移寄存器内的 8 位数据被搬到 I2Cx_DBR 寄存器，</p> <ul style="list-style-type: none"><li>当 I2Cx_SR{IRF} 被置 1 且 I2Cx_CR{TB} 被清 0 时，CPU 读取 I2Cx_DBR 寄存器。可以使能 I2Cx_DBR 寄存器接收满中断通知 CPU。</li><li>当 I2Cx_DBR 被读取完，如果 I2Cx_SR{ACKNAK} 被清 0（代表 ACK），软件必须把 I2Cx_CR{ACKNAK} 清 0 并且把 I2Cx_CR{TB} 置 1 来开始下一个字节的读取。</li><li>如果 I2Cx_SR{ACKNAK} 被置 1（代表 NAK），I2Cx_CR{TB} 被清除，I2Cx_CR{STOP} 被置 1，且 I2Cx_SR{UB} 被置 1，最后一个字节已经被读取到 I2Cx_DBR 寄存器，I2C 正在发送 Stop 条件。</li><li>如果 I2Cx_SR{ACKNAK} 被置 1（代表 NAK），并且 I2Cx_CR{TB} 被清 0，但是 I2Cx_CR{STOP} 被清 0，软件有两个选择：<ol style="list-style-type: none"><li>把 I2Cx_CR{START} 置 1，将新的目标从机地址写入 I2Cx_DBR，把 I2Cx_CR{TB} 置 1，发送一个 Repeated Start 条件。</li><li>把 I2Cx_CR{MA} 置 1，并且保持 I2Cx_CR{TB} 为 0，仅发送一个 Stop 条件。</li></ol></li></ul>
发送 ACK 到发送从机	仅主机接收	<ul style="list-style-type: none"><li>作为接收主机一方，在 ACK 期间，产生 ACK 时钟，并且驱动 SDA 线</li><li>如果下一个字节为最后一个事务，软件需要把 I2Cx_CR{ACKNAK} 置 1 来产生 NAK。</li></ul>
产生 Repeated Start 条件	主机发送 主机接收	<p>使用 Repeated Start 代替 Stop 条件可以在不释放总线的情况下继续新的传输</p> <ul style="list-style-type: none"><li>Repeated Start 条件在最后一个字节数据被传输后产生</li><li>软件必须把 7 位的目标从机地址和 1 位的 R/nW 位写入 I2Cx_DBR 寄存器，然后把 I2Cx_CR{START} 置 1，再把 I2Cx_CR{TB} 置 1</li></ul>
产生 Stop 条件	主机发送 主机接收	<ul style="list-style-type: none"><li>Stop 条件在最后一个字节数据被传输后产生</li><li>I2Cx_CR{STOP} 要在最后一个字节被传输前置 1</li></ul>

## 15.8 FIFO Mode

FIFO 模式只能在主机模式被使用。




Figure 15-3 FIFO Mode Block Diagram

FIFO 模式可以用于发送和接收，以帮助减少 I2Cx\_DBR 寄存器空中断和满中断，FIFO 允许读取和写入多个字节而不需要在每个字节操作之后中断 CPU。

DMA 被用于改善传输长度超过 8 个字节数据的 I2C 事务，整个事务可用 DMA 的方式完成，而不用产生多次 FIFO 中断。

FIFO 模式向下兼容普通模式，通过把 I2Cx\_CR{FIFO\_EN}清 0 来禁用 FIFO 模式。

发送 FIFO 的宽度为 12 位，4 个控制位，8 个数据位，深度为 8。4 个控制位为 I2Cx\_CR[3:0]，这是发送每个字节所必须的控制位。当一个字节被传输之后，新的字节从 TX FIFO 拷贝到位移寄存器，控制位被拷贝到 I2Cx\_CR[3:0]。这个字节现在被传输，持续循环直到 Stop 条件产生。

接收 FIFO 为宽度为 8 位，用于保存接收到的数据，深度为 16。每个字节的控制位与一个空数据被保存到 TX FIFO 的相应位置。当接收 FIFO 半满，会产生 FIFO 半满中断或者 DMA 请求，将 FIFO 中的数据读出。

为支持 FIFO 功能，同时完整利用 FIFO 的容量，需要配置以下状态和控制位：

- (1) I2Cx\_CR{FIFO\_EN} 置 1 使能 FIFO 模式
- (2) I2Cx\_CR{TXBEGIN} 置 1 开始事务
- (3) 使能 I2Cx\_CR[31:27] 的 FIFO 相关中断位，可通过 I2Cx\_SR[31:27] 查询相应中断状态
- (4) 每次事务完成之后 (Stop 条件发送完) 触发 TXDONE 中断
- (5) I2Cx\_CR{DMA\_EN} 用来使能/禁用 DMA 模式

在 DMA 模式，I2Cx\_CR[31:28] 相关的 FIFO 中断必须禁用，同时 I2Cx\_CR{DMA\_EN} 置 1。这样，所有 DMA 请求被发送到 DMA，而不是 CPU。I2Cx\_CR{TXDONE\_IE} 在 FIFO 模式和 DMA 模式都需要置 1，用来通知 CPU 事务的结束。

## 15.9 I2C Slave Mode

Table 15-3 Slave Transactions

从机动作	从机操作	定义
从机接收（默认模式）	仅从机接收	<ul style="list-style-type: none"> <li>I2C 监视所有从机地址事务</li> <li>I2Cx_CR{UE} 必须置 1</li> <li>I2C 监视总线上的 Start 条件。若检测到 Start 条件，接口读取前 8 位数据，并把前 7 位与自身从机地址做比较，若匹配则响应 ACK</li> <li>若首字节的第 8 位 (R/nW) 为低，那么 I2C 保持在从机接收模式，并把 I2Cx_SR{SAD} 清 0。若 R/nW 为高，I2C 切换到从机发送模式，并把 I2Cx_SR{SAD} 置 1</li> </ul>
设置从机地址检测位	从机接收 从机发送	<ul style="list-style-type: none"> <li>用来指示接口检测到匹配的 I2C 寻址</li> <li>若使能 I2Cx_CR{SADIE}，在匹配的从机地址被接收和 ACK 响应之后，中断产生，I2Cx_SR{SAD} 置 1</li> </ul>
从 I2Cx_DBR 读取 1 个字节	仅从机接收	<ul style="list-style-type: none"> <li>8 位数据从总线上读取到位移寄存器，在整个字节被接收完成和 ACK/NAK 完成之后，位移寄存器内的数据被搬到 I2Cx_DBR 寄存器</li> <li>当 I2Cx_SR{IRF} 置 1，且 I2Cx_CR{TB} 清 0，若使能 I2Cx_CR{DRFIE}，I2Cx_DBR 接收满中断产生</li> <li>软件从 I2Cx_DBR 读取数据，并根据需要配置 I2Cx_CR{ACKNAK}，把 I2Cx_CR{TB} 置 1，这个操作使从机退出等待模式，接续接收主机的数据</li> </ul>
响应 ACK 到发送主机	仅从机接收	<ul style="list-style-type: none"> <li>作为接收从机，I2C 在 SCL 为高的时候将 SDA 线拉低产生 ACK</li> <li>ACK/NAK 由 I2Cx_CR{ACKNAK} 控制</li> </ul>
写 1 个字节到 I2Cx_DBR	仅从机发送	<ul style="list-style-type: none"> <li>I2Cx_SR{ITE} 置 1，I2Cx_CR{TB} 清 0，若使能 I2Cx_CR{ITEIE} 中断，I2Cx_DBR 发送空中断产生</li> <li>软件把数据写入 I2Cx_DBR 寄存器，然后把 I2Cx_CR{TB} 置 1 开始数据的发送</li> </ul>
等待接收主机的 ACK	仅从机发送	作为发送从机，I2C 释放 SDA 线等待接收主机拉低响应 ACK

## 15.10 Clock and Reset

每个 I2C 接口都有独立的 APB 总线时钟和独立的 APB 总线复位。

复位前软件必须保证 I2Cx\_CR{UE} 为 0，并且复位后保证总线在空闲状态 (I2Cx\_SR{IBB} 为 0)。Reset 时，除 I2Cx\_SAR 寄存器之外的所有寄存器均恢复到默认的复位状态，I2Cx\_SAR 不受复位影响。

复位操作顺序：

1. 将 I2Cx\_CR{UR} 置 1，并把 I2Cx\_CR 寄存器的其余位清 0
2. 将 I2Cx\_SR 寄存器清 0
3. 将 I2Cx\_CR{UR} 清 0

## 15.11 Interrupts

通过 I2Cx\_CR 配置中断使能，查询 I2Cx\_SR 相应位可以获取中断状态。

## 15.12 DMA

通过 I2Cx\_CR{DMA\_EN} 使能 DMA，支持发送和接收。

## 15.13 I2C Registers

I2C0 基地址: 0x40007000

I2C1 基地址: 0x40014000

I2C2 基地址: 0x40015000

Table 15-4 I2C Registers Summary

寄存器	偏移量	描述
I2Cx_CR	0x00	控制寄存器
I2Cx_SR	0x04	状态寄存器
I2Cx_SAR	0x08	从地址寄存器
I2Cx_DBR	0x0C	数据 Buffer 寄存器
I2Cx_LCR	0x10	加载计数寄存器
I2Cx_WCR	0x14	等待计数寄存器
I2Cx_RST_CYCL	0x18	复位周期寄存器
I2Cx_BMR	0x1C	总线监视寄存器
I2Cx_WFIFO	0x20	发送 FIFO 寄存器
I2Cx_WFIFO_WPTR	0x24	发送 FIFO 写指针寄存器
I2Cx_WFIFO_RPTR	0x28	发送 FIFO 读指针寄存器
I2Cx_RFIFO	0x2C	接收 FIFO 寄存器
I2Cx_RFIFO_WPTR	0x30	接收 FIFO 写指针寄存器
I2Cx_RFIFO_RPTR	0x34	接收 FIFO 读指针寄存器
I2Cx_RESV[2]	0x38	4 x 2 字节保留
I2Cx_WFIFO_STATUS	0x40	写 FIFO 状态寄存器
I2Cx_RFIFO_STATUS	0x44	读 FIFO 状态寄存器

### 15.13.1 I2Cx\_CR ( $x=0, 1, 2$ )

偏移量: 0x00

复位值: 0x000000200

31	30	29	28	27	26	25	24
RXOV_IE	RXF_IE	RXHF_IE	TXE_IE	TXDONE_IE	MSDE	MSDIE	SSDIE
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
23	22	21	20	19	18	17-16	
SADIE	BEIE	RESERVED	DRFIE	ITEIE	ALDIE	RESERVED	
rw-0h	rw-0h	r-0h	rw-0h	rw-0h	rw-0h	r-0h	
15	14	13	12	11	10	9-8	
RESERVED	UE	SCLE	MA	IBRR	UR	MODE	
r-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-2h	
7	6	5	4	3	2	1	0
DMA_EN	RESERVED	FIFOEN	TXBEGIN	TB	ACKNAK	STOP	START
rw-0h	r-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

**位 31 RXOV\_IE:** 接收 FIFO overrun 中断使能。

- 0: 禁用接收 FIFO overrun 中断
- 1: 使能接收 FIFO overrun 中断

**位 30 RXF\_IE:** 接收 FIFO 满中断使能。

- 0: 禁用接收 FIFO 满中断
- 1: 使能接收 FIFO 满中断

**位 29 RXHF\_IE:** 接收 FIFO 半满中断使能。

- 0: 禁用接收 FIFO 半满中断
- 1: 使能接收 FIFO 半满中断

**位 28 TXE\_IE:** 发送 FIFO 空中断使能。

- 0: 禁用发送 FIFO 空中断
- 1: 使能发送 FIFO 空中断

**位 27 TXDONE\_IE:** 事务完成中断使能。

- 0: 禁用事务完成中断
- 1: 使能事务完成中断

**位 26 MSDE:** 主机停止检测使能。

- 0: 禁用主机停止检测功能
- 1: 使能主机停止检测功能

**位 25 MSDIE:** 主机停止检测中断使能。

- 0: 禁用主机停止检测中断
- 1: 使能主机停止检测中断

**位 24 SSDIE:** 从机停止检测中断使能。

- 0: 禁用从机停止检测中断
- 1: 使能从机停止检测中断

**位 23 SADIE:** 从机地址检测中断使能。

- 0: 禁用从机地址检测中断
- 1: 使能从机地址检测中断

**位 22 BEIE:** 总线错误中断使能。

- 0: 禁用总线错误中断
- 1: 使能总线错误中断

**位 21 RESERVED:** 保留, 不可更改。

**位 20 DRFIE:** I2Cx\_DBR 接收满中断使能。

- 0: 禁用 I2Cx\_DBR 接收满中断
- 1: 使能 I2Cx\_DBR 接收满中断

**位 19 ITEIE:** I2Cx\_DBR 发送空中断使能。

- 0: 禁用 I2Cx\_DBR 发送空中断
- 1: 使能 I2Cx\_DBR 发送空中断

**位 18 ALDIE:** 仲裁丢失检测中断使能。

- 0: 禁用仲裁丢失检测中断
- 1: 使能仲裁丢失检测中断

**位 17-15 RESERVED:** 保留, 不可更改。

**位 14 UE:** I2C 接口单元使能。

- 0: 禁用 I2C 接口单元
- 1: 使能 I2C 接口单元, 默认为从机接收模式

软件必须保证在使能 I2C 接口单元前总线为空闲状态, 并且在置 1 或者清 0 该位前使能 I2C 内部时钟。

**位 13 SCLE:** SCL 使能。

- 0: 禁用 SCL 线
- 1: 使能主模式 I2C 时钟输出

**位 12 MA:** 主机中止。

用于 Master 模式产生 Stop 条件。

- 0: STOP 为 1 产生 Stop 条件
- 1: 产生 Stop 条件无需发送数据

在主机发送模式, 当一个数据字节发送完成, TB 被清除, I2Cx\_SR{ITE} 被置 1, 若没有更多的数据需要被发送, 可将 MA 置 1 产生 Stop 条件释放总线。在主机接收模式, 当 STOP 为 0, 发送 NAK 后, 且没有发送 Repeated Start 条件, 可将 MA 置 1 产生 Stop 条件释放总线。TB 必须保持为 0。

**位 11 IBRR:** 总线复位请求。

- 0: 无效
- 1: 总线复位, 该位自动清 0

**位 10 UR:** 单元复位。

- 0: 无效
- 1: I2C 单元复位

**位 9-8 MODE:** 主机总线时钟模式。

- 00: 标准模式, 100Kbps
- 01: 快速模式, 400Kbps

**位 7 DMA\_EN:** DMA 使能。

- 0: 禁用 DMA 请求
- 1: 使能 DMA 请求

**位 6 RESERVED:** 保留, 不可更改。

**位 5 FIFOEN:** FIFO 模式使能。

- 0: 禁用 FIFO 模式
- 1: 使能 FIFO 模式

**位 4 TXBEGIN:** 事务开始。

- 0: 无事务开始
- 1: 新的事务开始

该位在产生 Stop 条件后被硬件清 0, 软件需要在开始新的事务时置 1。

**位 3 TB:** 传输字节, 用来在总线上发送或者接收一个字节。

- 0: 一个字节收发完成后被清 0
- 1: 发送或者接收一个字节

I2C 单元会监视这个位来确定该字节是否收发完成。在主机或从机模式, 在一个字节包括 ACK 收发完成后, I2C 会一直将 SCL 拉低直到 TB 被置 1。

**位 2 ACKNAK:** 主机接收模式 ACK/NAK 控制位。

- 0: 接收完成一个字节后发送 ACK
- 1: 接收完成一个字节后发送 NAK

从机模式, 从地址匹配或者接收完成时, I2C 单元自动发送一个 ACK, 不论 ACKNAK 是否置 1。

**位 1 STOP:** 产生 Stop 条件。

- 0: 不产生 Stop 条件
- 1: 产生 Stop 条件

用来在主机模式传输完下一个字节后在总线上产生 Stop 条件。在主机接收模式, ACKNAK 必须与 STOP 位同时置 1。

**位 0 START:** 产生 Start 条件。

- 0: 不产生 Start 条件
- 1: 产生 Start 条件

用来在主机模式在总线上产生 Start 条件。

### 15.13.2 I2Cx\_SR (x=0, 1, 2)

偏移量: 0x04

复位值: 0x00000000

31	30	29	28	27	26	25
RXOV	RXF	RXHF	TXE	TXDONE	MSD	RESERVED
rw1c-0h	rw1c-0h	rw1c-0h	rw1c-0h	rw1c-h	r1ch	r-0h
24	23	22	21	20	19	18
SSD	SAD	BED	RESERVED	IRF	ITE	ALD
rw1c-0h	rw1c-0h	rw1c-0h	r-0h	rw1c-0h	rw1c-0h	rw1c-0h
17	16	15	14	13-8	7-0	
RESERVED	IBB	UB	ACKNAK	RESERVED	RESERVED	
r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	

**位 31 RXOV:** 接收 FIFO overrun 标志。

- 0: 接收 FIFO 未发生 overrun 中断
- 1: 接收 FIFO 发生 overrun, 写 1 清 0

**位 30 RXF:** 接收 FIFO 满标志。

- 0: 接收 FIFO 未满
- 1: 接收 FIFO 满, 写 1 清 0

**位 29 RXHF:** 接收 FIFO 半满标志。

- 0: 接收 FIFO 未半满
- 1: 接收 FIFO 半满, 写 1 清 0

**位 28 TXE:** 发送 FIFO 空标志。

- 0: 发送 FIFO 不为空
- 1: 发送 FIFO 空, 写 1 清 0

**位 27 TXDONE:** 事务完成标志, FIFO 模式使用。

- 0: 事务未完成
- 1: 事务完成, 写 1 清 0

**位 26 MSD:** 主机停止检测标志 (主模式有效)。

- 0: 未检测到主机停止
- 1: 检测到主机停止, 写 1 清 0

**位 25 RESERVED:** 保留, 不可更改。

**位 24 SSDIE:** 从机停止检测标志。

- 0: 未检测到从机停止
- 1: 检测到从机停止, 写 1 清 0

**位 23 SAD:** 从机地址检测标志。

- 0: 无匹配的从机地址被检测到
- 1: 检测到匹配的从机地址, 写 1 清 0

**位 22 BED:** 总线错误标志。

- 0: 未检测到总线错误
- 1: 检测到总线错误, 写 1 清 0

两种情况下回产生该标志, 主机发送一个字节后未收到 ACK, 或者从机接收产生一个 NAK 脉冲。

**位 21 RESERVED:** 保留, 不可更改。

**位 20 IRF:** I2Cx\_DBR 接收满标志。

- 0: I2Cx\_DBR 没有收到新的数据字节或者 I2C 总线处于空闲状态
- 1: I2Cx\_DBR 收到一个新的数据字节, 写 1 清 0

**位 19 ITE:** I2Cx\_DBR 发送空。

- 0: 数据仍在发送中
- 1: 总线发送完成一个数据字节, 写 1 清 0

**位 18 ALD:** 仲裁丢失标志, 多主机场景使用。

- 0: 获得仲裁, 或者未发生仲裁
- 1: 丢失仲裁, 写 1 清 0

**位 17 RESERVED:** 保留, 不可更改。

**位 16 IBB:** 总线忙标志。

- 0: 总线空闲或者总线正在被 I2C 接口使用
- 1: 总线忙但是未被 I2C 接口使用

**位 15 UB:** I2C 接口单元忙标志。

- 0: I2C 接口单元空闲
- 1: I2C 接口单元忙

**位 14 ACKNAK:** ACK/NAK 状态标志。

- 0: 收到或发送完一个 ACK
- 1: 收到或发送完一个 NAK

在从机发送模式, 该位用于确定被发送的字节是否是最后一个。该位在每个字节的 ACK/NAK 信息被收到后都会更新。

**位 13-0 RESERVED:** 保留, 不可更改。

### 15.13.3 I2Cx\_SAR (x=0, 1, 2)

偏移量: 0x08

复位值: 0x00000000

31-7	6-0
RESERVED	SLAVE_ADDRESS
r-0h	rw-0h

**位 31-7 RESERVED:** 保留, 不可更改。

**位 6-0 SLAVE\_ADDRESS:** 从地址, 从机模式使用。

#### 15.13.4 I2Cx\_DBR (x=0, 1, 2)

偏移量: 0x0C

复位值: 0x00000000

31-8	7-0
RESERVED	DATA_BUFFER
r-0h	rw-0h

位 31-8 RESERVED: 保留, 不可更改。

位 7-0 DATA\_BUFFER: 收发数据 Buffer。

#### 15.13.5 I2Cx\_LCR (x=0, 1, 2)

偏移量: 0x10

复位值: 0x18183a7e

31-18	17-9	8-0
RESERVED	FLV	SLV
r-1818h	rw-1dh	rw-7eh

位 31-18 RESERVED: 保留, 不可更改。

位 17-9 FLV: 主机快速时钟模式相位减幅器装载值。

位 8-0 SLV: 主机标准时钟模式相位减幅器装载值。

#### 15.13.6 I2Cx\_WCR (x=0, 1, 2)

偏移量: 0x14

复位值: 0x0000143a

31-5	4-0
RESERVED	COUNT
r-a1h	rw-1ah

位 31-5 RESERVED: 保留, 不可更改。

位 4-0 COUNT: 快速与标准时钟模式 setup 与 hold 次数计数值。

### 15.13.7 I2Cx\_RST\_CYCL (x=0, 1, 2)

偏移量: 0x18

复位值: 0x00000000

31-4	3-0
RESERVED	RST_CYC
r-0h	rw-0h

位 31-4 RESERVED: 保留, 不可更改。

位 3-0 RST\_CYC: 总线复位 SCL 周期计数。

### 15.13.8 I2Cx\_BMR (x=0, 1, 2)

偏移量: 0x1C

复位值: 0x00000003

31-2	1	0
RESERVED	SCL	SDA
r-0h	r-1h	r-1h

位 31-2 RESERVED: 保留, 不可更改。

位 1 SCL: SCL 引脚状态。

位 0 SDA: SDA 引脚状态。

### 15.13.9 I2Cx\_WFIFO (x=0, 1, 2)

偏移量: 0x20

复位值: 0x00000000

31-12	11-8	7-0
RESERVED	CONTROL	DATA
r-0h	w-0h	w-0h

位 31-12 RESERVED: 保留, 不可更改。

位 11-8 CONTROL: 收发数据控制位。

位 7-0 DATA: 写事务发送数据和读事务空数据。

### 15.13.10 I2Cx\_WFIFO\_WPTR (x=0, 1, 2)

偏移量: 0x24

复位值: 0x00000000

31-4	3-0
RESERVED	DATA
r-0h	rw-0h

**位 31-4 RESERVED:** 保留, 不可更改。

**位 3-0 DATA:** 发送 FIFO 软件写入位置指针。

### 15.13.11 I2Cx\_WFIFO\_RPTR (x=0, 1, 2)

偏移量: 0x28

复位值: 0x00000000

31-4	3-0
RESERVED	DATA
r-0h	rw-0h

**位 31-4 RESERVED:** 保留, 不可更改。

**位 3-0 DATA:** 发送 FIFO 硬件读取位置指针。

### 15.13.12 I2Cx\_RFIFO (x=0, 1, 2)

偏移量: 0x2C

复位值: 0x00000000

31-8	7-0
RESERVED	DATA
r-0h	r-0h

**位 31-8 RESERVED:** 保留, 不可更改。

**位 7-0 DATA:** 读事务接收数据。

### 15.13.13 I2Cx\_RFIFO\_WPTR (x=0, 1, 2)

偏移量: 0x30

复位值: 0x00000000

31-4	3-0
RESERVED	DATA
r-0h	r-0h

位 31-4 RESERVED: 保留, 不可更改。

位 3-0 DATA: 接收 FIFO 硬件写入位置指针。

### 15.13.14 I2Cx\_RFIFO\_RPTR (x=0, 1, 2)

偏移量: 0x34

复位值: 0x00000000

31-4	3-0
RESERVED	DATA
r-0h	r-0h

位 31-4 RESERVED: 保留, 不可更改。

位 3-0 DATA: 接收 FIFO 软件读取位置指针。

### 15.13.15 I2Cx\_WFIFO\_STATUS (x=0, 1, 2)

偏移量: 0x40

复位值: 0x00000000

31-16	15-9	8-1	0
RESERVED	WFIFO_SIZE	WFIFO_EMPTY	WFIFO_FULL
r-0h	r-0h	r-0h	r-0h

位 31-6 RESERVED: 保留, 不可更改。

位 5-2 WFIFO\_SIZE: 发送 FIFO 空间。

位 1 WFIFO\_EMPTY: 发送 FIFO 空。

位 0 WFIFO\_FULL: 发送 FIFO 满。

### 15.13.16 I2Cx\_RFIFO\_STATUS (x=0, 1, 2)

偏移量: 0x44

复位值: 0x00000000

31-24	23-16	15-8	7-4
RESERVED	RESERVED	RESERVED	RFIFO_SIZE
r-0h	r-0h	r-0h	r-0h
<b>3</b>	<b>2</b>	<b>1</b>	<b>0</b>
RFIFO_EMPTY	RFIFO_FULL	RFIFO_HALFFULL	RFIFO_OVERRUN
r-0h	r-0h	r-0h	r-0h

**位 31-8 RESERVED:** 保留, 不可更改。

**位 7-4 RFIFO\_SIZE:** 接收 FIFO 空间。

**位 3 RFIFO\_EMPTY:** 接收 FIFO 空。

**位 2 RFIFO\_FULL:** 接收 FIFO 满。

**位 1 RFIFO\_HALFFULL:** 接收 FIFO 半满。

**位 0 RFIFO\_OVERRUN:** 接收 FIFO overrun。

# 16.

# ADC

## 16.1 Introduction

12 位模数转换器 (Analog to Digital Converter)，支持 8 个外部通道，7 个内部通道，内部通道可采集 VBAT/3，最高支持 1M 采样率。支持单端和差分两种模式，单端量程 0.1V~1.1V，差分量程 -1.0~1.0V。可配置 16 个采样序列，支持连续、单次、非连续采样方式。支持软件触发和硬件触发，触发源可配。支持 DMA 请求和中断请求。




Figure 16-1 ADC Diagram

## 16.2 ADC Input Mode

支持配置为单端与差分模式。外部通道支持单端与差分模式，内部通道只支持单端模式。差分为固定组合，不支持随意配对，其中 0/1 通道为一组，2/3 通道为一组，4/5 通道为一组，6/7 通道为一组。单端和差分仅在采样阶段控制不同，保持阶段没有区别，最后的数据中差分输入最高位为符号位（11bit 数据位，1 个符号位），单端输入为 12bit 数据位，没有符号位。通过采样通道差分/单端选择寄存器 ADC\_DIFFSEL 配置输入模式。

## 16.3 Sampling Channels

- **外部通道:** 8 个，单端模式各通道独立，差分模式则每两个通道为一组，不可拆分。
- **内部通道:** 7 个，包括 DAC 输出、内部 VRef、VDD/3 (电池电量)、Vts (内部温度传感器)、内部测试专用。内部通道不支持差分模式。

Table 16-1 ADC Sampling Channels

采样通道号	采样内容	备注
1	ADC_PAD_IN<0>	gpio11
2	ADC_PAD_IN<1>	gpio08
3	ADC_PAD_IN<2>	gpio05
4	ADC_PAD_IN<3>	gpio04
5	ADC_PAD_IN<4>	gpio50
6	ADC_PAD_IN<5>	gpio49
7	ADC_PAD_IN<6>	gpio48
8	ADC_PAD_IN<7>	gpio47
9	OPA0_ADC_OUT	
10	OPA1_ADC_OUT	
11	OPA2_ADC_OUT	
12	DCTEST_OUT	
13	TD_OUT_TEST	
14	DAC_CORE_AOUT	
15	VBAT31	

VBAT31 需要通过模拟部分 RESV1 寄存器的 D\_VBAT\_DIV3\_EN 置位使能 VBAT/3 分压。这个通道名义为 VBAT 的 1/3 分压，精确值为 1/3.06。

## 16.4 Trigger Source

- **软件方式:** ADC\_START 上升沿决定转换立即开始。
- **硬件方式:** 支持 Timer 与 IO 触发，10 个触发源供选择，可配置触发电平。

通过配置寄存器 ADC\_CFGR 的 TRIG\_SEL 位选择触发方式，通过配置 EXT\_TRIG\_SEL 位选择触发源。

## 16.5 Low-power Operation

ADC\_DR 数据被读走或者 EOC 标志被清除后才能接收新的触发请求，可以防止 overrun，但可能 bypass 触发请求。

## 16.6 Overrun

控制 overrun 发生时，数据寄存器采样新数据或者保持。

## 16.7 Conversion Modes

通过 ADC\_CFG{CONV\_MODE} 配置采样模式：

支持采样序列配置，采样序列最多 16 个通道，单端和差分通道都可以配置。差分模式，采样序列仅配置 P 端即可。采样通道可以重复配置相同通道以决定每次序列多次采样该通道。通过通道采样序列控制寄存器 ADC\_SEQR0 和 ADC\_SEQR1 配置采样序列，每 4 位配置 1 个采样通道，两个 32 位寄存器共 64 位，最多可以配置 16 个采样通道。

- **连续采样：**一旦触发有效，则开始连续地转化选定的输入序列，每轮循环完成后自动开始新一轮循环，直到软件配置 stop。
- **单次采样：**每次触发执行一次采样序列循环，采样完成自动结束。
- **非连续采样：**序列中的每一次 ADC 转化都需要硬件或软件触发，如果一个序列完后，再次触发又从该序列的开头开始；而连续和单次模式，每次触发都会完成一个完整序列。

## 16.8 Voltage Reference

模拟部分 RST 寄存器的 D\_ADC\_SEL\_VREF 位配置参考电压，清 0 配置为外部参考电压，置 1 配置为内部参考电压，默认为 1。

- **内部参考电压：**VR<sub>Ref</sub>, 1.2V
- **外部参考电压：**VREFP/3, VREFP 不可超过 3.6V, 48PIN 内部 VREFP 与 VDDA 有连接

## 16.9 Data Buffer

1 个 12bit 的数据 buffer, 差分模式下最高位为符号位。

ADC 编码	差分模式意义	单端模式意义
1111_1111_1111	+Vref <sup>(1)</sup>	+Vref <sup>(1)</sup>
...	...	...
...	...	...
...	...	...
...	...	...
...	...	...
1000_0000_0001	+Vref/2048 <sup>(1)</sup>	+Vref/2+Vref/4096 <sup>(1)</sup>
1000_0000_0000	0	+Vref/2 <sup>(1)</sup>
0111_1111_1111	-Vref/2048 <sup>(1)</sup>	+Vref/2-Vref/4096 <sup>(1)</sup>
...	...	...
...	...	...
...	...	...
...	...	...
0000_0000_0000	-Vref <sup>(1)</sup>	0

<sup>(1)</sup> 为校准前从数据 buffer 读到的值。

差分模式的量程为 -1.0~1.0V, 单端模式的量程为 0.1~1.1V。为了纠正 ADC 模拟电路上的误差, 在出厂前会对 ASR6601 进行校准, 校准数据 Offset 和 Gain 存储在 Flash 中, 用户需要将从 ADC\_DR 读到的数据做一个转换才能得到最终的 AD 值, 公式如下:

$$V = (V_{out} - \text{Offset}) / \text{Gain}$$

其中 Vout 为从数据 buffer 中读到的值。

## 16.10 DMA

采用 Request 与 Clear 方式, 数据 buf 为 1 个 12bit, 因此 Buffer 数据满则产生请求。通过 ADC\_CFGR{DMA\_EN} 配置。

## 16.11 Interrupts

ADC 中断包括单次转换完成 EOC, 序列转换完成 EOS, 溢出 OVERRUN。通过中断使能寄存器 ADC\_IER 使能中断, 通过中断状态寄存器 ADC\_ISR 查询中断。

## 16.12 Wakeup

支持 Sleep 模式中断唤醒与事件唤醒。

## 16.13 Clock and Reset

总线复位和工作时钟复位独立, 支持 APB 总线时钟, 可配置内部分频, 接口时钟来源, 包括 sys\_clk、apb\_x\_pclk、pll\_clk 和 rco48m\_clk。

## 16.14 ADC Registers

基址地址: 0x40017000

Table 16-2 ADC Registers Summary

寄存器	偏移量	描述
ADC_CR	0x00	控制寄存器
ADC_CFGR	0x04	配置寄存器
ADC_SEQR0	0x08	通道采样序列控制寄存器 0
ADC_SEQR1	0x0C	通道采样序列控制寄存器 1
ADC_DIFFSEL	0x10	采样通道差分/单端选择寄存器
ADC_ISR	0x14	中断和状态寄存器
ADC_IER	0x18	中断使能寄存器
ADC_DR	0x1C	数据寄存器

### 16.14.1 ADC\_CR

偏移量: 0x00

复位值: 0x00000000

31-4	3	2	1	0
RESERVED	STOP	START	DIS	EN
r-0h	rw-0h	rw-0h	w-0h	rw-0h

**位 31-4 RESERVED:** 保留, 不可更改。

**位 3 STOP:** ADC 转换停止控制。

- 写 0: 无效
- 写 1: 控制 ADC 转换强制停止, 读该位为 1 表示 STOP 的关闭动作正在执行

**注意:**

- 软件对该位写 1 来强制停止当前转换, 当前转换的数据会被丢弃, 扫描序列也会回到初始状态; 该位硬件自动清零。
- 软件查询到 START 关闭后等待 3 拍 ADCCLK 后才能再次配置 START; 或等待 1 拍 ADC\_CFGR{CLK\_DIV} 后才能配置 DIS 关闭 ADC 功能。
- 仅在 START=1 且 STOP=0 时对该位的写 1 动作才有效。
- 配置 STOP 关闭 ADC 转换前, 建议先将触发源关闭, 或触发电平处于无效状态。

**位 2 START:** ADC 转换开启控制。

- 写 0: 无效
- 写 1: 开启 ADC 转换, 读该位为 1 表示 ADC 正在转换

该位软件置 1 开启 ADC 转换功能, 并根据 ADC\_CFGR{TRIG\_SEL} 的配置决定 ADC 转换马上开始 (软件触发模式), 或者等待硬件触发事件才开始; 仅在 EN=1 且 DIS=0 时才能够配置 ADC 转换开启。

该位由硬件自动清零, 分为以下几种情况:

- 单次转换模式下, 且选择软件触发模式时 (ADC\_CFGR{TRIG\_SEL}=00), 当 ADC\_ISR{EOS} 标志置高时清除 START 位。
- 非连续模式下, 且选择软件触发模式时, 当 ADC\_ISR{EOC} 标志置高时清除 START。
- 在任何情况下, 执行 STOP 命令清除 START (START 和 STOP 同时清除)。

**位 1 DIS:** ADC 功能除能控制。

- 写 0: 无效
- 写 1: 控制 ADC 除能

该位仅在 EN=1 且 START=0 (没有转换正在执行) 时配置写 1 才有效。

**位 0 EN:** ADC 功能使能控制。

- 写 0: 无效
- 写 1: 控制 ADC 使能, 读该位为 1 表示 ADC 使能

软件配置该使能后, 表示 ADC 可以开始触发转换; 该位仅在 ADC\_CR 寄存器全为 0 时才能写 1; 读该位可以反映 ADC 功能使能状态。软件应当在初始化 ADC 模拟电路后延时至少 100us 以等待电路稳定, 然后再使能 ADC 功能。

## 16.14.2 ADC\_CFGR

偏移量: 0x04

复位值: 0x00000002

31-24	23	22	21-20	19	18-17
RESERVED	RESERVED	WAIT_MODE	CONV_MODE	OVERRUN_MODE	TRIG_SEL
r-0h	r-0h	r-0h	r-0h	r-0h	rw-0h
16	15-13	12	11-8	7-0	
EXT_TRIG_SEL[3]	EXT_TRIG_SEL[2:0]	DMA_EN	CLK_DIV[11:8]	CLK_DIV[7:0]	
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-2h

**位 31-23 RESERVED:** 保留, 不可更改。

**位 22 WAIT\_MODE:** 等待转换模式控制。

- 0: 等待转换不使能
- 1: 等待转换使能

等待转换模式, 即 ADC\_DR 数据被读走或者 ADC\_ISR{EOC} 标志被清除后才能接收新的触发请求, 可以防止 overrun, 但可能 bypass 触发请求。

仅在 ADC\_CR{START} 为 0 时该位才能够配置。

**位 21-20 CONV\_MODE:** ADC 转换模式选择。

- 00: 单次转换模式
- 01: 连续转换模式
- 1x: 非连续转换模式

仅在 ADC\_CR{START} 为 0 时该位才能够配置。

**说明:**

1. 单次转换模式, 每次触发完成 ADC\_SEQR0/1 整个采样序列后即停止, 等待下一次触发。
2. 连续转换模式, 触发开始转换后, 一直按照 ADC\_SEQR0/1 的采样序列循环采样, 直到配置 ADC\_CR{STOP}。
3. 非连续转换模式, 每次触发完成一次 ADC 采样 (按照 ADC\_SEQR0/1 的采样序列) 即停止, 等待下一次触发。

**位 19 OVERRUN\_MODE:** 控制 overrun 时的数据操作。

- 0: 当 overrun 发生时, 原 ADC\_DR 中的数据被保留
- 1: 当 overrun 发生时, ADC\_DR 被新的转换数据覆盖

仅在 ADC\_CR{START} 为 0 时该位才能够配置。

**位 18-17 TRIG\_SEL:** 触发源模式和触发极性选择。

- 00: 软件触发, ADC\_CR{START} 上升沿决定转换立即开始
- 01: 硬件触发, 上升沿触发
- 10: 硬件触发, 下降沿触发
- 11: 硬件触发, 上升沿和下降沿均可触发

仅在 ADC\_CR{START} 为 0 时该位才能够配置。

使用硬件触发时, 配置 ADC\_CR{START} 后, 需要等待 3 拍 ADCCLK 后才可以接收触发信号。

**位 16-13 EXT\_TRIG\_SEL:** ADC 转换开始外部触发源选择。

- 0000~0100: Reserved
- 0101: GPIO47
- 0110: GPIO31
- 0111: GPIO19
- 1000: GPIO10
- 1001: GPTIM1\_TRGO
- 1010: GPTIM0\_CH2\_OUT
- 1011: GPTIM3\_TRGO
- 1100: GPTIM0\_CH3\_OUT
- 1101: GPTIM0\_TRGO
- 1110: GPTIM2\_CH1\_OUT
- 1111: Reserved

**注意:**

1. 仅在  $ADC\_CR\{START\}$  为 0 时该位才能够配置。
2. 若使用  $GPTIMx$  的 TRGO 信号作为触发, 则  $GPTIMx\_CR2\{MMS\}$  仅可以配置为 0x100(OC0REF), 0x101(OC1REF), 0x110(OC2REF), 0x111(OC3REF)。对于 GPTIM2 和 GPTIM3, 仅可以配置为 0x100(OC0REF), 0x101(OC1REF)。
3. 若要实现定时触发或周期触发, 需配置所选通道为输出模式, 选择相应的输出模式, 并根据所需时间配置相应的  $GPTIMx\_ARR$  和  $GPTIMx\_CCRx$ 。

**位 12 DMA\_EN:** DMA 功能使能。

- 0: DMA 不使能
- 1: DMA 使能

**位 11-0 CLK\_DIV:** ADCCLK 的时钟预分频选择。

- 000: 不分频
- 001: 不分频
- n:  $ADC\_IP\_CLK=ADCCLK/n$ , 占空比 50%。

**注意:**

1. 仅在  $ADC\_CR$  均为 0 时, 该位配置才有效; ADCCLK 的时钟源选择在  $RCC\_CR2$  中配置。
2. 时钟分频和时钟源选择需要考虑数据的读出速度, ADC 每 16 拍完成一次采样, 若该 ADC 时钟配置过快, 软件或 DMA 不能及时读走, 则可能造成溢出。

### 16.14.3 ADC\_SEQR0

偏移量: 0x08

复位值: 0x00000000

**注意:** 仅在  $ADC\_CR\{START\}$  和  $ADC\_CR\{EN\}$  为 0 时, 才能够配置该寄存器。

31-28	27-24	23-20	19-16	15-12	11-8	7-4	3-0
SEL7	SEL6	SEL5	SEL4	SEL3	SEL2	SEL1	SEL0
rw-0h							

**位 31-28 SEL7:** ADC 采样序列第 7 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 27-24 SEL6:** ADC 采样序列第 6 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 23-20 SEL5:** ADC 采样序列第 5 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 19-16 SEL4:** ADC 采样序列第 4 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 15-12 SEL3:** ADC 采样序列第 3 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 11-8 SEL2:** ADC 采样序列第 2 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 7-4 SEL1:** ADC 采样序列第 1 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 3-0 SEL0:** ADC 采样序列第 0 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

#### 16.14.4 ADC\_SEQR1

偏移量: 0x0C

复位值: 0x00000000

**注意:** 仅在  $ADC\_CR\{START\}$  和  $ADC\_CR\{EN\}$  为 0 时, 才能够配置该寄存器。

31-28	27-24	23-20	19-16	15-12	11-8	7-4	3-0
SEL15	SEL14	SEL13	SEL12	SEL11	SEL10	SEL9	SEL8
rw-0h							

**位 31-28 SEL15:** ADC 采样序列第 15 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 27-24 SEL14:** ADC 采样序列第 14 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 23-20 SEL13:** ADC 采样序列第 13 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 19-16 SEL12:** ADC 采样序列第 12 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 15-12 SEL11:** ADC 采样序列第 11 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 11-8 SEL10:** ADC 采样序列第 10 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 7-4 SEL9:** ADC 采样序列第 9 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

**位 3-0 SEL8:** ADC 采样序列第 8 个通道配置。

配置值为采样通道号 1~15, 若发现配置为 0, 则当前序列结束; 若出现  $SELx$  的通道号相同, 则执行多次重复采样。

差分输入只配置正端的通道号即可, 负端通道号硬件根据  $ADC\_DIFFSEL$  自动选择。

### 16.14.5 ADC\_DIFFSEL

偏移量: 0x10

复位值: 0x00000000

**注意:** 仅在  $ADC\_CR\{START\}$  和  $ADC\_CR\{EN\}$  为 0 时, 该寄存器才能够配置。

31-16	15-9	8-1	0
RESERVED	SEL1	SEL0	RESERVED
r-0h	r-0h	rw-0h	r-0h

**位 31-16 RESERVED:** 保留, 不可更改。

**位 15-9 SEL1:** ADC 通道 9~15 为内部通道。

只支持单端模式, 不支持差分模式, 这些位只读。

**位 8-1 SEL0:** ADC 通道 1~8 差分/单端模式选择。

每一位控制一个通道:

- 0: 通道 x 为单端模式
- 1: 通道 x 为差分模式

差分通道仅支持两个外部相邻通道之间, 如通道 2 和通道 3, 则该寄存器相应的两个控制位要配置为 1。

**位 0 RESERVED:** 保留, 不可更改。

### 16.14.6 ADC\_ISR

偏移量: 0x14

复位值: 0x00000000

**注意:** 软件使能  $ADC\_CR\{START\}$  前建议先清除该寄存器。

31-3	2	1	0
RESERVED	OVERRUN	EOS	EOC
r-0h	rw1c-0h	rw1c-0h	rw1c-0h

**位 31-3 RESERVED:** 保留, 不可更改。

**位 2 OVERRUN:** ADC 转换 overrun 标志。

- 0: 没有 overrun 发生
- 1: 发生 overrun

当 EOC 标志为高时 (ADC\_DR 数据未取走或未配置软件写 1 清零), 新的转换完成, 该位由硬件置 1。

软件写 1 清零。

**位 1 EOS:** ADC 通道序列采样完成标志。

- 0: 通道序列转换未完成
- 1: 通道序列转换完成

当 ADC\_SEQR0/1 中的整个通道序列完成一轮转换后, 该位由硬件置 1。

软件写 1 清零。

**位 0 EOC:** ADC 转换完成标志。

- 0: 通道转换未完成
- 1: 通道转换完成

某个通道 ADC 转换结束，新的转换数据写入到 ADC\_DR 中后该标志由硬件置高。

软件写 1 清零或者读 ADC\_DR 后清零。

#### 16.14.7 ADC\_IER

偏移量: 0x18

复位值: 0x00000000

31-3	2	1	0
RESERVED	OVERRUN_INT_EN	EOS_INT_EN	EOC_INT_EN
r-0h	rw-0h	rw-0h	rw-0h

**位 31-3 RESERVED:** 保留，不可更改。

**位 2 OVERRUN\_INT\_EN:** ADC 转换 overrun 中断使能。

- 0: 不使能 overrun 中断
- 1: 使能 overrun 中断

**位 1 EOS\_INT\_EN:** ADC 通道序列采样完成中断使能。

- 0: 不使能通道序列采样完成中断
- 1: 使能通道序列采样完成中断

**位 0 EOC\_INT\_EN:** ADC 转换完成中断使能。

- 0: 不使能转换完成中断
- 1: 使能转换完成中断

#### 16.14.8 ADC\_DR

偏移量: 0x1C

复位值: 0x00000000

31-12	11-0
RESERVED	DATA
r-0h	r-0h

**位 31-12 RESERVED:** 保留，不可更改。

**位 11-0 DATA:** ADC 转换数据。差分模式下，第 11 位为符号位。

# 17.

# Basic timer (BSTIM)

## 17.1 Introduction

BSTIMER (Basic Timer) 包含 16bits 计数器，支持自动重装载功能，且支持最多 16bits 可编程的分频计数器。有两个 BSTIMER，分别为 BSTIMER0 和 BSTIMER1。

## 17.2 Main features

BSTIMER 包括如下功能：

- 16bits 计数器，加法计数，支持自动重加载
- 分频计数器
- DMA 控制
- 支持单脉冲
- 支持主模式功能
- 更新事件管理
- Debug 模式控制
- 中断信号产生

BSTIMER 的框图如下：




Figure 17-1 BSTIMER Diagram

- **rcc\_tim\_clk**: BSTIMER 的接口时钟
- **dma\_ack**: DMA 回复的 ACK
- **dma\_req**: BSTIMER 对 DMA 的请求
- **apb\_write**: APB 总线的写
- **apb\_read**: APB 总线的读
- **trigger\_output**: BSTIMER 的 TRGO 输出
- **interrupt**: BSTIMER 的中断

## 17.3 Clock source

BSTIMER 接口时钟源为 PCLK，不能设置为其它时钟源。时钟使能和复位配置可以参考 RCC 章节。

## 17.4 Counter

计数器仅支持向上计数，计数到 ARR，这样计数器的值会从 ARR 变为 0，然后继续计数，同时状态标记位 UIF 置位，如果更新事件中断请求使能即 UIE 置位，则也会产生中断，此时表示一个计数周期完成。下个计数周期计数器继续从 0 开始计数，如此循环往复。

## 17.5 Auto-reload

可软件配置寄存器 BSTIM\_CR1 的 ARPE 位来设置是否启用 ARR 影子寄存器，如果 ARPE=0，则禁用影子寄存器，软件写入的值直接同步更新到 ARR 供计数器使用，如果 ARPE=1，则软件写入的值不会立即生效，直到更新事件到来，才会将该值更新到 ARR 供计数器使用。

## 17.6 Prescaler

BSTIMER 支持 16-bit (1~65535) 可编程分频，此功能通过分频计数器 BSTIM\_PSC 实现。接口时钟作为分频计数器的时钟，寄存器 BSTIM\_CR1 的 CEN 作为分频计数器的计数使能，当分频计数器计数到预先加载的分频值后，输出一个脉冲，作为下一级计数器的计数使能，然后分频计数器归零重新计数，依次类推。

分频计数器的分频值默认启用影子寄存器，即软件的写操作不会立即生效，而是直到更新事件（UG 事件置位、计数溢出）到来，才会将新的分频值写入影子寄存器，此时该分频值才正式生效。软件读操作读取的是写入的寄存器值，而不是影子寄存器，如果在更新事件到来前有多次写操作，则会覆盖之前写入的值。计数和分频波形如下：




Figure 17-2 Counting and Dividing Waveforms

## 17.7 DMA

BSTIMER 支持 DMA 功能，使能 DMA 功能后，其所有寄存器除 BSTM\_SR、BSTM\_EGR 外与 memory 之间可以相互传递数据，BSTM\_SR 只能被读取数据，BSTM\_EGR 只能被写入数据。通过寄存器 BSTM\_DIER 的 UDE 位使能 DMA，当有更新事件时则会产生 DMA 请求，DMA 返回的 ACK 信号会清除模块的 DMA 请求信号。

## 17.8 Single pulse mode

BSTIMER 支持单脉冲计数模式，通过置位寄存器 BSTM\_CR1 的 OPM 位使能该模式，在该模式下，当计数器计数到 ARR 值后会归零并停止计数（CEN 硬件自动清零），除非再次初始化才会重新计数，如下图所示：




Figure 17-3 Single pulse waveform

## 17.9 Mode selection

BSTIMER 可以与其他内部模块级联，并作为主机使用，通过产生触发输出信号 (TRGO) 来控制 DAC。可通过软件配置 BSTM\_CR2 寄存器的 MMS 位来选择 TRGO 信号的来源，具体如下：

- MMS=3'b000：复位模式，此时 UG 标志位将作为 TRGO 信号输出给外部从机。
- MMS=3'b001：使能模式，此时计数器的计数使能 CEN 将作为 TRGO 信号输出给外部从机。
- MMS=3'b010：更新模式，此时将更新事件作为 TRGO 信号输出给外部从机。
- MMS 的其它值为保留值。

## 17.10 Update event management

更新事件主要有以下事件源：

1. 计数器的溢出事件 (overflow)，即计数器的值从 ARR 变为 0。
2. UG 置位 (软件置位)，即配置寄存器 BSTIM\_EGR 的 UG 位。

与更新事件管理相关的控制信号主要是寄存器 BSTIM\_CR1 的 URS 和 UDIS，具体控制如下：

- 若 UDIS=0, URS=0，则 overflow、UG 置位会初始化计数器和分频计数器，如果启用影子寄存器，更新事件则会把写入的值更新到影子寄存器中 (ARR 取决于 ARPE)，UIF 会置位，如果使能了中断或 DMA，则会产生中断或 DMA 请求。
- 若 UDIS=0, URS=1，则 overflow、UG 置位会初始化计数器和分频计数器，如果启用影子寄存器，更新事件将会把写入的值更新到影子寄存器中 (ARR 取决于 ARPE)，UIF 只会在 overflow 情况下置位，如果使能了中断或 DMA，则会产生中断或 DMA 请求。
- 若 UDIS=1 (忽略 URS)，则只有 UG 置位仍会初始化计数器和分频计数器，但是影子寄存器不会被更新，且 UIF 不会置位，因此也不会产生相应中断或 DMA 请求。

## 17.11 Debug mode control

BSTIMER 可由软件配置 debug 下是否停止计数，通过 SYSCFG 的 CR2 寄存器来实现 BSTIMER0 和 BSTIMER1 的 DEBUG 模式计数控制，如果使能该功能，则进入系统 debug 模式时，BSTIMER 停止计数（计数器不会被初始化）。

## 17.12 Interrupts

BSTIMER 的中断信号如下：

Table 17-1 BSTIMER interrupts

中断名称	描述
更新事件中断	计数器溢出、UG 置位均可以产生更新事件中断

上述中断的使能通过配置寄存器 BSTIM\_DIER 的 UIE 位实现，中断状态可以通过寄存器 BSTIM\_SR 获得。

## 17.13 BSTIMER registers

BSTIMER0 基地址: 0x4000C000

BSTIMER1 基地址: 0x4001C000

Table 17-2 BSTIMER Registers Summary

寄存器	偏移量	描述
BSTIM_CR1	0x00	控制寄存器 1
BSTIM_CR2	0x04	控制寄存器 2
BSTIM_DIER	0x0c	DMA/中断使能寄存器
BSTIM_SR	0x10	状态寄存器
BSTIM_EGR	0x14	事件寄存器
BSTIM_CNT	0x24	计数器寄存器
BSTIM_PSC	0x28	计数器分频值
BSTIM_ARR	0x2c	计数器重装载值

### 17.13.1 BSTIM\_CR1

偏移量: 0x00

复位值: 0x00000000

31-8	7	6-4	3	2	1	0
RESERVED	ARPE	RESERVED	OPM	URS	UDIS	CEN
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

**位 31-8 RESERVED:** 保留。

**位 7 ARPE:** 重装载影子寄存器使能。

- 0: BSTIM\_ARR 影子寄存器除能
- 1: BSTIM\_ARR 影子寄存器使能

**位 6-4 RESERVED:** 保留。

**位 3 OPM:** 单脉冲模式使能。

- 0: 单脉冲模式除能
- 1: 单脉冲模式使能, 计数器在下一次更新事件停止计数

**位 2 URS:** 更新事件源选择, 该位仅影响中断 (UIF) 和 DMA 标志位, 不影响内部逻辑。

- 0: 计数器溢出、UG 位置位, 均可以置位 UIF
- 1: 只有计数器溢出事件可以置位 UIF

**位 1 UDIS:** 更新事件除能。

- 0: 更新事件使能, 可以产生更新事件。
- 1: 更新事件除能, 影子寄存器和 UIF 均不会被更新, 但是此时计数器和分频计数器仍可以被 UG 置位事件初始化。

**位 0 CEN:** 计数器使能, 单脉冲模式下 CEN 由硬件清零。

- 0: 计数器除能
- 1: 计数器使能

### 17.13.2 BSTIM\_CR2

偏移量: 0x00

复位值: 0x00000000

31-7	6-4	3-0
RESERVED	MMS	RESERVED
rw-0h	rw-0h	rw-0h

**位 31-7 RESERVED:** 保留。

**位 6-4 MMS:** 主模式选择, 可以配置 TRGO 输出。

- 000: 复位模式, UG 将作为 TRGO 信号输出
- 001: 使能模式, CEN 将作为 TRGO 信号输出
- 010: 更新模式, 更新事件 (内部信号) 将作为 TRGO 信号输出
- 其它值: 保留

**位 3-0 RESERVED:** 保留。

### 17.13.3 BSTIM\_DIER

偏移量: 0x0c

复位值: 0x00000000

31-9	8	7-1	0
RESERVED	UDE	RESERVED	UIE
rw-0h	rw-0h	rw-0h	rw-0h

**位 31-9 RESERVED:** 保留。

**位 8 UDE:** 更新事件 DMA 请求使能。

- 0: 禁用更新事件 DMA 请求
- 1: 使能更新事件 DMA 请求

**位 7-1 RESERVED:** 保留。

**位 0 UIE:** 更新事件中断请求使能。

- 0: 禁用更新事件中断请求
- 1: 使能更新事件中断请求

#### 17.13.4 BSTIM\_SR

偏移量: 0x10

复位值: 0x00000000

31-1	0
RESERVED	UIF
r-0h	r-0h

**位 31-1 RESERVED:** 保留。

**位 0 UIF:** 更新事件标志。

- 0: 无事件
- 1: 更新事件发生

#### 17.13.5 BSTIM\_EGR

偏移量: 0x14

复位值: 0x00000000

31-1	0
RESERVED	UG
w-0h	w-0h

**位 31-1 RESERVED:** 保留。

**位 0 UG:** 更新事件产生。

- 0: 无动作
- 1: 产生一次更新事件

#### 17.13.6 BSTIM\_CNT

偏移量: 0x24

复位值: 0x00000000

31-16	15-0
RESERVED	CNT
rw-0h	rw-0h

**位 31-16 RESERVED:** 保留。

**位 15-0 CNT:** 计数器计数值。

### 17.13.7 BSTIM\_PSC

偏移量: 0x28

复位值: 0x00000000

31-16	15-0
RESERVED	PSC
rw-0h	rw-0h

位 31-16 RESERVED: 保留。

位 15-0 PSC: 时钟分频值为 PSC+1。

### 17.13.8 BSTIM\_ARR

偏移量: 0x2c

复位值: 0x0000ffff

31-16	15-0
RESERVED	ARR
rw-0h	rw-ffffh

位 31-16 RESERVED: 保留。

位 15-0 ARR: 计数器重装载值。

# 18.

# RTC

## 18.1 Introduction

RTC (Real Time Clock) 是一个独立的 BCD 计时器/计数器，有两个 32 位寄存器包含秒、分、小时（12 或 24 小时格式）、星期、日期（月的日期）、月和年，用二进制编码的十进制格式表示（BCD），还有一个 32 位寄存器表示亚秒值。RTC 支持在低功耗模式运行。

## 18.2 Main Features

RTC 包括如下功能：

- 日历计数功能，采用 BCD 格式，支持秒、分、小时、日、星期、月、年、
- 支持 ppm 调整，调整步长 0.5ppm，支持 +/-1024 ppm 调整
- 支持低功耗唤醒
- tamper/wakeup IO 检测功能，支持有效电平选择，滤波拍数可配置
- 周期计数功能，32 位计数器
- 闹钟功能，支持两个闹钟，支持 Mask 选择与日历匹配
- tamper/wakeup 报警清除 retention sram 功能
- 内部信号 IO 输出，包括 alarm0 匹配脉冲，alarm1 匹配脉冲，周期计数匹配脉冲，秒信号输出
- 支持日历计数值读取
- 支持 sub-second 计数值读取
- 支持周期计数的计数值读取
- 支持中断信号产生

## 18.3 Interface Clock

RTC 接口时钟源有 XO32K 和 RCO32K，XO32K 的时钟精度一般比 RCO32K 要高。

时钟配置和选择可以参考 [RCC](#) 章节。

## 18.4 Calendar

RTC 日历时间和日期可以通过两种类型的寄存器访问获取，一种是异步的，一种是同步的，两种寄存器分别如下：

- 异步寄存器 RTC\_SYNCDATA 和 RTC\_SYNCDATA\_H，RTC\_SYNCDATA 表示时分秒，RTC\_SYNCDATA\_H 表示年月日星期。
- 同步寄存器 RTC\_CALENDAR\_R 和 RTC\_CALENDAR\_R\_H，RTC\_CALENDAR\_R 表示时分秒，RTC\_CALENDAR\_R\_H 表示年月日星期。

### 18.4.1 Calendar reading

只介绍通过同步寄存器读取日历，由于采用打拍同步，需要多次读到同一值，才可以使用，不能仅读取一次。读取顺序如下：

- (1) 先读取 RTC\_SUB\_SECOND 寄存器的值，获取 SUBSECOND\_COUNT 拍数。
- (2) 连续两次读取 RTC\_CALENDAR\_R 的值，如果两次的值不等，则继续读取，直到连续两次的值相等。
- (3) 连续两次读取 RTC\_CALENDAR\_R\_H 的值，如果两次的值不等，则继续读取，直到连续两次的值相等。
- (4) 最后再读一次 RTC\_SUB\_SECOND 寄存器的值，如果与步骤(1)的值不一致，则重新从步骤(1)开始读取寄存器的值。
- (5) 由于 SUBSECOND\_COUNT 从最大值变为 0 时，寄存器 RTC\_CALENDAR\_R 或 RTC\_CALENDAR\_R\_H 的值可能没有产生变化，因此如果 SUBSECOND\_COUNT 为 0 时，则继续重新从步骤(1)开始读取寄存器的值，如果 SUBSECOND\_COUNT 不为 0，则完整的日历时间读取完成。

SUBSECOND\_COUNT 拍数转换为微秒 sub-second，先要通过 RCC 获知 RTC 的接口时钟 fRTCCLK，则计算 sub-second 的公式如下：

$$\text{sub-second} = (1000000 * \text{SUBSECOND\_COUNT}) / \text{fRTCCLK}$$

### 18.4.2 Calendar setting

设置日历需要配置两个 RTC 寄存器：RTC\_CALENDAR\_H 和 RTC\_CALENDAR。RTC\_CALENDAR\_H 为年月日星期信息，RTC\_CALENDAR 为时分秒信息，RTC\_SUB\_SECOND 寄存器不能配置，所以 sub-second 不能配置。日历配置顺序如下：

- (1) 读 RTC\_SR1 寄存器，等待寄存器中全部的 WRITE\_XXX\_DONE 位为 1 后，即 RTC\_SR1 寄存器的 bit1 至 bit11 全为 1，才允许对寄存器进行写操作。
- (2) 配置 RTC\_CALENDAR\_H 寄存器，即配置年月日星期。

- (3) 读 RTC\_SR1 寄存器，等待寄存器中全部的 WRITE\_XXX\_DONE 位为 1 后，即 RTC\_SR1 寄存器的 bit1 至 bit11 全为 1，才允许对寄存器进行写操作。
- (4) 配置 RTC\_CALENDAR 寄存器，即配置时分秒。

## 18.5 RTC PPM Calibration

RTC 频率的校准分辨率约为 0.5ppm 范围从 -1024ppm 到 +1024ppm，为 0 时表示不调整，通过配置寄存器 RTC\_PPMADJUST 的值来设置 PPM 的调整值，0 ppm 对应 RTC\_PPMADJUST 寄存器的值应该为 0xFFFF。设置 PPM 调整的流程如下：

- (1) 读 RTC\_SR1 寄存器，等待寄存器中全部的 WRITE\_XXX\_DONE 位为 1 后，即 RTC\_SR1 寄存器的 bit1 至 bit11 全为 1，才允许对寄存器进行写操作。
- (2) 配置 RTC\_PPMADJUST 寄存器的值。

## 18.6 Wake-up from Low-power Mode

RTC 可以通过中断或唤醒信号将 MCU 从 Sleep、Stop、Standby 中唤醒。

**Table 18-1 RTC Wakeup Source**

休眠模式	唤醒描述
Sleep	RTC 所有中断可以使设备从 sleep 模式中唤醒
Stop0、Stop1、Stop2、Stop3	Wakeup/tamper IO、alarm、cyc 的唤醒信号可以使设备从 stop 模式中唤醒
Standby	Wakeup/tamper IO、alarm、cyc 的唤醒信号可以使设备从 standby 模式中唤醒

设置 wakeup/tamper IO、alarm、cyc 的唤醒信号是通过寄存器 RTC\_CR，对应寄存器中的 bit 名称分别如下表：

**Table 18-2 Bits to Enable Wake-up Signals**

功能	RTC_CR 寄存器 bit 信息
WAKEUP_IO0	WAKEUP0_WKEN1
WAKEUP_IO1	WAKEUP1_WKEN1
WAKEUP_IO2	WAKEUP2_WKEN1
TAMPER	TAMPER_WKEN1
ALARM0	RTC_ALARM0_WKEN
ALARM1	RTC_ALARM1_WKEN
CYC	CYC_WKEN

## 18.7 Tamper/Wakeup IO Detection

tamper/wakeup IO 的输入事件可以配置为边沿检测，也可以配置为电平检测，电平检测时可以配置滤波。边沿检测表示检测 GPIO 的上升沿或下降沿，电平检测表示检测 GPIO 的高电平或低电平，如果高电平有效，GPIO 输入高电平则会检测到输入事件，如果低电平有效，GPIO 输入低电平则会检测到输入事件。当检测到输入事件可以配置产生如下操作：

- 清除保留 SRAM 的内容
- 产生一个中断，并且能够从 sleep 模式中唤醒
- 产生唤醒信号，能够从 stop、standby 模式中唤醒

### 18.7.1 Tamper/Wakeup Initialization and Configuration

在 tamper/wakeup 初始化之前需要配置对应的 GPIO 为 tamper/wakeup 功能。如果是电平检测，需要配置 GPIO 的上下拉，高电平有效则配置下拉，低电平有效则配置上拉。以 tamper 为例，其初始化和配置流程如下：

- (1) 如果是电平检测，则通过 RTC\_CR 寄存器的 TAMPER\_FILTER\_CFG 位配置滤波拍数，并且配置有效电平即低电平有效还是高电平有效，此 bit 位为 RTC\_CR 寄存器的 TAMPER\_LEVEL\_SEL，最后使能电平唤醒，即配置 RTC\_CR 寄存器的 TAMPER\_WKEN0。**如果是边沿检测，则忽略此步骤。**
- (2) 如果需要从 stop、standby 模式中唤醒，则配置唤醒使能，即配置 RTC\_CR 寄存器的 TAMPER\_WKEN1，**否则忽略此步骤。**
- (3) 置位 RTC\_CR 寄存器的 TAMPER\_EN 来使能 tamper 功能。

### 18.7.2 Retention SRAM Erase Operation

当检测到 tamper/wakeup IO 的输入事件时可以配置清除保留 SRAM 的内容，置位 RTC\_CR2 寄存器的 RTC\_RET\_SRAM\_ERASE\_EN 的对应的 bit 位可以配置该功能。bit0 对应 wakeupio0，bit1 对应 wakeupio1，bit2 对应 wakeupio2，bit3 对应 tamper。

## 18.8 Periodic Counter

周期计数功能可以定时产生中断或唤醒事件。定时时间通过配置寄存器 RTC\_CYC\_MAX\_VALUE 的值进行设置，计算定时时间 time 先要通过 RCC 获知 RTC 的接口时钟 fRTCCLK，寄存器 RTC\_CYC\_MAX\_VALUE 的值为 CYC\_MAX\_VALUE，则计算 time 的公式如下，单位为微秒：

$$\text{Regular interval} = (1000000 * \text{CYC\_MAX\_VALUE}) / \text{fRTCCLK}$$

周期计数过程中可以读取已经经过的拍数，就可以得到本轮计数开始到当前时刻的时间间隔 interval，已经经过的拍数通过读取 RTC\_CYC\_CNT\_VALUE 的值 CYC\_CNT\_VALUE 获得，

计算 interval 的公式如下，单位为微秒：

$$\text{Interval} = (1000000 * \text{CYC\_CNT\_VALUE}) / f_{\text{RTCCLK}}$$

周期计数功能的配置流程如下：

- (1) 已知 time，根据上述公式计算得到 CYC\_MAX\_VALUE 的值，把此值配置到寄存器 RTC\_CYC\_MAX\_VALUE 中。
- (2) 如果需要从 stop、standby 模式中唤醒，则配置唤醒使能，即配置 RTC\_CR 寄存器的 CYC\_WKEN，否则无需配置。
- (3) 使能周期计数功能，即置位 RTC\_CR 寄存器的 CYC\_START\_COUNTER。

## 18.9 RTC Alarms

RTC 提供两个闹钟为闹钟 0 和闹钟 1，两个闹钟都支持 Mask 选择与日历匹配，Mask 配置可以选择匹配 sub-second、秒、分钟、小时、日期、星期，日期和星期匹配只能二选一。

如果寄存器 RTC\_ALARMx 中的 Bit 位 ALARMx\_WEEK\_SEL 为 0，则只能选择是否匹配日期，如果 ALARMx\_WEEK\_SEL 为 1，则只能选择是否匹配星期，x 表示 0 或 1。当没有配置秒和 sub-second 匹配而配置了分钟匹配，则闹钟定时时间到了后，在当前一分钟内会以一秒为间隔产生 60 次中断或/和唤醒事件，如果使能了闹钟中断则会产生中断，如果使能了闹钟唤醒功能则会产生唤醒事件，当没有配置秒、sub-second 和分钟的匹配而配置了小时匹配，则闹钟定时时间到了后，在当前一小时内会以一秒为间隔产生 3600 次中断或/和唤醒事件。

闹钟的秒、分钟、小时、日期、星期 Mask 通过配置 RTC\_ALARMx 寄存器中的 ALARMx\_MASK 字段实现，sub-second 的 Mask 设置通过配置 RTC\_ALARMx\_SUB 寄存器的 RTC\_ALARMx\_SUB\_MASK 实现，sub-second 的定时值设置通过配置 RTC\_ALARMx\_SUB 寄存器的 RTC\_ALARMx\_SUB\_VALUE 实现，RTC\_ALARMx\_SUB\_VALUE 的值表示拍数，拍数转换成时间的公式与周期计数的拍数转换成时间的一样，x 表示 0 或 1，分别对应闹钟 0 和闹钟 1。以闹钟 0 为例描述闹钟配置流程如下：

- (1) 设置日历。
- (2) 配置闹钟 0 定时值，配置寄存器 RTC\_ALARM0 的 ALARM0\_VALUE 字段，即配置定时时间的小时、分钟、秒、日期或星期。
- (3) 配置闹钟 0 的 sub-second 定时值，即配置寄存器 RTC\_ALARM0\_SUB 的 RTC\_ALARM0\_SUB\_VALUE。
- (4) 配置闹钟 0 的小时、分钟、秒、日期或星期的 Mask。
- (5) 配置闹钟 0 的 sub-second 的 Mask。
- (6) 如果需要闹钟的中断，则使能中断，如果需要唤醒事件，则使能闹钟 0 的唤醒功能，即配置寄存器 RTC\_CR 的 bit 位 RTC\_ALARM0\_WKEN。
- (7) 使能闹钟 0 功能，通过配置寄存器 RTC\_ALARM0 的 ALARM0\_EN。
- (8) 使能日历功能，即置位寄存器 RTC\_CR 的 bit 位 RTC\_START\_RTC。

## 18.10 Internal Signal Output through IO

内部的能通过 IO 输出的信号包括闹钟 0 脉冲，闹钟 1 脉冲，周期计数脉冲，秒信号输出。闹钟、周期计数脉冲是宽度为一拍的脉冲，alarm 脉冲是在定时时间到的时候输出，周期计数脉冲是在每次计数满一个周期后输出，是周期输出的，秒信号是占空比为 50% 的方波，周期为 1 秒。IO 输出的电平可以被取反，配置寄存器 RTC\_CR2 的 RTC\_OUT\_POL 位为 0 时表示原电平，为 1 是表示电平取反。配置寄存器 RTC\_CR2 的 RTC\_OUT\_SEL 进行输出信号的选择。

## 18.11 Interrupts

RTC 的中断信号如下：

Table 18-3 RTC Interrupts

中断名称	描述
闹钟 0 中断	闹钟 0 定时时间到产生的中断
闹钟 1 中断	闹钟 1 定时时间到产生的中断
周期计数中断	计数满一个周期时产生的中断
Tamper 中断	Tamper 检测到输入事件时产生的中断
Wakeupio0 中断	Wakeupio0 检测到输入事件时产生的中断
Wakeupio1 中断	Wakeupio1 检测到输入事件时产生的中断
Wakeupio2 中断	Wakeupio2 检测到输入事件时产生的中断
秒中断	秒信号在每一秒产生的中断

上述中断的使能通过配置寄存器 RTC\_CR1 实现，除秒中断的中断状态外，其它所有中断的中断状态都可以通过寄存器 RTC\_SR 获得，秒中断的中断状态通过寄存器 RTC\_SR1 的 SECOND\_SR 位获得。

## 18.12 RTC Registers

地址：0x4000E000

Table 18-4 RTC Registers Summary

寄存器	偏移量	描述
RTC_CR	0x00	控制寄存器
RTC_ALARM0	0x04	闹钟 0 寄存器
RTC_ALARM1	0x08	闹钟 1 寄存器
RTC_PPMADJUST	0x0c	PPM 调整寄存器
RTC_CALENDAR	0x10	日历配置时分秒寄存器
RTC_CALENDAR_H	0x14	日历配置年月日星期寄存器
RTC_CYC_MAX_VALUE	0x18	周期计数值配置寄存器
RTC_SR	0x1c	中断状态寄存器
RTC_ASYNCDATA	0x20	日历异步读取时分秒寄存器
RTC_ASYNCDATA_H	0x24	日历异步读取年月日星期寄存器
RTC_CR1	0x28	中断使能寄存器
RTC_SR1	0x2c	操作状态寄存器
RTC_CR2	0x30	控制寄存器 2
RTC_SUB_SECOND	0x34	读取 sub-second 寄存器
RTC_CYC_CNT_VALUE	0x38	只读周期计数值寄存器
RTC_ALARM0_SUB	0x3c	闹钟 0 的 sub-second 寄存器
RTC_ALARM1_SUB	0x40	闹钟 1 的 sub-second 寄存器
RTC_CALENDAR_R	0x44	日历同步读取时分秒寄存器
RTC_CALENDAR_R_H	0x48	日历同步读取年月日星期寄存器

### 18.12.1 RTC\_CR

偏移量: 0x00

复位值: 0x00000000

31-29	28	27	26	25
RESERVED	RTC_START_RT C	RTC_ALARM0_W KEN	RTC_ALARM1_W KEN	CYC_WKEN
r-0h	rw-0h	rw-0h	rw-0h	rw-0h
24	23	22	21	20
CYC_START_CO UNTER	TAMPER_EN	TAMPER_LEVEL_ SEL	TAMPER_WKEN0	TAMPER_WKEN1
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
19-18	17	16	15	14
TAMPER_FILTER _CFG	WAKEUP0_EN	WAKEUP0_LEVE L_SEL	WAKEUP0_WKE N0	WAKEUP0_WKE N1
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
13-12	11	10	9	8
WAKEUP0_FILTE R_CFG	WAKEUP1_EN	WAKEUP1_LEVE L_SEL	WAKEUP1_WKE N0	WAKEUP1_WKE N1
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
7-6	5	4	3	2
WAKEUP1_FI LTER_CFG	WAKEUP2_E N	WAKEUP2_LE VEL_SEL	WAKEUP2_W KEN0	WAKEUP2_W KEN1
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
1-0				

位 31-29 RESERVED: 保留。

位 28 RTC\_START\_RTC: RTC 日历使能控制。

- 0: 不使能
- 1: 使能

位 27 RTC\_ALARM0\_WKEN: ALARM0\_SR 唤醒使能。

- 0: 不使能
- 1: 使能

位 26 RTC\_ALARM1\_WKEN: ALARM1\_SR 唤醒使能。

- 0: 不使能
- 1: 使能

位 25 CYC\_WKEN: CYC\_SR 唤醒使能。

- 0: 不使能
- 1: 使能

位 24 CYC\_START\_COUNTER: 定时功能使能控制。

- 0: 不使能
- 1: 使能

**位 23 TAMPER\_EN:** TAMPER 功能使能。

- 0: 不使能
- 1: 使能

**位 22 TAMPER\_LEVEL\_SEL:** TAMPER 有效电平选择。

- 0: 低电平有效
- 1: 高电平有效

**位 21 TAMPER\_WKEN0:** TAMPER 电平唤醒使能。

- 0: 不使能
- 1: 使能

TAMPER\_EN 为 0 时, 仍可用于唤醒。

**位 20 TAMPER\_WKEN1:** TAMPER\_SR 唤醒使能。

- 0: 不使能
- 1: 使能

**位 19-18 TAMPER\_FILTER\_CFG:** TAMPER 的滤波控制。

- 0: 不滤波
- 1: 滤波 1 拍 rtc 接口时钟
- 2: 滤波 3 拍 rtc 接口时钟
- 3: 滤波 7 拍 rtc 接口时钟

**位 17 WAKEUP0\_EN:** WAKEUP0 功能使能。

- 0: 不使能
- 1: 使能

**位 16 WAKEUP0\_LEVEL\_SEL:** WAKEUP0 有效电平选择。

- 0: 低电平有效
- 1: 高电平有效

**位 15 WAKEUP0\_WKEN0:** WAKEUP0 电平唤醒使能。

- 0: 不使能
- 1: 使能

WAKEUP0\_EN 为 0 时, 仍可用于唤醒。

**位 14 WAKEUP0\_WKEN1:** WAKEUP0\_SR 唤醒使能。

- 0: 不使能
- 1: 使能

**位 13-12 WAKEUP0\_FILTER\_CFG:** WAKEUP0 的滤波控制。

- 0: 不滤波
- 1: 滤波 1 拍 rtc 接口时钟
- 2: 滤波 3 拍 rtc 接口时钟
- 3: 滤波 7 拍 rtc 接口时钟

**位 11 WAKEUP1\_EN:** WAKEUP1 功能使能。

- 0: 不使能
- 1: 使能

**位 10 WAKEUP1\_LEVEL\_SEL:** WAKEUP1 有效电平选择。

- 0: 低电平有效
- 1: 高电平有效

**位 9 WAKEUP1\_WKEN0:** WAKEUP1 电平唤醒使能。

- 0: 不使能
- 1: 使能

WAKEUP1\_EN 为 0 时, 仍可用于唤醒。

**位 8 WAKEUP1\_WKEN1:** WAKEUP1\_SR 唤醒使能。

- 0: 不使能
- 1: 使能

**位 7-6 WAKEUP1\_FILTER\_CFG:** WAKEUP1 的滤波控制。

- 0: 不滤波
- 1: 滤波 1 拍 rtc 接口时钟
- 2: 滤波 3 拍 rtc 接口时钟
- 3: 滤波 7 拍 rtc 接口时钟

**位 5 WAKEUP2\_EN:** WAKEUP2 功能使能。

- 0: 不使能
- 1: 使能

**位 4 WAKEUP2\_LEVEL\_SEL:** WAKEUP2 有效电平选择。

- 0: 低电平有效
- 1: 高电平有效

**位 3 WAKEUP2\_WKEN0:** WAKEUP2 电平唤醒使能。

- 0: 不使能
- 1: 使能

WAKEUP2\_EN 为 0 时, 仍可用于唤醒。

**位 2 WAKEUP2\_WKEN1:** WAKEUP2\_SR 唤醒使能。

- 0: 不使能
- 1: 使能

**位 1-0 WAKEUP2\_FILTER\_CFG:** WAKEUP2 的滤波控制。

- 0: 不滤波
- 1: 滤波 1 拍 rtc 接口时钟
- 2: 滤波 3 拍 rtc 接口时钟
- 3: 滤波 7 拍 rtc 接口时钟

## 18.12.2 RTC\_ALARM0

偏移量: 0x04

复位值: 0x00000000

31	30	29-26	25-0
ALARM0_EN	ALARM0_WEEK_SEL	ALARM0_MASK	ALARM0_VALUE
rw-0h	rw-0h	rw-0h	rw-0h

**位 31 ALARM0\_EN:** 闹钟 0 使能控制。

- 0: 不使能
- 1: 使能

**位 30 ALARM0\_WEEK\_SEL:** 闹钟 0 星期与日期选择。

- 0: 匹配日期
- 1: 匹配星期, 星期为日期个位的低 3bit

**位 29-26 ALARM0\_MASK:** 闹钟 0 的 Mask 配置。

[26] 控制是否匹配秒。

- 0: 匹配
- 1: 不匹配

[27] 控制是否匹配分钟。

- 0: 匹配
- 1: 不匹配

[28] 控制是否匹配小时。

- 0: 匹配
- 1: 不匹配

[29] 控制是否匹配日期或星期。

- 0: 匹配
- 1: 不匹配

**位 25-0 ALARM0\_VALUE:** 闹钟 0 定时值配置。当 rtc 日历与闹钟 0 配置匹配时, 可以产生 ALARM0\_SR。

[3:0]: 秒个位

[6:4]: 秒十位

[10:7]: 分钟个位

[13:11]: 分钟十位

[17:14]: 小时个位

[19:18]: 小时十位

[23:20]: 日期个位, 其中 [22:20] 也可代表星期

[25:24]: 日期十位

### 18.12.3 RTC\_ALARM1

偏移量: 0x08

复位值: 0x00000000

31	30	29-26	25-0
ALARM1_EN	ALARM1_WEEK_SEL	ALARM1_MASK	ALARM1_VALUE
rw-0h	rw-0h	rw-0h	rw-0h

**位 31 ALARM1\_EN:** 闹钟 1 使能控制。

- 0: 不使能
- 1: 使能

**位 30 ALARM1\_WEEK\_SEL:** 闹钟 1 星期与日期选择。

- 0: 匹配日期
- 1: 匹配星期, 星期为日期个位的低 3bit

**位 29-26 ALARM1\_MASK:** 闹钟 1 的 Mask 配置。

[26] 控制是否匹配秒。

- 0: 匹配
- 1: 不匹配

[27] 控制是否匹配分钟。

- 0: 匹配
- 1: 不匹配

[28] 控制是否匹配小时。

- 0: 匹配
- 1: 不匹配

[29] 控制是否匹配日期或星期。

- 0: 匹配
- 1: 不匹配

**位 25:0 ALARM1\_VALUE:** 闹钟 1 定时值配置。当 rtc 日历与闹钟 1 配置匹配时, 可以产生 ALARM1\_SR。

[3:0]: 秒个位

[6:4]: 秒十位

[10:7]: 分钟个位

[13:11]: 分钟十位

[17:14]: 小时个位

[19:18]: 小时十位

[23:20]: 日期个位, 其中 [22:20] 也可代表星期

[25:24]: 日期十位

#### 18.12.4 RTC\_PPMAJUST

偏移量: 0x0c

复位值: 0x000007fff

31-16	15-0
RESERVED	PPMADJUST_VALUE
r-0h	rw-7ffffh

位 31-16 RESERVED: 保留。

位 15-0 PPMADJUST\_VALUE: 32k 时钟频率 ppm 调整配置。1 代表 0.5ppm。可配置范围为 77ff 到 87ff。

- 77ff: 调整+1024 ppm
- 7800: 调整+1023.5 ppm
- ...
- 7ffd: 调整+1 ppm
- 7ffe: 调整+0.5 ppm
- 7fff: 调整 0 ppm, 即不调整
- 8000: 调整-0.5 ppm
- 8001: 调整-1 ppm
- ...
- 87fe: 调整-1023.5ppm
- 87ff: 调整-1024ppm

#### 18.12.5 RTC\_CALENDAR

偏移量: 0x10

复位值: 0x00000000

31-20	19-0
RESERVED	CALENDAR_VALUE
r-0h	w-0h

位 31-20 RESERVED: 保留。

位 19-0 CALENDAR\_VALUE: RTC 日历数据低位。

- [3:0]: 秒个位
- [6:4]: 秒十位
- [10:7]: 分钟个位
- [13:11]: 分钟十位
- [17:14]: 小时个位
- [19:18]: 小时十位

### 18.12.6 RTC\_CALENDAR\_H

偏移量: 0x14

复位值: 0x00000841

31-22	21-0
RESERVED	CALENDAR_H_VALUE
r-0h	w-841h

位 31-22 RESERVED: 保留。

位 21-0 CALENDAR\_H\_VALUE: RTC 日历数据高位。

- [3:0]: 日期个位
- [5:4]: 日期十位
- [9:6]: 月份个位
- [10]: 月份十位
- [13:11]: 星期
- [17:14]: 年个位
- [21:18]: 年十位

### 18.12.7 RTC\_CYC\_MAX\_VALUE

偏移量: 0x18

复位值: 0x00008000

31-0
CYC_MAX_VALUE
rw-8000h

位 31-0 CYC\_MAX\_VALUE: 周期计数值配置, 当周期计数器的计数值等于 CYC\_MAX\_VALUE 时, 触发周期唤醒状态位, 周期计数使用 RTC 接口时钟进行计数。

## 18.12.8 RTC\_SR

偏移量: 0x1c

复位值: 0x00000000

31-7	6	5	4
RESERVED	ALARM0_SR	ALARM1_SR	CYC_SR
r-0h	rw-0h	rw-0h	rw-0h
3	2	1	0
TAMPER_SR	WAKEUP0_SR	WAKEUP1_SR	WAKEUP2_SR
rw-0h	rw-0h	rw-0h	rw-0h

**位 31-7 RESERVED:** 保留。

**位 6 ALARM0\_SR:** 闹钟 0 触发状态位。硬件置 1，软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 5 ALARM1\_SR:** 闹钟 1 触发状态位。硬件置 1，软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 4 CYC\_SR:** 周期唤醒触发状态位。硬件置 1，软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 3 TAMPER\_SR:** tamper 触发状态位。硬件置 1，软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 2 WAKEUP0\_SR:** wakeup0 触发状态位。硬件置 1，软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 1 WAKEUP1\_SR:** wakeup1 触发状态位。硬件置 1，软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 0 WAKEUP2\_SR:** wakeup2 触发状态位。硬件置 1，软件写 1 清 0。

- 0: 未发生
- 1: 发生

### 18.12.9 RTC\_ASYNCDATA

偏移量: 0x20

复位值: 0x00000000

31-20	19-0
RESERVED	SYN_DATA
r-0h	r-0h

位 31-20 RESERVED: 保留。

位 19-0 SYN\_DATA: RTC 日历数据低位。软件只读。

[3:0]: 秒个位

[6:4]: 秒十位

[10:7]: 分钟个位

[13:11]: 分钟十位

[17:14]: 小时个位

[19:18]: 小时十位

### 18.12.10 RTC\_ASYNCDATA\_H

偏移量: 0x24

复位值: 0x00000000

31-22	21-0
RESERVED	SYN_DATA_H
r-0h	r-0h

位 31-22 RESERVED: 保留。

位 21-0 SYN\_DATA\_H: RTC 日历数据高位。软件只读。

[3:0]: 日期个位

[5:4]: 日期十位

[9:6]: 月份个位

[10]: 月份十位

[13:11]: 星期

[17:14]: 年个位

[21:18]: 年十位

### 18.12.11 RTC\_CR1

偏移量: 0x28

复位值: 0x00000000

31-8	7	6
RESERVED	SECOND_SR_INT_EN	ALARM0_SR_INT_EN
r-0h	rw-0h	rw-0h
5	4	3
ALARM1_SR_INT_EN	CYC_SR_INT_EN	TAMPER_SR_INT_EN
rw-0h	rw-0h	rw-0h
2	1	0
WAKEUP0_SR_INT_EN	WAKEUP1_SR_INT_EN	WAKEUP2_SR_INT_EN
rw-0h	rw-0h	rw-0h

位 31-8 RESERVED: 保留。

位 7 SECOND\_SR\_INT\_EN: 秒中断使能。

- 0: 不使能
- 1: 使能

位 6 ALARM0\_SR\_INT\_EN: ALARM0\_SR 中断使能。

- 0: 不使能
- 1: 使能

位 5 ALARM1\_SR\_INT\_EN: ALARM1\_SR 中断使能。

- 0: 不使能
- 1: 使能

位 4 CYC\_SR\_INT\_EN: CYC\_SR 中断使能。

- 0: 不使能
- 1: 使能

位 3 TAMPER\_SR\_INT\_EN: TAMPER\_SR 中断使能。

- 0: 不使能
- 1: 使能

位 2 WAKEUP0\_SR\_INT\_EN: WAKEUP0\_SR 中断使能。

- 0: 不使能
- 1: 使能

位 1 WAKEUP1\_SR\_INT\_EN: WAKEUP1\_SR 中断使能。

- 0: 不使能
- 1: 使能

位 0 WAKEUP2\_SR\_INT\_EN: WAKEUP2\_SR 中断使能。

- 0: 不使能
- 1: 使能

### 18.12.12 RTC\_SR1

偏移量: 0x2c

复位值: 0x00000dff

31-12	11	10	9
RESERVED	WRITE_ALARM0_SUB_DONE	WRITE_ALARM1_SUB_DONE	SECOND_SR
r-0h	r-1h	r-1h	rw-0h
8	7	6	
WRITE_RTCCR2_DONE	WRITE_RTCCR_DONE	WRITE_ALARM0_DONE	
r-1h	r-1h	r-1h	
5	4	3	
WRITE_ALARM1_DONE	WRITE_PPMADJUST_DONE	WRITE_CALENDAR_DONE	
r-1h	r-1h	r-1h	
2	1	0	
WRITE_CYC_MAX_VALUE_DONE	WRITE_RTCCSR_DONE	READ_CALENDAR_DONE	
r-1h	r-1h	r-1h	

位 31-12 RESERVED: 保留。

位 11 WRITE\_ALARM0\_SUB\_DONE: 对 *RTC\_ALARM0\_SUB* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

位 10 WRITE\_ALARM1\_SUB\_DONE: 对 *RTC\_ALARM1\_SUB* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

位 9 SECOND\_SR: 秒中断状态。硬件置 1, 软件写 1 清 0。

- 0: 无中断发生
- 1: 有中断发生

位 8 WRITE\_RTCCR2\_DONE: 对 *RTC\_CR2* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

位 7 WRITE\_RTCCR\_DONE: 对 *RTC\_CR* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

位 6 WRITE\_ALARM0\_DONE: 对 *RTC\_ALARM0* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

位 5 WRITE\_ALARM1\_DONE: 对 *RTC\_ALARM1* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

**位 4 WRITE\_PPMADJUST\_DONE:** 对 *RTC\_PPMADJUST* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

**位 3 WRITE\_CALENDAR\_DONE:** 对 *RTC\_CALENDAR* 和 *RTC\_CALENDAR\_H* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

**位 2 WRITE\_CYC\_MAX\_VALUE\_DONE:** 对 *RTC\_CYC\_MAX\_VALUE* 的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

**位 1 WRITE\_RTC\_SR\_DONE:** 对 *RTC\_SR* 寄存器的写操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

**位 0 READ\_CALENDAR\_DONE:** 对 *RTC\_CALENDAR\_R* 和 *RTC\_CALENDAR\_R\_H* 寄存器的读操作的完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

### 18.12.13 RTC\_CR2

偏移量: 0x30

复位值: 0x00000000

31-8	7	6-4	3-0
RESERVED	RTC_OUT_POL	RTC_OUT_SEL	RTC_RET_SRAM_ERASE_EN
r-0h	rw-0h	rw-0h	rw-0h

**位 31-8 RESERVED:** 保留。

**位 7 RTC\_OUT\_POL:** RTC IO 输出电平选择。

- 0: 原电平
- 1: 取反电平

**位 6-4 RTC\_OUT\_SEL:** RTC IO 输出选择。

- 0-3: 输出 0
- 4: alarm0 脉冲
- 5: alarm1 脉冲
- 6: cyc 脉冲
- 7: 秒信号, 占空比 50%

**位 3-0 RTC\_RET\_SRAM\_ERASE\_EN:** tamper 与 wakeup 报警触发 Retention SRAM 清除的功能使能。[0] 对应 wakeup0, [1] 对应 wakeup1, [2] 对应 wakeup2, [3] 对应 tamper。

- 0: 不使能
- 1: 使能

#### 18.12.14 RTC\_SUB\_SECOND

偏移量: 0x34

复位值: 0x00000000

31-15	14-0
RESERVED	RTC_SUB_SECOND_VALUE
r-0h	r-0h

**位 31-15 RESERVED:** 保留。

**位 14-0 RTC\_SUB\_SECOND\_VALUE:** rtc 日历计数中的秒以下部分的计数器值, 由于采用打拍同步, 需要多次读到同一值, 才可以使用, 不能仅读取一次 (可能由于同步而读错)。

#### 18.12.15 RTC\_CYC\_CNT\_VALUE

偏移量: 0x38

复位值: 0x00000000

31-0
CYC_CNT_VALUE
r-0h

**位 31-0 CYC\_CNT\_VALUE:** 周期计数器值, 由于采用打拍同步, 需要多次读到同一值, 才可以使用, 不能仅读取一次 (可能由于同步而读错)。

### 18.12.16 RTC\_ALARM0\_SUB

偏移量: 0x3c

复位值: 0x00000000

31-20	19-16	15	14-0
RESERVED	RTC_ALARM0_SUB_MASK	RESERVED	RTC_ALARM0_SUB_VALUE
r-0h	rw-0h	r-0h	rw-0h

位 31-20 RESERVED: 保留。

位 19-16 RTC\_ALARM0\_SUB\_MASK: 闹钟 0 的 sub-second Mask 配置, 使用 alarm0 的 sub-second 功能时, ppm 调整功能建议不使用。

- 0: sub-second 定时值配置不生效, 仅在每秒考虑 rtc\_alarm0 是否匹配。
- 1: 匹配 sub-second 计数的[0], 其它 sub-second 计数位不生效。
- 2: 匹配 sub-second 计数的[1:0], 其它 sub-second 计数位不生效。
- N: 匹配 sub-second 计数的[N-1:0], 其它 sub-second 计数位不生效。

位 15 RESERVED: 保留。

位 14-0 RTC\_ALARM0\_SUB\_VALUE: 闹钟 0 sub-second 定时值配置。当 rtc 日历计数值与闹钟 0 配置匹配时, 产生 ALARM0\_SR。

### 18.12.17 RTC\_ALARM1\_SUB

偏移量: 0x40

复位值: 0x00000000

31-20	19-16	15	14-0
RESERVED	RTC_ALARM1_SUB_MASK	RESERVED	RTC_ALARM1_SUB_VALUE
r-0h	rw-0h	r-0h	rw-0h

位 31-20 RESERVED: 保留。

位 19-16 RTC\_ALARM1\_SUB\_MASK: 闹钟 1 的 sub-second Mask 配置, 使用 alarm1 的 sub-second 功能时, ppm 调整功能建议不使用。

- 0: sub-second 定时值配置不生效, 仅在每秒考虑 rtc\_alarm1 是否匹配。
- 1: 匹配 sub-second 计数的[0], 其它 sub-second 计数位不生效。
- 2: 匹配 sub-second 计数的[1:0], 其它 sub-second 计数位不生效。
- N: 匹配 sub-second 计数的[N-1:0], 其它 sub-second 计数位不生效。

位 15 RESERVED: 保留。

位 14-0 RTC\_ALARM1\_SUB\_VALUE: 闹钟 1 sub-second 定时值配置。当 rtc 日历计数值与闹钟 1 配置匹配时, 产生 ALARM1\_SR。



ASR

18. 实时时钟 (RTC)

ASR6601 参考



### 18.12.18 RTC\_CALENDAR\_R

偏移量: 0x44

复位值: 0x00000000

31-20	19-0
RESERVED	CALENDAR_SYNC
r-0h	r-0h

位 31-20 RESERVED: 保留。

位 19-0 CALENDAR\_SYNC: RTC 日历计数中的时分秒的计数器值, 由于采用打拍同步, 需要多次读到同一值, 才可以使用, 不能仅读取一次 (可能由于同步而读错)。

### 18.12.19 RTC\_CALENDAR\_R\_H

偏移量: 0x48

复位值: 0x00000841

31-22	21-0
RESERVED	CALENDAR_H_SYNC
r-0h	r-841h

位 31-22 RESERVED: 保留。

位 21-0 CALENDAR\_H\_SYNC: RTC 日历计数中的年月日星期的计数器值, 由于采用打拍同步, 需要多次读到同一值, 才可以使用, 不能仅读取一次 (可能由于同步而读错)。

# 19.

# Low-power UART (LPUART)

## 19.1 Introduction

LPUART (Low Power Universal Asynchronous Receiver/Transmitter) 是一种低功耗的串口外设，32K 时钟下波特率最高支持 9600。在极低功耗模式下，LPUART 也可以被接收到的数据唤醒。

LPUART 支持 CTS/RTS 流量控制。

LPUART 支持 DMA 请求。

## 19.2 Main Features

- 波特率可配置
- 数据格式可配置（5-8 位数据，1-2 位停止位，0-1 位奇偶校验位）
- 支持 DMA 请求
- TX/RX FIFO 深度为 1
- 支持 CTS/RTS 流控
- 支持中断请求
- 支持低功耗唤醒

## 19.3 Functional Description

### 19.3.1 Data Format



Figure 19-1 LPUART Data Format

在空闲时，LPUART 的数据线应该保持在高电平。

在数据传输时，依次传输起始位（START），数据位（DATA），奇偶校验位（PARITY）和停止位（STOP）。各个位的含义如下：

- (1) **起始位**: 先发送一个 0 信号, 表示数据传输开始。
- (2) **数据位**: 根据配置, 依次传输 5-8 个 bit。
- (3) **奇偶校验位**: 数据位后, 传输一个 bit 的奇偶校验位, 也可以配置为无奇偶校验位。
- (4) **停止位**: 数据传输结束的标志, 可以是 1 或者 2 个 bit。

### 19.3.2 Baud Rate Generation

LPUART 波特率的配置支持小数分频, 其主要通过 LPUART\_BAUD\_RATE\_INT 和 LPUART\_BAUD\_RATE\_FRA 两个寄存器来配置。

以 LPUART 接口时钟频率为 32.768KHz, 波特率为 9600 为例, 分频系数为  $32768/9600=3.413$ , 则寄存器 LPUART\_BAUD\_RATE\_INT 配置为 3, 寄存器 LPUART\_BAUD\_RATE\_FRA 配置为 7 ( $0.413*16=6.608$ , 四舍五入为 7)。

### 19.3.3 CTS/RTS Flow Control

两个 LPUART 之间的连接如下图:




Figure 19-2 Connection between Two LPUART Devices

**RTS (Require To Send, 发送请求)** 为输出信号, 用于指示本设备准备好可接收数据, 低电平有效, 低电平说明本设备可以接收数据。

**CTS (Clear To Send, 发送允许)** 为输入信号, 用于判断是否可以向对方发送数据, 低电平有效, 低电平说明本设备可以向对方发送数据。

### 19.3.4 DMA

#### LPUART DMA 发送过程:

- (1) 将寄存器 LPUART\_CR1 中的 DMA\_TX\_EN 位配置为使能;
- (2) 将寄存器 LPUART\_DATA 地址配置为 DMA 的目的地址;
- (3) 将发送数据的内存地址配置为 DMA 的源地址;
- (4) 配置 DMA 的 SRC\_TR\_WIDTH 和 DES\_TR\_WIDTH 为 0 (数据位宽为 8bit);
- (5) 配置 DMA 的 SRC\_MSIZE 和 DEST\_MSIZE 为 0 (burst length 为 1);
- (6) 配置 DMA 的数据传输总长度;
- (7) 配置 DMA 的 handshake 类型为 DMA\_HANDSHAKE\_LPUART\_TX;
- (8) 激活 DMA 通道。

当 DMA 传输完成后, 会将 DMA\_CHENREG 寄存器的 CH\_EN\_x 位清 0。

#### LPUART DMA 接收过程:

- (1) 将寄存器 LPUART\_CR1 中的 DMA\_RX\_EN 位配置为使能;
- (2) 将寄存器 LPUART\_DATA 地址配置为 DMA 的源地址;
- (3) 将数据接收的内存地址配置为 DMA 的目的地址;
- (4) 配置 DMA 的 SRC\_TR\_WIDTH 和 DES\_TR\_WIDTH 为 0 (数据位宽为 8bit);
- (5) 配置 DMA 的 SRC\_MSIZE 和 DEST\_MSIZE 为 0 (burst length 为 1);
- (6) 配置 DMA 的数据传输总长度;
- (7) 配置 DMA 的 handshake 类型为 DMA\_HANDSHAKE\_LPUART\_RX;
- (8) 激活 DMA 通道。

当 DMA 传输完成后, 会将 DMA\_CHENREG 寄存器的 CH\_EN\_x 位清 0。

### 19.3.5 Interrupts

LPUART 的中断信号主要有:

- TX\_DONE 中断
- TXFIFO\_EMPTY 中断
- RXFIFO\_NOT\_EMPTY 中断
- RX\_OVERFLOW 中断
- STOP\_ERR 中断
- PARITY\_ERR 中断
- START\_INVALID 中断
- RX\_DONE 中断
- START\_VALID 中断

### 19.3.6 CPU Wakeup from Low-power Modes

LPUART 的低功耗唤醒包括 RX 低电平唤醒，有效 START 唤醒，RX\_DONE 唤醒。

通过配置 LPUART\_CR0 寄存器的 LPUART\_WAKEUP\_EN 位来使能唤醒方式。

## 19.4 LPUART Registers

寄存器基地址：0x40005000

Table 19-1 LPUART Registers Summary

寄存器	偏移量	描述
LPUART_CR0	0x00	控制寄存器 0
LPUART_CR1	0x04	控制寄存器 1
LPUART_SR0	0x08	状态寄存器 0
LPUART_SR1	0x0C	状态寄存器 1
LPUART_DATA	0x10	数据寄存器

### 19.4.1 LPUART\_CR0

偏移量: 0x00

复位值: 0x00000E13

31-27	26	25	24-22	21-10
RESERVED	LPUART_RTS_EN	LPUART_RX_EN	LPUART_WAKEUP_EN	LPUART_BAUD_RA TE_INT
r	r/w	r/w	r/w	r/w
9-6	5	4-2	1-0	
LPUART_BAUD_RATE_FRA	LPUART_STOP_LEN	LPUART_PARITY_CFG	LPUART_DATA_LEN	
r/w	r/w	r/w	r/w	

位 31-27 RESERVED: 保留, 不能修改。

位 26 LPUART\_RTS\_EN: lpuart rts 流控使能。

- 0: 不使能
- 1: 使能

位 25 LPUART\_RX\_EN: lpuart 接收使能。

- 0: 不使能
- 1: 使能

位 24-22 LPUART\_WAKEUP\_EN: lpuart 唤醒使能。

[22] 为 rx 低电平唤醒使能。

- 0: 不使能
- 1: 使能

[23] 为有效 start 唤醒使能。

- 0: 不使能
- 1: 使能

[24] 为接收数据完成唤醒使能。

- 0: 不使能
- 1: 使能

位 21-10 LPUART\_BAUD\_RATE\_INT: 波特率分频系数的整数部分。

分频系数等于 UART 接口时钟频率/波特率;

以 UART 接口时钟频率为 32.768KHz, 波特率为 9600 为例, 分频系数为  $32768/9600=3.413$ , lpuart\_baud\_rate\_int 配置为 3, lpuart\_baud\_rate\_fra 配置为  $0.413*16=6$  或 7。

位 9-6 LPUART\_BAUD\_RATE\_FRA: 波特率分频系数的小数部分, 支持 4 位小数分频。

位 5 LPUART\_STOP\_LEN: LPUART stop 位长度。

- 0: 1 位 stop
- 1: 2 位 stop

位 4-2 LPUART\_PARITY\_CFG: LPUART 奇偶校验配置。

- 0: 偶校验
- 1: 奇校验
- 2: 校验位固定为 0
- 3: 校验位固定为 1
- >3: 无奇偶校验位

位 1-0 LPUART\_DATA\_LEN: LPUART 数据宽度。

数据宽度等于 LPUART\_DATA\_LEN+5。

#### 19.4.2 LPUART\_CR1

偏移量: 0x04

复位值: 0x00000000

31-13	12	11	10	9
RESERVED	LPUART_CTS_EN	DMA_TX_EN	DMA_RX_EN	LPUART_TX_EN
r	r/w	r/w	r/w	r/w
8	7	6	5	4
TX_DONE_INT_EN	TXFIFO_EMPTY_INT_EN	RXFIFO_NOT_EMPTY_INT_EN	RX_OVERFLOW_INT_EN	STOP_ERR_INT_EN
r/w	r/w	r/w	r/w	r/w
3	2	1	0	
PARITY_ERR_INT_EN	START_INVALID_INT_EN	RX_DONE_INT_EN	START_VALID_INT_EN	
r/w	r/w	r/w	r/w	

位 31:13 RESERVED: 保留, 不能修改。

位 12 LPUART\_CTS\_EN: lpuart cts 流控使能。

- 0: 不使能
- 1: 使能

位 11 DMA\_TX\_EN: dma tx 请求使能。

- 0: 不使能
- 1: 使能

位 10 DMA\_RX\_EN: dma rx 请求使能。

- 0: 不使能
- 1: 使能

位 9 LPUART\_TX\_EN: lpuart 发送使能。

- 0: 不使能
- 1: 使能

位 8 TX\_DONE\_INT\_EN: tx\_done 中断使能。

- 0: 不使能
- 1: 使能

**位 7 TXFIFO\_EMPTY\_INT\_EN:** txfifo\_empty 中断使能。

- 0: 不使能
- 1: 使能

**位 6 RXFIFO\_NOT\_EMPTY\_INT\_EN:** rxfifo\_not\_empty 中断使能。

- 0: 不使能
- 1: 使能

**位 5 RX\_OVERFLOW\_INT\_EN:** rx\_overflow 中断使能。

- 0: 不使能
- 1: 使能

**位 4 STOP\_ERR\_INT\_EN:** stop\_err 中断使能。

- 0: 不使能
- 1: 使能

**位 3 PARITY\_ERR\_INT\_EN:** parity\_err 中断使能。

- 0: 不使能
- 1: 使能

**位 2 START\_INVALID\_INT\_EN:** start\_invalid 中断使能。

- 0: 不使能
- 1: 使能

**位 1 RX\_DONE\_INT\_EN:** rx\_done 中断使能。

- 0: 不使能
- 1: 使能

**位 0 START\_VALID\_INT\_EN:** start\_valid 中断使能。

- 0: 不使能
- 1: 使能

#### 19.4.3 LPUART\_SR0

偏移量: 0x08

复位值: 0x00000000

31-6		5	4
RESERVED		RX_OVERFLOW_SR	STOP_ERR_SR
r		r/w	r/w
3	2	1	0
PARITY_ERR_SR	START_INVALID_SR	RX_DONE_SR	START_VALID_SR
r/w	r/w	r/w	r/w

**位 31-6 RESERVED:** 保留, 不能修改。

**位 5 RX\_OVERFLOW\_SR:** rx\_overflow 状态位, 用于指示是否发生接收数据 Buffer 溢出。硬件置 1, 软件写 1 清 0。

- 0: 未发生

- 1: 发生

**位 4 STOP\_ERR\_SR:** stop\_err 状态位, 用于指示是否发生 stop 电平错误。硬件置 1, 软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 3 PARITY\_ERR\_SR:** parity\_err 状态位, 用于指示是否发生 parity 校验错误。硬件置 1, 软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 2 START\_INVALID\_SR:** start\_invalid 状态位, 用于指示是否收到错误的 start 位。硬件置 1, 软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 1 RX\_DONE\_SR:** rx\_done 状态位, 用于指示是否接收完数据。硬件置 1, 软件写 1 清 0。

- 0: 未发生
- 1: 发生

**位 0 START\_VALID\_SR:** start\_valid 状态位, 用于指示是否收到有效的 start 位。硬件置 1, 软件写 1 清 0。

- 0: 未发生
- 1: 发生

#### 19.4.4 LPUART\_SR1

偏移量: 0x0C

复位值: 0x000000016

31-6		5	4
RESERVED		TX_DONE	TXFIFO_EMPTY
r		r/w	r
3	2	1	0
RXFIFO_NOT_EMPTY	WRITE_CRO_DONE	WRITE_SR0_DONE	RESERVED
r	r	r	r

**位 31-6 RESERVED:** 保留, 不能修改。

**位 5 TX\_DONE:** tx\_done 状态位。硬件置 1, 软件写 1 清 0。

- 0: 发送未完成
- 1: 发送完成

**位 4 TXFIFO\_EMPTY:** txfifo\_empty 状态位。硬件置 1, 软件写 LPUART\_DATA 来清 0 此位。

- 0: 非空
- 1: 空

**位 3 RXFIFO\_NOT\_EMPTY:** rxfifo\_not\_empty 状态位。硬件置 1，软件读 LPUART\_DATA 来清此位。

- 0: 空
- 1: 非空

**位 2 WRITE\_CR0\_DONE:** write cr0 操作完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

**位 1 WRITE\_SR0\_DONE:** write sr0 操作完成状态。硬件控制置 1 与清 0。

- 0: 操作正在进行中
- 1: 操作已完成

**位 0 RESERVED:** 保留，不能修改。

#### 19.4.5 LPUART\_DATA

偏移量: 0x10

复位值: 0x00000000

31-8	7-0
RESERVED	LPUART_DATA
r	r/w

**位 31-8 RESERVED:** 保留，不能修改。

**位 7-0 LPUART\_DATA:** fifo 接口，读操作返回 rx data，写操作写入 tx data。

**注意：**

1. 如果数据位宽小于 8 时，LPUART\_DATA 的低位有效。
2. 读之前要查询 RXFIFO\_NOT\_EMPTY 状态位，保证 rxfifo 中有数据；写之前要查询 txfifo\_empty 状态位，保证 txfifo 中可写入。

## 20.

# Low-power timer (LPTIM)

### 20.1 Introduction

LPTIMER (Low Power Timer) 是一个 16 位的计时器，由于其有多种时钟源，LPTIMER 能够在除 standby 模式外的所有工作模式下运行，并且支持从所有低功耗工作模式中唤醒。有两个 LPTIMER，分别为 LPTIMER0 和 LPTIMER1。

### 20.2 Main features

LPTIMER 包括如下功能：

- 支持选择内部时钟与外部时钟作为计数时钟
- 16bits 计数器，加法计数，支持自动加载
- 支持两种计数模式，单次计数和连续计数
- 支持软件触发和外部触发源触发计数
- 分频计数器
- 支持产生 PWM
- 支持单脉冲、Set-once、Timeout 模式输出
- 支持 DEBUG 模式控制
- 支持产生通道输出事件、匹配事件、溢出事件、触发事件、DOWN 事件、UP 事件作为唤醒信号输出
- 正交解码
- 中断信号产生

LPTIMER 的框图如下：




Figure 20-1 LPTIMER Diagram

- **lptim\_trig0~7:** LPTIMER 的外部触发源
- **lptim\_in2:** LPTIMER 的 IN2 pin 脚
- **lptim\_in1:** LPTIMER 的 IN1 pin 脚
- **lptim\_wkup:** LPTIMER 的唤醒信号
- **lptim\_out:** LPTIMER 的 OUT pin 脚

## 20.3 Interface clock

LPTIMER 接口时钟源分内部时钟和外部时钟，内部时钟源有 PCLK0、RCO3.6M、XO32K、RCO32K，外部时钟源通过 IN1 的 GPIO 输入。时钟配置和选择可以参考 RCC 章节。

## 20.4 Counter clock selection

LPTIMER 除了接口时钟有内部和外部之分外，计数时钟也有内部和外部之分，其内部与外部的时钟源与接口时钟的一致。控制计数时钟选择的寄存器 bit 位为寄存器 LPTIM\_CFGR 的 COUNTMODE，值为 0 表示计数器由内部时钟控制，值为 1 表示计数器由外部时钟控制，如果 RCC 模块的寄存器 RCC\_CR1 的 LPTIM1\_EXT\_CLK\_SEL 位或 LPTIM\_EXT\_CLK\_SEL 位

为 0，即表示 LPTIMER0 或 LPTIMER1 的接口时钟为内部时钟，则 COUNTMODE 的值可以为 0 或 1，即计数时钟既可以为内部时钟也可以为外部时钟；如果 LPTIM1\_EXT\_CLK\_SEL 位或 LPTIM\_EXT\_CLK\_SEL 位为 1，则 LPTIMER0 或 LPTIMER1 的寄存器 LPTIM\_CFGR 的 COUNTMODE 位只能设置为 0，这时 0 不是表示计数时钟为内部时钟，是表示 COUNTMODE 值需要清零，计数时钟只能为外部时钟。

## 20.5 Counter

除编码模式外，计数器仅支持向上计数，计数到 ARR 时产生 ARRM 中断，计数器回到 0 重新计数。若使能 timeout 模式，则除了计数器值增加到 ARR 时清零外，触发信号也可以清零计数器重新计数。若使能编码模式，则计数器的计数方向由硬件控制，向上计数到 ARR 时产生 ARRM 事件并清零计数器，向下计数到 0 时则重新加载 ARR 到计数器。

## 20.6 Counting modes

LPTIMER 支持两种计数模式，单次计数和连续计数。单次计数模式下，计数器停止阶段第一个到来的触发信号（硬件或软件）会触发计数器开始计数，计数过程中的触发信号将会被忽略，计数到 ARR 时计数器会停止计数，直到下一次触发信号到来才会再次开始计数，依次类推。连续计数模式下，一旦触发（硬件或软件），计数器会一直计数下去，从 0 到 ARR，然后回到 0 再次计数，如此循环往复。

两种计数模式可以在任意时刻切换（前提是 enable 置位），例如，配置 LPTIMER 为单次计数模式，若置位寄存器 LPTIM\_CR 的 CNTSTRT，则计数器计数到 ARR 值将不会停止计数；配置 LPTIMER 为连续计数模式，若置位寄存器 LPTIM\_CR 的 SNGSTRT，则计数器计数到 ARR 时将会停止计数，直到下一次触发信号到来。因此状态图如下：




Figure 20-2 Counting mode conversion Diagram

## 20.7 Trigger sources

触发 LPTIMER 计数有两种方式，一种是软件触发，另一种是外部触发源触发。通过寄存器 LPTIM\_CFGR 的 TRIGEN 位段进行控制，当值为 0 时为软件触发，非零时为外部触发，当为外部触发时，可以设置外部触发信号上升沿有效、下降沿有效或双沿有效。LPTIMER 有 8 种触发输入源可以选择使用，**LPTIMER0** 的外部触发源如下表：

**Table 20-1 LPTIMER0 external trigger source**

TRIGSEL	External Trigger	Comment
lptim_ext_trig0	lptim_etr	Lptimer etr pin input
lptim_ext_trig1	comp0	Comp0 output
lptim_ext_trig2	comp1	Comp1 output
lptim_ext_trig3	rtc_cyc_counter	RTC cyc counter output pulse
lptim_ext_trig4	rtc_alarm0	RTC alarm0 output pulse
lptim_ext_trig5	rtc_alarm1	RTC alarm1 output pulse
lptim_ext_trig6	gpio	GPIO58
lptim_ext_trig7	gpio	GPIO59

**LPTIMER1** 的外部触发源如下表：

**Table 20-2 LPTIMER1 external trigger source**

TRIGSEL	External Trigger	Comment
lptim_ext_trig0	lptim_etr	Lptimer etr pin input
lptim_ext_trig1	comp0	Comp0 output
lptim_ext_trig2	comp1	Comp1 output
lptim_ext_trig3	rtc_cyc_counter	RTC cyc counter output pulse
lptim_ext_trig4	rtc_alarm0	RTC alarm0 output pulse
lptim_ext_trig5	rtc_alarm1	RTC alarm1 output pulse
lptim_ext_trig6	gpio	GPIO60
lptim_ext_trig7	gpio	GPIO61

## 20.8 Prescaler

计数使能信号可以被软件配置分频，支持 1、2、4、8、16、32、64、128 分频，通过配置寄存器 LPTIM\_CFGR 的 PRESC 位段进行分频配置。该分频通过计数器实现，即上一级电路产生的计数使能信号将作为该分频计数器的计数使能，当分频计数器计数到预先加载的分频值后，输出一个脉冲，作为下一级计数器的计数使能，然后分频计数器归零重新计数，依次类推。

## 20.9 PWM

LPTIMER 可以产生 PWM 波形，波形的极性可以通过寄存器 LPTIM\_CFGR 的 WAVPOL 比特控制，占空比可以通过寄存器 LPTIM\_CMP 和 LPTIM\_ARR 的值进行控制。以软件触发和内部时钟计数为例，配置 PWM 的流程如下：

- (1) 配置寄存器 LPTIM\_CFGR 的 COUNTMODE 为 0，即设置内部时钟计数。
- (2) 寄存器 LPTIM\_CFGR 的 PRESC 为默认值，即不设置计数器分频。
- (3) 配置寄存器 LPTIM\_CFGR 的 PRELOAD 的值为 0，即不使能寄存器 LPTIM\_CMP 和 LPTIM\_ARR 的缓存功能。如果需要也可以使能。
- (4) 配置寄存器 LPTIM\_CFGR 的 WAVPOL 为 0，即波形输出不反相。
- (5) 配置寄存器 LPTIM\_CFGR 的 WAVE 为 0。
- (6) 寄存器 LPTIM\_CFGR 的 TRIGEN 位段的值为 0，即软件触发。
- (7) 使能 LPTIMER，就是置位寄存器 LPTIM\_CR 的 ENABLE。
- (8) 设置寄存器 LPTIM\_ARR 和 LPTIM\_CMP 的值。
- (9) 使能连续计数功能，通过置位寄存器 LPTIM\_CR 的 CNTSTRT 实现。

## 20.10 Single-pulse, Set-once, Timeout output mode

单脉冲模式下，计数器未计数时，检测到第一个触发信号，则计数使能置位，若计数到 ARR 或 enable 清零或模块复位，则计数使能清零，计数过程中的触发信号将会被忽略，如下图：




Figure 20-3 Single pulse counting

单脉冲模式通过配置寄存器 LPTIM\_CFGR 的 WAVE 为 0 以及寄存器 LPTIM\_CR 的 SNGSTRT 为 1 实现。

Set-once 模式下，检测到第一个触发信号后，计数使能置位，若计数到 ARR，则计数使能清零，计数过程中的触发信号将会被屏蔽，屏蔽信号通过 mask 实现，即检测到第一个触发信号后，mask 有效，屏蔽之后的所有触发信号，如下图：




Figure 20-4 Set-once counting

Set-once 模式通过配置寄存器 LPTIM\_CFGR 的 WAVE 为 1 以及寄存器 LPTIM\_CR 的 SNGSTRT 为 1 实现。

Timeout 模式与连续计数模式类似，一旦被触发，计数使能一直有效，区别是，计数过程中的触发信号会让计数器从 0 开始重新计数，且输出波形也会被清除，如下图：




Figure 20-5 Timeout counting

Timeout 模式通过配置寄存器 LPTIM\_CFGR 的 WAVE 为 0 以及寄存器 LPTIM\_CR 的 CNTSTRT 为 1 实现。

## 20.11 Quadrature encoder mode

LPTIMER 支持正交编码计数功能，可以通过 IN1 和 IN2 输入正交信号，进行计数和方向检测。编码模式共有三种，仅在上升沿计数、下降沿计数以及双边沿计数，编码模式的使能通过寄存器 LPTIM\_CFGR 的 ENC 控制，编码模式的边沿控制通过寄存器 LPTIM\_CFGR 的 CKPOL 来实现。在此功能下，两个通道输入可以配置数字滤波功能，滤波使能通过寄存器 LPTIM\_CFGR 的 CKFLT\_ENABLE 控制，滤波值通过寄存器 LPTIM\_CFGR 的 CKFLT 进行配置。通过两个通道信号的组合，可以产生计数使能和方向控制信号，控制计数器加减。具体的组合方式见下表：

Table 20-3 Quadrature encoder channel signals

编码模式	IN1/IN2 电平	IN1		IN2	
		上升沿	下降沿	上升沿	下降沿
上升沿计数	高电平	向下计数	-	向上计数	-
	低电平	向上计数	-	向下计数	-
下降沿计数	高电平	-	向上计数	-	向下计数
	低电平	-	向下计数	-	向上计数
双沿计数	高电平	向下计数	向上计数	向上计数	向下计数
	低电平	向上计数	向下计数	向下计数	向上计数

IN1 和 IN2 输入信号频率必须小于 LPTIMER 时钟频率的 1/4。

## 20.12 DEBUG mode control

LPTIMER 可由软件配置 debug 下是否停止计数，通过 SYSCFG 的 CR2 寄存器来实现 LPTIMER0 和 LPTIMER1 的 DEBUG 模式计数控制，如果使能该功能，则进入系统 debug 模式时，LPTIMER 停止计数（计数器不会被初始化）。

## 20.13 Wake-up signals

LPTIMER 有 6 种唤醒信号输出，分别是，

- 通道输出信号，此时通道输出将作为唤醒信号输出。
- 匹配事件（CMPM），此时计数器与寄存器 LPTIM\_CMP 的匹配事件将作为唤醒信号输出。
- 溢出事件（ARRM），此时 overflow 事件将作为唤醒信号输出。
- 触发事件（EXTTRIG），此时有效的触发事件将作为唤醒信号输出。
- DOWN 事件，若计数方向由向上计数变为向下计数，DOWN 事件会置位，此时 DOWN 事件会作为唤醒信号输出。
- UP 事件，若计数方向由向下计数变为向上计数，UP 事件会置位，此时 UP 事件会作为唤醒信号输出。

以上唤醒信号除了通道输出信号，均为 LPTIM\_ISR 寄存器的标志位，且有独立的使能位，使能位分别为寄存器 LPTIM\_CFGR 的 OUT\_WKUP\_EN、CMPM\_WKUP\_EN、ARRM\_WKUP\_EN、EXTTRIG\_WKUP\_EN、DOWN\_WKUP\_EN、UP\_WKUP\_EN 比特位，唤醒信号与相应使能位是 AND 的关系，各唤醒源之间是 OR 的关系。

## 20.14 Interrupts

LPTIMER 的中断信号如下：

Table 20-4 LPTIMER interrupts

中断名称	描述
DOWN 中断	编码模式下，表示计数方向由向上变为向下
UP 中断	编码模式下，表示计数方向由向下变为向上
ARROK 中断	表示 ARR 值加载完成
CMPOK 中断	表示 CMP 值加载完成
EXTTRIG 中断	表示检测到有效触发边沿
ARRM 中断	表示计数器值到达 ARR
CMPM 中断	表示计数器值与 CMP 匹配

上述中断的使能通过配置寄存器 LPTIM\_IER 实现，所有中断的中断状态都可以通过寄存器 LPTIM\_SR1 获得。

## 20.15 LPTIMER registers

LPTIMER0 基地址：0x4000D000

LPTIMER1 基地址：0x4000D800

Table 20-5 LPTIMER Registers Summary

寄存器	偏移量	描述
LPTIM_ISR	0x00	状态寄存器
LPTIM_ICR	0x04	状态清除寄存器
LPTIM_IER	0x08	中断使能寄存器
LPTIM_CFGR	0x0c	配置寄存器，该寄存器需在 LPTIM_CR 寄存器的 ENABLE 清零时修改
LPTIM_CR	0x10	控制寄存器
LPTIM_CMP	0x14	比较寄存器
LPTIM_ARR	0x18	重装载寄存器
LPTIM_CNT	0x1c	计数器寄存器
LPTIM_CSR	0x20	清除状态标志寄存器，表示使用寄存器 LPTIM_ICR 清除 LPTIM_ISR 某些状态位时是否清除完成标志
LPTIM_SR1	0x24	中断标志寄存器，中断标志位会被寄存器 LPTIM_ICR 立即清零

## 20.15.1 LPTIM\_ISR

偏移量: 0x00

复位值: 0x000000180

31-9	8	7	6	5	4	3	2	1	0
RESERVED	CROK	CFGROK	DOWN	UP	ARROK	CMPOK	EXTTRIG	ARRM	CMPM
r-0h	r-1h	r-1h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h

**位 31-9 RESERVED:** 保留。

**位 8 CROK:** 上一次对寄存器 LPTIM\_CR 的写操作状态。该位由硬件控制，写操作前需要检查上一次写操作是否完成。

- 0: 正在进行写操作
- 1: 上一次对 LPTIM\_CR 的写操作已经完成

**位 7 CFGROK:** 上一次对 LPTIM\_CFGR 的写操作状态。该位由硬件控制，写操作前需要检查上一次写操作是否完成。

- 0: 正在进行写操作
- 1: 上一次对 LPTIM\_CFGR 的写操作已经完成

**位 6 DOWN:** 编码模式下计数方向由向上变为向下。

- 0: 计数方向未发生由上向下的变化
- 1: 计数方向由向上变为向下

可以通过写 LPTIM\_ICR 寄存器清零，但是需要时间同步清零脉冲，因此无法立即清除。

**位 5 UP:** 编码模式下计数方向由向下变为向上。

- 0: 计数方向未发生由下向上的变化
- 1: 计数方向由向下变为向上

可以通过写 LPTIM\_ICR 寄存器清零，但是需要时间同步清零脉冲，因此无法立即清除。

**位 4 ARROK:** ARR 值加载状态。

- 0: 未加载完成
- 1: 加载完成

可以通过写 LPTIM\_ICR 寄存器清零，但是需要时间同步清零脉冲，因此无法立即清除。

**位 3 CMPOK:** CMP 值加载状态。

- 0: 未加载完成
- 1: 加载完成

可以通过写 LPTIM\_ICR 寄存器清零，但是需要时间同步清零脉冲，因此无法立即清除。

**位 2 EXTTRIG:** 是否检测到有效触发边沿。

- 0: 未检测到有效触发边沿
- 1: 检测到有效触发边沿

可以通过写 LPTIM\_ICR 寄存器清零，但是需要时间同步清零脉冲，因此无法立即清除。

**位 1 ARRM:** 计数器值是否到达 ARR 值。

- 0: 计数器值未到达 ARR
- 1: 计数器值到达 ARR

可以通过写 LPTIM\_ICR 寄存器清零，但是需要时间同步清零脉冲，因此无法立即清除。

**位 0 CMPM:** 计数器值与 CMP 值匹配状态。

- 0: 计数器值与 CMP 值未匹配
- 1: 计数器值与 CMP 值匹配

可以通过写 LPTIM\_ICR 寄存器清零，但是需要时间同步清零脉冲，因此无法立即清除。

## 20.15.2 LPTIM\_ICR

偏移量: 0x04

复位值: 0x00000000

31-7	6	5	4	3	2	1	0
RESERVED	DOWNCF	UPCF	ARROKCF	CMPOKCF	EXTTRIGCF	ARRMCF	CMPMCF
w-0h	w-0h	w-0h	w-0h	w-0h	w-0h	w-0h	w-0h

**位 31-7 RESERVED:** 保留。

**位 6 DOWNCF:** 清除 DOWN 标志位。软件写 1 清除标记位，该位由硬件清零。

- 0: 无操作
- 1: 清除操作

**位 5 UPCF:** 清除 UP 标志位。软件写 1 清除标记位，该位由硬件清零。

- 0: 无操作
- 1: 清除操作

**位 4 ARROKCF:** 清除 ARROK 标志位。软件写 1 清除标记位，该位由硬件清零。

- 0: 无操作
- 1: 清除操作

**位 3 CMPOKCF:** 清除 CMPOK 标志位。软件写 1 清除标记位，该位由硬件清零。

- 0: 无操作
- 1: 清除操作

**位 2 EXTTRIGCF:** 清除 EXTTRIG 标志位。软件写 1 清除标记位，该位由硬件清零。

- 0: 无操作
- 1: 清除操作

**位 1 ARRMCF:** 清除 ARRM 标志位。软件写 1 清除标记位，该位由硬件清零。

- 0: 无操作
- 1: 清除操作

**位 0 CMPMCF:** 清除 CMPM 标志位。软件写 1 清除标记位，该位由硬件清零。

- 0: 无操作
- 1: 清除操作

### 20.15.3 LPTIM\_IER

偏移量: 0x08

复位值: 0x00000000

31-7	6	5	4	3	2	1	0
RESERVED	DOWNIE	UPIE	ARROKIE	CMPOKIE	EXTTRIGIE	ARRMIE	CMPMIE
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

**位 31-7 RESERVED:** 保留。

**位 6 DOWNIE:** DOWN 中断使能。

- 0: 禁用中断
- 1: 使能中断

**位 5 UPIE:** UP 中断使能。

- 0: 禁用中断
- 1: 使能中断

**位 4 ARROKIE:** ARROK 中断使能。

- 0: 禁用中断
- 1: 使能中断

**位 3 CMPOKIE:** CMPOK 中断使能。

- 0: 禁用中断
- 1: 使能中断

**位 2 EXTTRIGIE:** EXTTRIG 中断使能。

- 0: 禁用中断
- 1: 使能中断

**位 1 ARRMIE:** ARRM 中断使能。

- 0: 禁用中断
- 1: 使能中断

**位 0 CMPMIE:** CMPM 中断使能。

- 0: 禁用中断
- 1: 使能中断

#### 20.15.4 LPTIM\_CFGR

偏移量: 0x0c

复位值: 0x00000000

31	30	29	28	27	26
RESERVED	OUT_WKUP_EN	DOWN_WKUP_EN	UP_WKUP_E_N	EXTTRIG_WK_UP_EN	ARRM_WKUP_EN
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
25	24	23	22	21	20
CMPM_WKUP_EN	ENC	COUNTMODE	PRELOAD	WAVPOL	WAVE
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
19	18-17	16	15-13	12	11-9
TIMEOUT	TRIGEN	RESERVED	TRIGSEL	RESERVED	PRES
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
8	7-6	5	4-3	2-1	0
TRGLT_ENAB <sub>LE</sub>	TRGFLT	CKFLT_ENAB <sub>LE</sub>	CKFLT	CKPOL	RESERVED
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

位 31 RESERVED: 保留。

位 30 OUT\_WKUP\_EN: LPTIM\_OUT 唤醒使能。

- 0: LPTIM\_OUT 不能触发唤醒信号
- 1: LPTIM\_OUT 可以触发唤醒信号

位 29 DOWN\_WKUP\_EN: DOWN 事件唤醒使能。

- 0: DOWN 事件不能触发唤醒信号
- 1: DOWN 事件可以触发唤醒信号

位 28 UP\_WKUP\_EN: UP 事件唤醒使能。

- 0: UP 事件不能触发唤醒信号
- 1: UP 事件可以触发唤醒信号

位 27 EXTTRIG\_WKUP\_EN: 外部触发事件唤醒使能。

- 0: 外部触发事件不能触发唤醒信号
- 1: 外部触发事件可以触发唤醒信号

位 26 ARRM\_WKUP\_EN: 计数溢出事件唤醒使能 (ENC 模式除外)。

- 0: 计数溢出不能触发唤醒信号
- 1: 计数溢出事件触发唤醒信号

位 25 CMPM\_WKUP\_EN: 计数匹配事件唤醒使能。

- 0: 计数匹配不能触发唤醒信号
- 1: 计数匹配事件触发唤醒信号

位 24 ENC: 编码模式使能。

- 0: 禁用编码模式

- 1: 使能编码模式

**位 23 COUNTMODE:** 计数模式选择。

- 0: 计数器由内部时钟控制
- 1: 计数器由外部时钟控制

**位 22 PRELOAD:** 寄存器缓存使能。

- 0: ARR 和 CMP 直接由软件操作
- 1: ARR 和 CMP 由更新事件更新

**位 21 WAVPOL:** 输出波形极性。

- 0: 输出不反相
- 1: 输出反相

**位 20 WAVE:** 波形形状。

- 0: 禁用 Set-once, 选择 PWM 或单脉冲模式
- 1: 使能 Set-once 模式

**位 19 TIMEOUT:** Timeout 模式使能。

- 0: 禁用 Timeout 模式
- 1: 使能 Timeout 模式

**位 18-17 TRIGEN:** 外部触发使能及极性选择。

- 00: 软件触发
- 01: 外部触发上升沿有效
- 10: 外部触发下降沿有效
- 11: 外部触发双沿有效

**位 16 RESERVED:** 保留。

**位 15-13 TRIGSEL:** 外部触发源选择。

- 000: lptim\_ext\_trig0
- 001: lptim\_ext\_trig1
- 010: lptim\_ext\_trig2
- 011: lptim\_ext\_trig3
- 100: lptim\_ext\_trig4
- 101: lptim\_ext\_trig5
- 110: lptim\_ext\_trig6
- 111: lptim\_ext\_trig7

**位 12 RESERVED:** 保留。

**位 11-9 PRESCL:** 时钟分频。

- 000: /1
- 001: /2
- 010: /4
- 011: /8
- 100: /16
- 101: /32
- 110: /64
- 111: /128

**位 8 TRGLT\_ENABLE:** 触发输入滤波器使能，必须先配置滤波器长度，再使能。

- 0: 禁用触发输入滤波器
- 1: 使能触发输入滤波器

**位 7-6 TRGFLT:** 触发输入滤波器配置。

- 00: 无操作
- 01: 使能滤波器，滤波器长度 N=2
- 10: 使能滤波器，滤波器长度 N=4
- 11: 使能滤波器，滤波器长度 N=8

**位 5 CKFLT\_ENABLE:** 外部时钟滤波器使能，必须先配置滤波器长度，再使能。

- 0: 禁用外部时钟滤波器
- 1: 使能外部时钟滤波器

**位 4-3 CKFLT:** 外部时钟滤波器配置。

- 00: 无操作
- 01: 使能滤波器，滤波器长度 N=2
- 10: 使能滤波器，滤波器长度 N=4
- 11: 使能滤波器，滤波器长度 N=8

**位 2-1 CKPOL:** Encoder 模式控制。

- 00: 选择 Encoder 模式 1，上升沿计数
- 01: 选择 Encoder 模式 2，下降沿计数
- 10: 选择 Encoder 模式 3，双沿计数
- 11: 保留

**位 0 RESERVED:** 保留。

## 20.15.5 LPTIM\_CR

偏移量: 0x10

复位值: 0x00000000

31-3	2	1	0
RESERVED	CNTSTRT	SNGSTRT	ENABLE
rw-0h	rw-0h	rw-0h	rw-0h

**位 31-7 RESERVED:** 保留。

**位 2 CNTSTRT:** 连续计数模式使能。

- 0: 不使能
- 1: 使能连续计数模式，写 1 开始连续计数模式，若在连续计数模式过程中置位 SNGSTRT，则在下一次计数到 ARR 时停止计数（切换到单次计数模式）。该比特位需在 ENABLE 置位后修改。

**位 1 SNGSTRT:** 单次计数模式使能。

- 0: 不使能
- 1: 使能单次计数模式，写 1 开始单次计数模式，若在单次计数模式过程中置位 CNTSTRT，则在下一次计数到 ARR 时继续计数（切换到连续计数模式）。该比特位需在 ENABLE 置位后修改。

**位 0 ENABLE:** LPTIMER 使能。

- 0: 禁用 LPTIMER
- 1: 使能 LPTIMER

#### 20.15.6 LPTIM\_CMP

偏移量: 0x14

复位值: 0x00000000

31-16	15-0
RESERVED	CMP
rw-0h	rw-0h

**位 31-16 RESERVED:** 保留。

**位 15-0 CMP:** 比较值, 需在寄存器 LPTIM\_CR 的 ENABLE 置位后才能修改。

#### 20.15.7 LPTIM\_ARR

偏移量: 0x18

复位值: 0x00000001

31-16	15-0
RESERVED	ARR
rw-0h	rw-0h

**位 31-16 RESERVED:** 保留。

**位 15-0 ARR:** 重装载值, 需在寄存器 LPTIM\_CR 的 ENABLE 置位后才能修改。

#### 20.15.8 LPTIM\_CNT

偏移量: 0x1c

复位值: 0x00000000

31-16	15-0
RESERVED	CNT
r-0h	r-0h

**位 31-16 RESERVED:** 保留。

**位 15-0 CNT:** 计数结果, 读该值时, 连续两次读到的结果一致才算有效。

### 20.15.9 LPTIM\_CSR

偏移量: 0x20

复位值: 0x00000001f

31-5	4	3	2	1	0
RESERVED	DOWN_CLR_DONE	UP_CLR_DONE	EXTTRIG_CLR_DONE	ARRM_CLR_DONE	CMPM_CLR_DONE
r-0h	r-0h	r-0h	r-0h	r-0h	r-0h

**位 31-5 RESERVED:** 保留。

**位 4 DOWN\_CLR\_DONE:** DOWN 清除完成。

- 0: 正在清除 DOWN 标志位
- 1: 清除成功

**位 3 UP\_CLR\_DONE:** UP 清除完成。

- 0: 正在清除 UP 标志位
- 1: 清除成功

**位 2 EXTTRIG\_CLR\_DONE:** EXTTRIG 清除完成。

- 0: 正在清除 EXTTRIG 标志位
- 1: 清除成功

**位 1 ARRM\_CLR\_DONE:** ARRM 清除完成。

- 0: 正在清除 ARRM 标志位
- 1: 清除成功

**位 0 CMPM\_CLR\_DONE:** CMPM 清除完成。

- 0: 正在清除 CMPM 标志位
- 1: 清除成功

### 20.15.10 LPTIM\_SR1

偏移量: 0x24

复位值: 0x00000000

31-7	6	5	4	3	2	1	0
RESERVED	DOWN	UP	ARROK	CMPOK	EXTTRIG	ARRM	CMPM
r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h	r-0h

**位 31-7 RESERVED:** 保留。

**位 6 DOWN:** 编码模式下计数方向由向上变为向下。

- 0: 计数方向未发生由上向下的变化
- 1: 计数方向由向上变为向下

**位 5 UP:** 编码模式下计数方向由向下变为向上。

- 0: 计数方向未发生由下向上的变化
- 1: 计数方向由向下变为向上

**位 4 ARROK:** ARR 值加载状态。

- 0: 未加载完成
- 1: 加载完成

**位 3 CMPOK:** CMP 值加载状态。

- 0: 未加载完成
- 1: 加载完成

**位 2 EXTTRIG:** 是否检测到有效触发边沿。

- 0: 未检测到有效触发边沿
- 1: 检测到有效触发边沿

**位 1 ARRM:** 计数器值是否到达 ARR 值。

- 0: 计数器值未到达 ARR
- 1: 计数器值到达 ARR

**位 0 CMPM:** 计数器值与 CMP 值匹配状态。

- 0: 计数器值与 CMP 值未匹配
- 1: 计数器值与 CMP 值匹配

# 21.

# DMA

## 21.1 Introduction

DMA 支持外设到外设, 外设到 memory, memory 到外设, memory 到 memory 这四种数据搬移方式, 支持数据位宽为 8 位、16 位或 32 位, 并支持数据的 Auto-reloading 以及数据的链表 (LLI)。共有两个 DMA, 分别为 DMA0 和 DMA1, 每个 DMA 有 4 个 channel。两个 DMA 相互独立, 可以同时工作, 每个 DMA 中的 4 个 channel 也是相互独立的, 可以同时运行。

## 21.2 Main features

- 传输数据长度的配置
- 支持数据搬移方式的配置
- 支持 Auto-reloading
- 支持 LLI

## 21.3 Transfer data length configuration

DMA 可以传输多个 block 的数据, 传输每个 block 的数据时先以 burst 方式传送, 后面有不够 burst 的数据长度的数据时再以 single 方式发送。外设的数据传输如下图:




Figure 21-1 Data transfer

DMA 的源和目的数据位宽通过 *DMA\_CTLx* 寄存器的 *SRC\_TR\_WIDTH* 和 *DST\_TR\_WIDTH* 位段进行配置 (x 为 0、1、2 或 3)，此位段值为 000 时表示 8bit，为 001 表示 16bit，为 002 表示 32bit。

DMA 的源和目的 burst 数据长度通过 *DMA\_CTLx* 寄存器的 *SRC\_MSIZE* 和 *DEST\_MSIZE* 位段进行配置，此位段值为 000 时表示 1，为 001 表示 4，为 002 表示 8，那么转化为 Bytes 就是 *SRC\_MSIZE* (*DEST\_MSIZE*) \* (数据位宽的 bit 数 / 8)。DMA 的 burst 数据长度 Bytes 需要与外设的输入或输出 FIFO 长度一致，否则可能导致数据丢失。

DMA 的 block size 通过 *DMA\_CTLx* 寄存器的 *BLOCK\_TS* 位进行配置，最多为 12 个 bit，那么 block size 最大为 4095，转换为 Bytes 时为 *BLOCK\_TS* \* (数据位宽的 bit 数 / 8)。

## 21.4 Data trasfer methods

DMA 支持外设到外设，外设到 memory，memory 到外设，memory 到 memory 四种数据搬移方式。外设到外设指数据的源和目的都为外设；外设到 memory 指源为外设，目的为 memory；memory 到外设指源为 memory，目的为外设；memory 到 memory 指源和目的都为 memory。数据搬移方式通过 *DMA\_CTLx* 寄存器的 *TT\_FC* 位段进行配置。除了 memory 到 memory 的搬移方式，其他几种方式都要配置外设与 DMA 之间的握手信号即 handshake。外设的 handshake 的值如下表所示：

Table 21-1 Handshake value

Handshake 值	外设信号	外设信号描述
4	lorac_tx	LORA 的 tx
5	lorac_rx	LORA 的 rx
6	dacctrl	DAC
7	adcctrl	ADC
10	i2c2_tx	I2C2 的 tx
11	i2c2_rx	I2C2 的 rx
12	i2c1_tx	I2C1 的 tx
13	i2c1_rx	I2C1 的 rx
14	i2c0_tx	I2C0 的 tx
15	i2c0_rx	I2C0 的 rx
16	ssp2_tx	SSP2 的 tx
17	ssp2_rx	SSP2 的 rx
18	ssp1_tx	SSP1 的 tx
19	ssp1_rx	SSP1 的 rx
20	ssp0_tx	SSP0 的 tx
21	ssp0_rx	SSP0 的 rx
22	lpuart_tx	LPUAR 的 tx
23	lpuart_rx	LPUAR 的 rx



SR



Handshake 值	外设信号	外设信号描述
24	uart3_tx	UART3 的 tx
25	uart3_rx	UART3 的 rx
26	uart2_tx	UART2 的 tx
27	uart2_rx	UART2 的 rx
28	uart1_tx	UART1 的 tx
29	uart1_rx	UART1 的 rx
30	uart0_tx	UART0 的 tx
31	uart0_rx	UART0 的 rx
32	gptim0_ch3	GPTIMER0 的 channel3
33	gptim0_ch2	GPTIMER0 的 channel2
34	gptim0_ch1	GPTIMER0 的 channel1
35	gptim0_ch0	GPTIMER0 的 channel0
36	gptim0_trg	GPTIMER0 的 trigger
37	gptim0_up	GPTIMER0 的 update
38	Gptim1_ch3	GPTIMER1 的 channel3
39	Gptim1_ch2	GPTIMER1 的 channel2
40	Gptim1_ch1	GPTIMER1 的 channel1
41	Gptim1_ch0	GPTIMER1 的 channel0
42	Gptim1_trg	GPTIMER1 的 trigger
43	Gptim1_up	GPTIMER1 的 update
44	gptim2_ch1	GPTIMER2 的 channel1
45	gptim2_ch0	GPTIMER2 的 channel0
46	gptim2_trg	GPTIMER2 的 trigger
47	gptim2_up	GPTIMER2 的 update
48	Gptim3_ch1	GPTIMER3 的 channel1
49	Gptim3_ch0	GPTIMER3 的 channel0
50	Gptim3_trg	GPTIMER3 的 trigger
51	Gptim3_up	GPTIMER3 的 update
52	basictim1_up	BSTIMER1 的 update
53	basictim0_up	BSTIMER0 的 update

## 21.5 LLI

当有多块不连续的 memory 的数据需要搬到外设或 memory 时，可以使用 LLI（即链表方式），如下图所示：




Figure 21-2 LLI chain table

LLI(0)、LLI(1)表示配置 block0、block1 的信息，包括源目的地址、数据位宽、burst 长度和 block 长度。LLPx 表示当前 block 指向下个 block 的地址，第一个 block 的 LLP 指向第二个 block 的地址即 LLI(1)的首地址，依次类推，最后一个 block 的 LLP 为 0。每个 block 长度是可以不一样的，并且 memory 的首地址也是不一样的。

## 21.6 Auto-reloading

Auto-reloading 指 block 中的 memory 的数据被搬完或 memory 都被写入完成，然后重新从此 memory 的起始地址开始搬送或写入数据，如此循环往复，直至把所用的 DMA 的 channel 去使能后才会停止。DMA 的源和目的都可以使用 Auto-reloading 功能，只要其为 memory 就可以。

## 21.7 Interrupts

DMA 的中断信号如下：

**Table 21-2 DMA interrupts**

中断名称	描述
DMA 块传输完成中断	DMA 块传输完成后产生的中断
DMA 目的端处理完成中断	DMA 目的端处理完成后产生的中断
DMA 源端处理完成中断	DMA 源端处理完成后产生的中断
DMA 传输出错中断	DMA 传输过程中产生错误时发生的中断
DMA 完全传输完成中断	DMA 完全传输完成后产生的中断

通过配置 *DMA\_MaskBlock*, *DMA\_MaskDstTran*, *DMA\_MaskSrcTran*, *DMA\_MaskErr* 和 *DMA\_MaskTfr* 寄存器来使能上述中断。

通过 *DMA\_StatusBlock*, *DMA\_StatusDstTran*, *DMA\_StatusSrcTran*, *DMA\_StatusErr* 和 *DMA\_StatusTfr* 寄存器可以获得所有中断的状态。

通过配置 *DMA\_ClearBlock*、*DMA\_ClearDstTran*、*DMA\_ClearSrcTran*、*DMA\_ClearErr* 和 *DMA\_ClearTfr* 寄存器来清除中断状态。

## 21.8 DMA registers

DMA0 基地址: 0x40023000

DMA1 基地址: 0x40024000

**Table 21-3 DMA Registers Summary**

寄存器	偏移量	描述
DMA_SARx	0x00	源地址寄存器, x 表示 channel 0、1、2、3, 对应的偏移量分别为 0x00、0x58、0xb0、0x108
DMA_DARx	0x08	目的地址寄存器, x 表示 channel 0、1、2、3, 对应的偏移量分别为 0x08、0x60、0xb8、0x110
DMA_LLPx	0x10	链表指针寄存器, x 表示 channel 0、1、2、3, 对应的偏移量分别为 0x10、0x68、0xc0、0x118
DMA_CTLx	0x18	通道控制寄存器, x 表示 channel 0、1、2、3, 对应的偏移量分别为 0x18、0x70、0xc8、0x120
DMA_CFGx	0x40	通道配置寄存器, x 表示 channel 0、1、2、3, 对应的偏移量分别为 0x40、0x98、0xf0、0x148
DMA_StatusTfr	0x2e8	DMA 完全传输完成中断状态寄存器
DMA_StatusBlock	0x2f0	DMA 块传输完成中断状态寄存器
DMA_StatusSrcTran	0x2f8	DMA 源端处理完成中断状态寄存器
DMA_StatusDstTran	0x300	DMA 目的端处理完成中断状态寄存器
DMA_StatusErr	0x308	DMA 传输出错中断状态寄存器
DMA_MaskTfr	0x310	DMA 完全传输完成中断使能寄存器
DMA_MaskBlock	0x318	DMA 块传输完成中断使能寄存器
DMA_MaskSrcTran	0x320	DMA 源端处理完成中断使能寄存器
DMA_MaskDstTran	0x328	DMA 目的端处理完成中断使能寄存器
DMA_MaskErr	0x330	DMA 传输出错中断使能寄存器
DMA_ClearTfr	0x338	DMA 完全传输完成中断状态清除寄存器
DMA_ClearBlock	0x340	DMA 块传输完成中断状态清除寄存器
DMA_ClearSrcTran	0x348	DMA 源端处理完成中断状态清除寄存器
DMA_ClearDstTran	0x350	DMA 目的端处理完成中断状态清除寄存器
DMA_ClearErr	0x358	DMA 传输出错中断状态清除寄存器
DMA_DmaCfgReg	0x398	DMA 使能寄存器
DMA_ChEnReg	0x3a0	DMA channel 使能寄存器

### 21.8.1 DMA\_SARx

偏移量: 0x00、0x58、0xb0、0x108

复位值: 0x0000000000000000

63-32	31-0
RESERVED	SAR
r-0h	rw-0h

位 63-32 RESERVED: 保留。

位 31-0 SAR: DMA 源地址寄存器。

### 21.8.2 DMA\_DARx

偏移量: 0x08、0x60、0xb8、0x110

复位值: 0x0000000000000000

63-32	31-0
RESERVED	DAR
r-0h	rw-0h

位 63-32 RESERVED: 保留。

位 31-0 DAR: DMA 目的地址寄存器。

### 21.8.3 DMA\_LLPx

偏移量: 0x10、0x68、0xc0、0x118

复位值: 0x0000000000000000

63-32	31-0
RESERVED	LOC
r-0h	rw-0h

位 63-32 RESERVED: 保留。

位 31-0 LOC: 下一个 LLI 链表的首地址。

## 21.8.4 DMA\_CTLx

偏移量: 0x18、0x70、0xc8、0x120

复位值: 0x0000000200308801

<b>63-45</b>	<b>44</b>	<b>43-32</b>	<b>31-29</b>	<b>28</b>
RESERVED	DONE	BLOCK_TS	RESERVED	LLP_SRC_EN
r-0h	rw-0h	rw-2h	rw-0h	rw-0h
<b>27</b>	<b>26-25</b>	<b>24-23</b>	<b>22-20</b>	<b>19</b>
LLP_DST_EN	SMS	DMS	TT_FC	RESERVED
rw-0h	rw-0h	rw-0h	rw-3h	rw-0h
<b>18</b>	<b>17</b>	<b>16-14</b>	<b>13-11</b>	<b>10-9</b>
DST_SCATTER_EN	SRC_GATHER_EN	SRC_MSIZE	DEST_MSIZE	SINC
rw-0h	rw-0h	rw-1h	rw-1h	rw-0h
<b>8-7</b>	<b>6-4</b>	<b>3-1</b>		<b>0</b>
DINC	SRC_TR_WIDTH	DST_TR_WIDTH		INT_EN
rw-0h	rw-0h	rw-0h		rw-1h

**位 63-45 RESERVED:** 保留。

**位 44 DONE:** LLI 链表中一个 block 是否传输完成。

- 0: 完成
- 1: 未完成

**位 43-32 BLOCK\_TS:** block 的长度。

**位 31-29 RESERVED:** 保留。

**位 28 LLP\_SRC\_EN:** DMA 源使能 LLI 链表。

- 0: 去使能
- 1: 使能

**位 27 LLP\_DST\_EN:** DMA 目的使能 LLI 链表。

- 0: 去使能
- 1: 使能

**位 26-25 SMS:** DMA 源的 AHB master 选择。

- 00: AHB master 1
- 01: AHB master 2
- 10: AHB master 3
- 11: AHB master 4

**位 24-23 SMS:** DMA 目的的 AHB master 选择。

- 00: AHB master 1
- 01: AHB master 2
- 10: AHB master 3
- 11: AHB master 4

**位 22-20 TT\_FC:** DMA 数据搬移方式选择。

- 000: DMA 流控的 Memory 到 Memory 方式
- 001: DMA 流控的 Memory 到外设方式
- 010: DMA 流控的外设到 Memory 方式
- 011: DMA 流控的外设到外设方式
- 其它值: 无效

**位 19 RESERVED:** 保留。

**位 18 DST\_SCATTER\_EN:** DMA 目的使能 Scatter。

- 0: 去使能
- 1: 使能

**位 17 SRC\_GATHER\_EN:** DMA 源使能 Gather。

- 0: 去使能
- 1: 使能

**位 16-14 SRC\_MSIZE:** DMA 源的 Burst 长度配置。

- 000: 1
- 001: 4
- 010: 8
- 其它值: 无效

**位 13-11 DEST\_MSIZE:** DMA 目的的 Burst 长度配置。

- 000: 1
- 001: 4
- 010: 8
- 其它值: 无效

**位 10-9 SINC:** DMA 源地址控制。

- 00: 递增
- 01: 递减
- 10: 不变化
- 11: 不变化

**位 8-7 DINC:** DMA 目的地址控制。

- 00: 递增
- 01: 递减
- 10: 不变化
- 11: 不变化

**位 6-4 SRC\_TR\_WIDTH:** DMA 源数据位宽配置。

- 000: 8bit
- 001: 16bit
- 010: 32bit
- 其它值: 无效

**位 3-1 DST\_TR\_WIDTH:** DMA 目的数据位宽配置。

- 000: 8bit
- 001: 16bit

- 010: 32bit
- 其它值: 无效

位 0 INT\_EN: DMA 中断使能。

- 0: 去使能
- 1: 使能

### 21.8.5 DMA\_CFGx

偏移量: 0x40、0x98、0xf0、0x148

复位值: 0x0000000400020e00

63-47	46-43	42-39	38	37	36-34
RESERVED	DEST_PER	SRC_PER	SS_UPD_EN	DS_UPD_EN	PROTCTL
r-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-1h
<b>33</b>	<b>32</b>	<b>31</b>	<b>30</b>	<b>29-20</b>	<b>19</b>
FIFO_MODE	FCMODE	RELOAD_DST	RELOAD_SRC	RESERVED	SRC_HS_POL
rw-0h	rw-0h	rw-0h	rw-0h	r-0h	rw-0h
<b>18</b>	<b>17</b>	<b>16</b>	<b>15-14</b>	<b>13-12</b>	<b>11</b>
DST_HS_POL	LOCK_B	LOCK_CH	LOCK_B_L	LOCK_CH_L	HS_SEL_SRC
rw-0h	rw-1h	rw-0h	rw-0h	rw-0h	rw-1h
<b>10</b>	<b>9</b>	<b>8</b>	<b>7-5</b>		<b>4-0</b>
HS_SEL_DST	FIFO_EMPTY	CH_SUSP	CH_PRIOR		RESERVED
rw-1h	r-1h	rw-0h	rw-0h		r-0h

位 63-47 RESERVED: 保留。

位 46-43 DEST\_PER: DMA 目的握手接口, 有效值为 0 至 3。

位 42-39 SRC\_PER: DMA 源握手接口, 有效值为 0 至 3。

位 38 SS\_UPD\_EN: DMA 源状态更新使能。

- 0: 去使能
- 1: 使能

位 37 DS\_UPD\_EN: DMA 目的状态更新使能。

- 0: 去使能
- 1: 使能

位 36-34 PROTCTL: 保护控制。

位 33 FIFO\_MODE: FIFO 模式选择。

- 0: 可以获取全部 FIFO
- 1: 只能获得一半 FIFO

位 32 FCMODE: 源端流控模式选择。

- 0: 源端的请求发出就处理
- 1: 直到目的端有请求发生才会处理源端的请求

**位 31 RELOAD\_DST:** DMA 目的使能 Auto-reloading。

- 0: 去使能
- 1: 使能

**位 30 RELOAD\_SRC:** DMA 源使能 Auto-reloading。

- 0: 去使能
- 1: 使能

**位 29-20 RESERVED:** 保留。

**位 19 SRC\_HS\_POL:** DMA 源握手接口信息极性。

- 0: 高有效
- 1: 低有效

**位 18 SRC\_HS\_POL:** DMA 目的握手接口信息极性。

- 0: 高有效
- 1: 低有效

**位 17 LOCK\_B:** 总线锁定控制。

- 0: 不锁定
- 1: 锁定

**位 16 LOCK\_CH:** DMA channel 锁定控制。

- 0: 不锁定
- 1: 锁定

**位 15-14 LOCK\_B\_L:** 总线锁定延时。

- 00: 等到 DMA 传输完成
- 01: 等到 block 传输完成
- 10: 等到 DMA 处理完成

**位 13-12 LOCK\_CH\_L:** DMA channel 锁定延时。

- 00: 等到 DMA 传输完成
- 01: 等到 block 传输完成
- 10: 等到 DMA 处理完成

**位 11 HS\_SEL\_SRC:** DMA 源握手信号选择。

- 0: 硬件握手
- 1: 软件握手

**位 10 HS\_SEL\_DST:** DMA 目的握手信号选择。

- 0: 硬件握手
- 1: 软件握手

**位 9 FIFO\_EMPTY:** DMA channel FIFO 是否为空。

- 0: 非空
- 1: 空

**位 8 CH\_SUSP:** DMA channel FIFO 是否暂停。

- 0: 非暂停
- 1: 暂停

**位 7-5 CH\_PRIOR:** DMA channel 优先级配置，有效值为 0 至 3，0 为最低优先级，3 为最高优先级。

**位 4-0 RESERVED:** 保留。

### 21.8.6 DMA\_StatusTfr

偏移量: 0x2e8

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_STATUS	CHAN2_STATUS	CHAN1_STATUS	CHAN0_STATUS
r-0h	r-0h	r-0h	r-0h	r-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_STATUS:** DMA channel3 的传输完成状态。

- 0: 未完成
- 1: 完成

**位 2 CHAN2\_STATUS:** DMA channel2 的传输完成状态。

- 0: 未完成
- 1: 完成

**位 1 CHAN1\_STATUS:** DMA channel1 的传输完成状态。

- 0: 未完成
- 1: 完成

**位 0 CHAN0\_STATUS:** DMA channel0 的传输完成状态。

- 0: 未完成
- 1: 完成

### 21.8.7 DMA\_StatusBlock

偏移量: 0x2f0

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_STATUS	CHAN2_STATUS	CHAN1_STATUS	CHAN0_STATUS
r-0h	r-0h	r-0h	r-0h	r-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_STATUS:** DMA channel3 的块传输完成状态。

- 0: 未完成
- 1: 完成

**位 2 CHAN2\_STATUS:** DMA channel2 的块传输完成状态。

- 0: 未完成
- 1: 完成

**位 1 CHAN1\_STATUS:** DMA channel1 的块传输完成状态。

- 0: 未完成
- 1: 完成

**位 0 CHAN0\_STATUS:** DMA channel0 的块传输完成状态。

- 0: 未完成
- 1: 完成

#### 21.8.8 DMA\_StatusSrcTran

偏移量: 0x2f8

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_STATUS	CHAN2_STATUS	CHAN1_STATUS	CHAN0_STATUS
r-0h	r-0h	r-0h	r-0h	r-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_STATUS:** DMA channel3 的源端传输完成状态。

- 0: 未完成
- 1: 完成

**位 2 CHAN2\_STATUS:** DMA channel2 的源端传输完成状态。

- 0: 未完成
- 1: 完成

**位 1 CHAN1\_STATUS:** DMA channel1 的源端传输完成状态。

- 0: 未完成
- 1: 完成

**位 0 CHAN0\_STATUS:** DMA channel0 的源端传输完成状态。

- 0: 未完成
- 1: 完成

#### 21.8.9 DMA\_StatusDstTran

偏移量: 0x300

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_STATUS	CHAN2_STATUS	CHAN1_STATUS	CHAN0_STATUS
r-0h	r-0h	r-0h	r-0h	r-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_STATUS:** DMA channel3 的目的端传输完成状态。

- 0: 未完成
- 1: 完成

**位 2 CHAN2\_STATUS:** DMA channel2 的目的端传输完成状态。

- 0: 未完成
- 1: 完成

**位 1 CHAN1\_STATUS:** DMA channel1 的目的端传输完成状态。

- 0: 未完成
- 1: 完成

**位 0 CHAN0\_STATUS:** DMA channel0 的目的端传输完成状态。

- 0: 未完成
- 1: 完成

### 21.8.10 DMA\_StatusErr

偏移量: 0x308

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_STATUS	CHAN2_STATUS	CHAN1_STATUS	CHAN0_STATUS
r-0h	r-0h	r-0h	r-0h	r-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_STATUS:** DMA channel3 的传输错误状态。

- 0: 未出错
- 1: 出错

**位 2 CHAN2\_STATUS:** DMA channel2 的传输错误状态。

- 0: 未出错
- 1: 出错

**位 1 CHAN1\_STATUS:** DMA channel1 的传输错误状态。

- 0: 未出错
- 1: 出错

**位 0 CHAN0\_STATUS:** DMA channel0 的传输错误状态。

- 0: 未出错
- 1: 出错

### 21.8.11 DMA\_MaskTfr

偏移量: 0x310

复位值: 0x0000000000000000

63-12	11	10	9	8
RESERVED	INT_MASK_WE_3	INT_MASK_WE_2	INT_MASK_WE_1	INT_MASK_WE_0
r-0h	w-0h	w-0h	w-0h	w-0h
7-4	3	2	1	0
RESERVED	INT_MASK_3	INT_MASK_2	INT_MASK_1	INT_MASK_0
r-0h	rw-0h	rw-0h	rw-0h	rw-0h

位 63-12 RESERVED: 保留。

位 11 INT\_MASK\_WE\_3: DMA channel3 的传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 10 INT\_MASK\_WE\_2: DMA channel2 的传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 9 INT\_MASK\_WE\_1: DMA channel1 的传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 8 INT\_MASK\_WE\_0: DMA channel0 的传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 7-4 RESERVED: 保留。

位 3 INT\_MASK\_3: DMA channel3 的传输完成中断使能。

- 0: 去使能
- 1: 使能

位 2 INT\_MASK\_2: DMA channel2 的传输完成中断使能。

- 0: 去使能
- 1: 使能

位 1 INT\_MASK\_1: DMA channel1 的传输完成中断使能。

- 0: 去使能
- 1: 使能

位 0 INT\_MASK\_0: DMA channel0 的传输完成中断使能。

- 0: 去使能
- 1: 使能

### 21.8.12 DMA\_MaskBlock

偏移量: 0x318

复位值: 0x0000000000000000

63-12	11	10	9	8
RESERVED	INT_MASK_WE_3	INT_MASK_WE_2	INT_MASK_WE_1	INT_MASK_WE_0
r-0h	w-0h	w-0h	w-0h	w-0h
7-4	3	2	1	0
RESERVED	INT_MASK_3	INT_MASK_2	INT_MASK_1	INT_MASK_0
r-0h	rw-0h	rw-0h	rw-0h	rw-0h

位 63-12 RESERVED: 保留。

位 11 INT\_MASK\_WE\_3: DMA channel3 的块传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 10 INT\_MASK\_WE\_2: DMA channel2 的块传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 9 INT\_MASK\_WE\_1: DMA channel1 的块传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 8 INT\_MASK\_WE\_0: DMA channel0 的块传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 7-4 RESERVED: 保留。

位 3 INT\_MASK\_3: DMA channel3 的块传输完成中断使能。

- 0: 去使能
- 1: 使能

位 2 INT\_MASK\_2: DMA channel2 的块传输完成中断使能。

- 0: 去使能
- 1: 使能

位 1 INT\_MASK\_1: DMA channel1 的块传输完成中断使能。

- 0: 去使能
- 1: 使能

位 0 INT\_MASK\_0: DMA channel0 的块传输完成中断使能。

- 0: 去使能
- 1: 使能

### 21.8.13 DMA\_MaskSrcTran

偏移量: 0x320

复位值: 0x0000000000000000

63-12	11	10	9	8
RESERVED	INT_MASK_WE_3	INT_MASK_WE_2	INT_MASK_WE_1	INT_MASK_WE_0
r-0h	w-0h	w-0h	w-0h	w-0h
7-4	3	2	1	0
RESERVED	INT_MASK_3	INT_MASK_2	INT_MASK_1	INT_MASK_0
r-0h	rw-0h	rw-0h	rw-0h	rw-0h

位 63-12 RESERVED: 保留。

位 11 INT\_MASK\_WE\_3: DMA channel3 的源端传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 10 INT\_MASK\_WE\_2: DMA channel2 的源端传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 9 INT\_MASK\_WE\_1: DMA channel1 的源端传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 8 INT\_MASK\_WE\_0: DMA channel0 的源端传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 7-4 RESERVED: 保留。

位 3 INT\_MASK\_3: DMA channel3 的源端传输完成中断使能。

- 0: 去使能
- 1: 使能

位 2 INT\_MASK\_2: DMA channel2 的源端传输完成中断使能。

- 0: 去使能
- 1: 使能

位 1 INT\_MASK\_1: DMA channel1 的源端传输完成中断使能。

- 0: 去使能
- 1: 使能

位 0 INT\_MASK\_0: DMA channel0 的源端传输完成中断使能。

- 0: 去使能
- 1: 使能

### 21.8.14 DMA\_MaskDstTran

偏移量: 0x328

复位值: 0x0000000000000000

63-12	11	10	9	8
RESERVED	INT_MASK_WE_3	INT_MASK_WE_2	INT_MASK_WE_1	INT_MASK_WE_0
r-0h	w-0h	w-0h	w-0h	w-0h
7-4	3	2	1	0
RESERVED	INT_MASK_3	INT_MASK_2	INT_MASK_1	INT_MASK_0
r-0h	rw-0h	rw-0h	rw-0h	rw-0h

位 63-12 RESERVED: 保留。

位 11 INT\_MASK\_WE\_3: DMA channel3 的目的端传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 10 INT\_MASK\_WE\_2: DMA channel2 的目的端传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 9 INT\_MASK\_WE\_1: DMA channel1 的目的端传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 8 INT\_MASK\_WE\_0: DMA channel0 的目的端传输完成中断掩码写使能。

- 0: 去使能
- 1: 使能

位 7-4 RESERVED: 保留。

位 3 INT\_MASK\_3: DMA channel3 的目的端传输完成中断使能。

- 0: 去使能
- 1: 使能

位 2 INT\_MASK\_2: DMA channel2 的目的端传输完成中断使能。

- 0: 去使能
- 1: 使能

位 1 INT\_MASK\_1: DMA channel1 的目的端传输完成中断使能。

- 0: 去使能
- 1: 使能

位 0 INT\_MASK\_0: DMA channel0 的目的端传输完成中断使能。

- 0: 去使能
- 1: 使能

### 21.8.15 DMA\_MaskErr

偏移量: 0x330

复位值: 0x0000000000000000

63-12	11	10	9	8
RESERVED	INT_MASK_WE_3	INT_MASK_WE_2	INT_MASK_WE_1	INT_MASK_WE_0
r-0h	w-0h	w-0h	w-0h	w-0h
7-4	3	2	1	0
RESERVED	INT_MASK_3	INT_MASK_2	INT_MASK_1	INT_MASK_0
r-0h	rw-0h	rw-0h	rw-0h	rw-0h

位 63-12 RESERVED: 保留。

位 11 INT\_MASK\_WE\_3: DMA channel3 的传输出错中断掩码写使能。

- 0: 去使能
- 1: 使能

位 10 INT\_MASK\_WE\_2: DMA channel2 的传输出错中断掩码写使能。

- 0: 去使能
- 1: 使能

位 9 INT\_MASK\_WE\_1: DMA channel1 的传输出错中断掩码写使能。

- 0: 去使能
- 1: 使能

位 8 INT\_MASK\_WE\_0: DMA channel0 的传输出错中断掩码写使能。

- 0: 去使能
- 1: 使能

位 7-4 RESERVED: 保留。

位 3 INT\_MASK\_3: DMA channel3 的传输出错中断使能。

- 0: 去使能
- 1: 使能

位 2 INT\_MASK\_2: DMA channel2 的传输出错中断使能。

- 0: 去使能
- 1: 使能

位 1 INT\_MASK\_1: DMA channel1 的传输出错中断使能。

- 0: 去使能
- 1: 使能

位 0 INT\_MASK\_0: DMA channel0 的传输出错中断使能。

- 0: 去使能
- 1: 使能

### 21.8.16 DMA\_ClearTfr

偏移量: 0x338

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_CLEAR	CHAN2_CLEAR	CHAN1_CLEAR	CHAN0_CLEAR
r-0h	w-0h	w-0h	w-0h	w-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_CLEAR:** DMA channel3 的传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 2 CHAN2\_CLEAR:** DMA channel2 的传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 1 CHAN1\_CLEAR:** DMA channel1 的传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 0 CHAN0\_CLEAR:** DMA channel0 的传输完成状态清除。

- 0: 不操作
- 1: 清除

### 21.8.17 DMA\_ClearBlock

偏移量: 0x340

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_CLEAR	CHAN2_CLEAR	CHAN1_CLEAR	CHAN0_CLEAR
r-0h	w-0h	w-0h	w-0h	w-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_CLEAR:** DMA channel3 的块传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 2 CHAN2\_CLEAR:** DMA channel2 的块传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 1 CHAN1\_CLEAR:** DMA channel1 的块传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 0 CHAN0\_CLEAR:** DMA channel0 的块传输完成状态清除。

- 0: 不操作
- 1: 清除

### 21.8.18 DMA\_ClearSrcTran

偏移量: 0x348

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_CLEAR	CHAN2_CLEAR	CHAN1_CLEAR	CHAN0_CLEAR
r-0h	w-0h	w-0h	w-0h	w-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_CLEAR:** DMA channel3 的源端传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 2 CHAN2\_CLEAR:** DMA channel2 的源端传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 1 CHAN1\_CLEAR:** DMA channel1 的源端传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 0 CHAN0\_CLEAR:** DMA channel0 的源端传输完成状态清除。

- 0: 不操作
- 1: 清除

### 21.8.19 DMA\_ClearDstTran

偏移量: 0x350

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_CLEAR	CHAN2_CLEAR	CHAN1_CLEAR	CHAN0_CLEAR
r-0h	w-0h	w-0h	w-0h	w-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_CLEAR:** DMA channel3 的目的端传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 2 CHAN2\_CLEAR:** DMA channel2 的目的端传输完成状态清除。

- 0: 不操作

- 1: 清除

**位 1 CHAN1\_CLEAR:** DMA channel1 的目的端传输完成状态清除。

- 0: 不操作
- 1: 清除

**位 0 CHAN0\_CLEAR:** DMA channel0 的目的端传输完成状态清除。

- 0: 不操作
- 1: 清除

### 21.8.20 DMA\_ClearErr

偏移量: 0x358

复位值: 0x0000000000000000

63-4	3	2	1	0
RESERVED	CHAN3_CLEAR	CHAN2_CLEAR	CHAN1_CLEAR	CHAN0_CLEAR
r-0h	w-0h	w-0h	w-0h	w-0h

**位 63-4 RESERVED:** 保留。

**位 3 CHAN3\_CLEAR:** DMA channel3 的传输出错状态清除。

- 0: 不操作
- 1: 清除

**位 2 CHAN2\_CLEAR:** DMA channel2 的传输出错状态清除。

- 0: 不操作
- 1: 清除

**位 1 CHAN1\_CLEAR:** DMA channel1 的传输出错状态清除。

- 0: 不操作
- 1: 清除

**位 0 CHAN0\_CLEAR:** DMA channel0 的传输出错状态清除。

- 0: 不操作
- 1: 清除

### 21.8.21 DMA\_DmaCfgReg

偏移量: 0x398

复位值: 0x0000000000000000

63-1	0
RESERVED	DMA_EN
r-0h	rw-0h

位 63-1 RESERVED: 保留。

位 0 DMA\_EN: DMA 使能控制。

- 0: 去使能
- 1: 使能

### 21.8.22 DMA\_ChEnReg

偏移量: 0x3a0

复位值: 0x0000000000000000

63-12	11	10	9	8
RESERVED	CH_EN_WE_3	CH_EN_WE_2	CH_EN_WE_1	CH_EN_WE_0
r-0h	w-0h	w-0h	w-0h	w-0h
7-4	3	2	1	0
RESERVED	CH_EN_3	CH_EN_2	CH_EN_1	CH_EN_0
r-0h	rw-0h	rw-0h	rw-0h	rw-0h

位 63-12 RESERVED: 保留。

位 11 CH\_EN\_WE\_3: DMA channel3 的使能控制信息的写使能。

- 0: 去使能
- 1: 使能

位 10 CH\_EN\_WE\_2: DMA channel2 的使能控制信息的写使能。

- 0: 去使能
- 1: 使能

位 9 CH\_EN\_WE\_1: DMA channel1 的使能控制信息的写使能。

- 0: 去使能
- 1: 使能

位 8 CH\_EN\_WE\_0: DMA channel0 的使能控制信息的写使能。

- 0: 去使能
- 1: 使能

位 7-4 RESERVED: 保留。

位 3 CH\_EN\_3: DMA channel3 的使能控制, 当 DMA 传输完成后, 硬件自动将此 channel 去使能。

- 0: 去使能

- 1: 使能

**位 2 CH\_EN\_2:** DMA channel2 的使能控制, 当 DMA 传输完成后, 硬件自动将此 channel 去使能。

- 0: 去使能
- 1: 使能

**位 1 CH\_EN\_1:** DMA channel1 的使能控制, 当 DMA 传输完成后, 硬件自动将此 channel 去使能。

- 0: 去使能
- 1: 使能

**位 0 CH\_EN\_0:** DMA channel0 的使能控制, 当 DMA 传输完成后, 硬件自动将此 channel 去使能。

- 0: 去使能
- 1: 使能

# 22.

# GPTIMER

## 22.1 Introduction

ASR6601 共有 4 个通用定时器 (GPTIMER)，其中 GPTIMER0 和 GPTIMER1 有 4 路通道，GPTIMER2 和 GPTIMER3 有 2 路通道，即 GPTIMER2 和 GPTIMER3 没有通道 2 和 3。

GPTIMER 包含 16-bit 计数器，支持自动重装载功能，且支持最多 16-bit 可编程的分频计数器，4 路通道可独立配置为输入或输出，支持输入捕获、输出比较等功能，计数时钟和计数模式可软件配置，支持连接霍尔器件即支持编码模式（仅适用于 GPTIMER0 和 GPTIMER1），支持 DMA 配置，有独立中断输出，支持编码功能等。基于丰富的通道配置和功能，该 GPTIMER 可用于定时计数、测量输入脉冲宽度 (us-ms 级)、产生 PWM 波形等应用。

## 22.2 Main features

- 16-bit 计数器，支持自动重装载，可配置边沿对齐（向上、向下）计数和中间对齐（向上/向下）计数
- 16-bit 可编程分频计数器（分频系数 1-65535），可在计数过程中配置
- 最多 4 路独立通道，可完成输入捕获、输出比较、PWM 波形输出、单脉冲波形输出
- 支持通道输出极性选择，和输入边沿配置
- 支持与外部输入或其他模块 (GPTIMER、ADC、DAC) 同步
- 独立的 DMA 通道，最多 6 组 DMA 请求，包括更新事件、触发事件以及 4 组通道事件（捕获、比较）
- 支持正交编码功能
- 支持外部触发通道输入时钟用于计数并且支持外部触发通道输入触发信号，支持通道输入时钟用于计数
- 支持通道重映射，即把其它模块的 GPIO 信号或内部信号映射到通道或外部通道

GPTIMER 的架构框图如下：




Figure 22-1 GPTIMER diagram

Table 22-1 GPTIMER module introduction

模块名称	描述
slave control	从模式控制器
master control	主模式控制器
u_etr_ctrl	ETR 通道控制，包括极性、分频、滤波等配置
u_channel_in_x	输入通道 x 控制，包括极性、滤波及边沿配置
u_icx_div	输入通道 x 事件分频器
u_sampling_clock	产生滤波器的采样时钟
u_capture_x	输入通道 x 捕获功能
u_compare_x	输出通道 x 比较功能
u_psc_counter	16-bit 分频计数器
u_counter	16-bit 计数器
u_reg_model	寄存器相关配置
output stage	输出控制
interrupt control	中断控制
dma control	DMA 功能控制
itr_input	其它 GPTIMER 的内部输入
etr_input	外部触发通道的输入
channel_input	通道输入
dma_ack	DMA 回复的 ACK
dma_req	向 DMA 发送的请求
apb_write	apb 总线写

模块名称	描述
apb_read	apb 总线读
trigger_output	主模式下的信号输出，为内部信号，不会输出到外部
channel_output	通道输出

## 22.3 Counter

GPTIMER 的计数器共 16-bit，支持向上、向下、中间对齐计数，计数时钟可选，可软件配置计数使能与关闭，软件可随时读写（建议不要在计数过程中写入，以免发生未知错误）。

### 22.3.1 Counter clock

GPTimer 共有四种计数时钟源，分别是内部时钟、外部时钟模式 1、外部时钟模式 2 以及内部触发信号控制计数。其中，内部时钟为默认方式（SMS==3'b000），时钟来自 RCC，只要 CEN 置位，则分频计数器和该计数器便开始计数，其他三种情况，均使用相应信号作为计数使能，并不是作为真正的时钟。

外部时钟模式 1 (SMS==3'b111, TS==3'b100/101/110)，该模式下，计数器由所选择的通道输入的上升沿或下降沿或双沿作为计数器的计数使能控制计数，例如选择通道 0 的上升沿控制计数，则每个上升沿都会让计数器加 1 (向上计数、不分频)，波形如下图：




Figure 22-2 External clock mode 1 counting

外部时钟模式 2 (ECE==1)，该模式下，计数器由 ETR 的上升沿或下降沿作为计数器的计数使能控制计数，例如配置 ETR 的上升沿有效，则波形如下图所示。




Figure 22-3 External clock mode 2 counting

GPTIMER 还可以选择内部触发信号控制计数 ( $SMS==3'b111$ ,  $TS==3'b001/010/011$ )，即可以由上一级 GPTIMER 的触发输出信号作为该 GPTIMER 的计数时钟，从而实现 GPTIMER 的级联，该情况下，上一级 GPTIMER 相当于一个分频计数器，波形如下图所示。




Figure 22-4 Internal trigger signal for clock counting

当 ETR 做为计数时钟输入时可以有两种方式实现，一种是外部时钟模式 1，配置  $SMS==3'b111$ ,  $TS==3'b111$ ，另一种是外部时钟模式 2，配置  $ECE==1$

### 22.3.2 Auto-reload

GPTIMER 支持自动重装载功能，向上计数时，计数到重装载值 (ARR) 后，将会归零重新计数，向下计数时，会从 ARR 开始计数，计数到 0 后回到 ARR 重新计数，中间对齐计数时，计数器从 0 开始计数到 ARR-1，接着从 ARR 计数到 0。

ARR 可软件配置 (ARPE) 是否使用启用影子寄存器，如果  $ARPE=0$ ，则禁用影子寄存器，软件写入的值同步更新到 ARR 供计数器使用，如果  $ARPE=1$ ，则软件写入的值不会立即生效，直到更新事件到来，才会将该值更新到影子寄存器中供计数器使用。

### 22.3.3 Up-count

若配置为向上计数模式，则计数器使能且有计数时钟后，会从 0 开始递加到 ARR，产生向上溢出事件 (overflow)，然后归零重新开始计数。计数过程中如果 UG 置位（软件或硬件），则计数器包括分频计数器会被初始化（归零）。时序上，overflow 标志将在最后一个计数值期间产生，如果启用影子寄存器，则 ARR、PSC、CCRx 等寄存器将会在下一轮计数开始时更新到相应的影子寄存器，波形如下图所示。




Figure 22-5 Up-counting

### 22.3.4 Down-count

若配置为向下计数模式，则计数器使能且有计数时钟后，会从 ARR 开始递减到 0，产生向下溢出事件（underflow），然后回到 ARR 重新开始计数。计数过程中如果 UG 置位（软件或硬件），则计数器包括分频计数器会被初始化（计数器回到 ARR，分频计数器归零）。时序上，underflow 标志将在最后一个计数值（CNT=0）期间产生，但是请注意，如果启用影子寄存器，则 ARR 寄存器将会在下一轮计数开始之前（CNT=0）更新到相应的影子寄存器，以保证下一轮计数过程可以使用最新的装载值和分频值，PSC 和 CCRx 则与之前相同，将在 underflow 下一时钟更新到影子寄存器，波形如下图所示。




Figure 22-6 Down-counting

### 22.3.5 Center-aligned count

若配置为中间对齐计数模式，则计数器使能且有计数时钟后，会从 0 开始递增到 ARR-1，产生 overflow 事件，然后从 ARR 递减到 1，产生 underflow 事件，再从 0 开始重新计数。计数过程中如果 UG 置位（软件或硬件），则计数器包括分频计数器会被初始化（归零）。请注意，如果启用影子寄存器，则 ARR 和 PSC 寄存器将会在向上计数到老的 ARR-1 时更新到相应的影子寄存器，以保证在向下计数时可以使用新的 ARR 和新的 PSC，CCR<sub>x</sub> 的更新与之前情况相同。向下计数时，将会在产生 underflow 后更新 ARR、PSC 和 CCR<sub>x</sub> 的影子寄存器。在该模式下，计数方向由硬件控制，软件配置无效。波形如图，




Figure 22-7 Center-aligned counting

## 22.4 Prescaler

GPTIMER 支持 16-bit (1~65535) 可编程分频，这一功能通过该分频计数器实现。上一级电路产生的计数使能信号将作为该分频计数器的使能控制计数，当分频计数器计数到预先加载的分频值后，输出一个脉冲，作为下一级计数器的计数使能，然后分频计数器归零重新计数，如此循环。

分频计数器的分频值默认启用影子寄存器，即软件的写操作不会立即生效，而是直到更新事件（UG 置位、计数溢出）到来，才会将新的分频值写入影子寄存器，此时该分频值才正式生效。软件读操作读取的是写入的寄存器值，而不是影子寄存器，如果在更新事件到来前有多次写操作，则会覆盖之前写入的值。

举一个例子说明分频计数器，如配置为 4 分频，则输入 4 个高电平，才会输出一个有效的脉冲，波形如下图（通道 0，无滤波，选择通道 0 上升沿作为有效脉冲，配置 ic0 为 4 分频）。




Figure 22-8 Prescaler

## 22.5 Capture mode

各输入通道和外部触发通道均可以选择数字滤波功能，该数字滤波功能通过使用高频的采样时钟（频率至少是输入信号的 4 倍）对输入信号采样。GPTIMER 内部所有 Flip-Flop 的时钟均由 pclk 提供。软件可以配置采样时钟的频率（CKD 分别为 pclk、pclk/2、pclk/4），通过采用计数器实现分频，如配置采样频率为 pclk 的 4 分频，则计数器由 pclk 控制计数，每 4 个 pclk 周期产生一个脉冲（宽度为 pclk 的一个周期），用于后级计数器的使能信号。在各通道内，用户还可以再次配置数字滤波器的采样时钟分频，即配置 ETF 的值，滤波原理上述相同。

## 22.6 Troughput

每个 GPTIMER 的各个通道有多路来源，这些信号来源与 GPTIMER 均为异步关系，因此在模块内部需要做同步处理。同步后的通道输入信号，可以根据软件配置进行滤波处理，滤波的采样频率和窗口长度均可以软件配置 (ICxF)，滤波后的信号由一个边沿检测器产生边沿信号，可以由软件配置有效电平（或有效边沿）。处理后的通道信号可以作为从模式控制器的控制信号，编码模式输入信号，也可以作为输入捕获使能信号（可配置分频）。每个输入通道可映射到当前通道、相邻通道或内部触发信号 TRC (CCxS[1:0]配置)，具体方案见表格（以通道 0 为例），其中 ti0fp0 为映射到通道 0 的输入信号，ti1fp0 为映射到通道 1 的输入信号。

**Table 22-2 Input channels polarity configuration**

{CCONP, CCOP}	有效脉冲（应用于输入捕获、复位模式、触发模式、外部时钟模式）		有效电平（应用于 Gate 模式、编码模式）
	ti0fp0	ti1fp0	
2'b00	通道 0 上升沿	通道 1 上升沿	通道 0 高电平
2'b01	通道 0 下降沿	通道 1 下降沿	通道 0 低电平
2'b10	保留	保留	保留
2'b11	通道 0 双沿	通道 1 双沿	通道 0 高电平

**Table 22-3 Input channel mapping**

CCxS	i cx 映射
2'b01	tixfpx (x 代表当前通道)
2'b10	tiyfpx (y 代表相邻通道)
2'b11	trc (仅适用于 TS=3'b000、3'b001、3'b010、3'b100)

此外，通道 0 与其他通道不同，可以软件配置 (TIOS 置位) 通道 0 连接到通道 0、通道 1 和通道 2 的异或输出，此时该通道的其他功能依然有效，该功能仅适用于 GPTIMER0 和 GPTIMER1。

## 22.6.1 Input capture

输入捕获仅在通道被配置为输入模式且 CCxE 置位时被激活，可以由软件 (CCxG) 或硬件（当前通道、相邻通道或内部互联信号）触发捕获行为。当有效的捕获触发信号产生时，GPTIMER 会把当前 counter 的值锁存到相应的 CCRx 寄存器中，并且置位 CCxIF 标志位，如果使能了相应中断或 DMA 屏蔽位，则会产生中断信号或 DMA 请求。如果 CCxIF 置位时（未被软件清除）又发生了不止一次捕获行为，则 CCxOF 置位，指示发生了捕获溢出事件，读取 CCxR 寄存器（或 SR 寄存器相应位写 0）可以清除 CCxIF 和 CCxOF。波形如下图所示。




Figure 22-9 Input capture

## 22.6.2 Output compare

输出比较功能仅在通道被配置为输出模式且 CCxE 置位时被激活，该功能通过比较 counter 值与 CCRx 的值，控制通道输出高低翻转，进而输出特定的波形。

### 22.6.2.1 CCRx preload

CCRx 寄存器的写入有两种方式，若 CCxPE 置位，则软件写入的 CCRx 值不会直接被使用，真正起作用的是影子寄存器，作为缓冲，直到更新事件发生后，才会将 CCRx 的值更新到影子寄存器中；若 OCxPE 复位，则软件写入的 CCRx 值会直接被使用，影子寄存器禁用。

## 22.6.2.2 Output compare modes

当匹配 (CNT==CCR) 发生时, 通道输出会根据配置的模式进行翻转, 且 CCxIF 标志位会置位, 若使能了相应的中断或 DMA 屏蔽位, 则会产生中断或 DMA 请求, 具体的模式控制如下表格所示。

Table 22-4 Output waveform description

比较模式	计数模式	输出波形
冻结模式	Any	无论 CNT 如何变化, 输出维持不变
SET 模式	Any	在 CNT==CCR 后, 输出高电平
RESET 模式	Any	在 CNT==CCR 后, 输出低电平
TOGGLE 模式	Any	在 CNT==CCR 时, 翻转当前电平
强制 RESET 模式	Any	选择该模式后, 直接输出低电平, 忽略比较结果
强制 SET 模式	Any	选择该模式后, 直接输出高电平, 忽略比较结果
PWM1 模式	向上计数 (边沿对齐 pwm)	CNT<CCR 时, 输出高电平, CNT>=CCR 时, 输出低电平。如果 CCR>ARR, 则输出一直为高电平 (100%PWM), 如果 CCR==0, 则输出一直为低电平 (0%PWM)。
	向下计数 (边沿对齐 pwm)	CNT<=CCR 时, 输出高电平, CNT>CCR 时, 输出低电平。如果 CCR>ARR, 则输出一直为高电平 (100%PWM)。注意: 0%PWM 模式在该情况下不支持。
	中间计数 (中间对齐 pwm)	相当于向上计数与向下计数相结合。如果 CCR>=ARR, 则输出一直为高电平 (100%PWM), 如果 CCR==0, 则输出一直为低电平 (0%PWM)。
PWM2 模式	向上计数 (边沿对齐 pwm)	CNT<CCR 时, 输出低电平, CNT>=CCR 时, 输出高电平。如果 CCR>ARR, 则输出一直为低电平 (0%PWM), 如果 CCR==0, 则输出一直为高电平 (100%PWM)。
	向下计数 (边沿对齐 pwm)	CNT<=CCR 时, 输出低电平, CNT>CCR 时, 输出高电平。如果 CCR>ARR, 则输出一直为低电平 (0%PWM)。注意: 100%PWM 模式在该情况下不支持。
	中间计数 (中间对齐 pwm)	相当于向上计数与向下计数相结合。如果 CCR>=ARR, 则输出一直为低电平 (0%PWM), 如果 CCR==0, 则输出一直为高电平 (100%PWM)。

各模式下输出波形如下所示（以向上计数为例）：




Figure 22-10 Output compare mode waveforms

其中，PWM 模式下还支持通过配置 ARR 和 CCR 控制输出 0% 和 100% 波形，边沿对齐计数的 PWM2 波形如下图所示。




Figure 22-11 PWM2 edge-aligned counting

中间对齐计数的 PWM2 波形如下图所示。




Figure 22-12 PWM2 center-aligned counting

### 22.6.2.3 Single pulse fast output

单脉冲模式下 (OPM 置位)，两个 PWM 模式可以配置为快速输出模式 (置位 OCxFE)，使能快速模式后，输出波形将忽略 CNT 和 CCR 的比较结果，改为由触发信号（根据 TS 选择）上升沿控制电平翻转，输出信号电平等同于匹配事件发生后的电平，例如，配置 GPTIMER 通道 0 为输出模式，选择 PWM1 模式，触发信号选择 ETR 输入，则当 ETR 输入高电平后，通道 0 立刻输出高电平 (OCxP=0 情况下)，该功能可以有效减少从触发信号边沿到波形输出之间的延迟。使能快速模式时的单脉冲输出波形如下图：




Figure 22-13 Single pulse output waveform in fast mode

#### 22.6.2.4 Brake signal

输出波形除了受计数值的影响，还可以通过外部触发信号（ETR）硬件清零，若要使用该功能，需提前使能 OCxCE 位，同时保证 ETR 禁用分频（ETP=2'b00），且 ETR 不得作为计数时钟。使能该功能后（OCxCE=1），ETR 的电平有效（默认高电平）时，通道输出将被清除，更改 ETR 的有效电平时通过配置 ETP 实现。关闭该功能后（OCxCE=0），通道输出不会立刻恢复，而是等到下一次计数周期开始才会恢复正常输出。开启和关闭外部触发信号清除通道输出功能的对比波形如下图：




Figure 22-14 External brake signal trigger

## 22.7 Trigger input channels

每个 GPTIMER 的 ETR 有多路来源，通过 MUX 选择一路输入到模块内，这些信号来源与 GPTIMER 均为异步关系，因此在模块内部需要做同步处理。同步后的 ETR 信号，可以根据软件配置选择有效电平（或有效边沿）、配置分频（1、2、4、8）以及滤波处理，滤波的采样频率和窗长度均可以软件配置（ETF）。

## 22.8 Update event management

更新事件主要有以下事件源：

1. 计数器的溢出事件（overflow 和 underflow）
2. UG 置位

与更新事件管理相关的控制信号主要是 URS 和 UDIS，具体控制如下：

- 若 UDIS=0, URS=0, 则 underflow、overflow、UG 置位会初始化 counter 和 pre-scale counter (center-aligned 模式下 counter 不会被 overflow 清零, 也不会被 underflow 加载 ARR), 如果启用影子寄存器, 更新事件将会把写入的值更新到影子寄存器中 (ARR 取决于 ARPE, CCRx 取决于 OCxPE), UIF 会置位, 如果使能了中断或 DMA 屏蔽位, 则会产生中断或 DMA 请求。
- 若 UDIS=0, URS=1, 则 underflow、overflow、UG 置位会初始化 counter 和 pre-scale counter (center-aligned 模式下 counter 不会被 overflow 清零, 也不会被 underflow 加载 ARR), 如果启用影子寄存器, 更新事件将会把写入的值更新到影子寄存器中 (ARR 取决于 ARPE, CCRx 取决于 OCxPE), UIF 只会在 overflow 或 underflow 情况下置位, 如果使能了中断或 DMA 屏蔽位, 则会产生中断或 DMA 请求, 该配置可以有效避免输入捕获模式下 UG 置位初始化计数器时, 同时产生捕获中断和更新中断的情况。
- 若 UDIS=1 (忽略 URS), 则 underflow、overflow、UG 置位会初始化 counter 和 pre-scale counter (center-aligned 模式下 counter 不会被 overflow 清零, 也不会被 underflow 加载 ARR), 但是影子寄存器不会被更新, 且 UIF 不会置位, 因此不会产生相应中断或 DMA 请求。

## 22.9 Quadrature encoder mode

该 GPTIMER 支持正交编码计数功能, 可以通过通道 0 和通道 1 输入正交信号, 进行计数和方向检测。编码模式共有三种, 仅在通道 0 边沿计数、仅在通道 1 边沿计数以及在通道 1 和通道 2 边沿计数。在此功能下, 两个通道输入可以配置数字滤波功能, 极性配置和分频配置无效。通过两个通道信号的组合, 可以产生计数使能和方向控制信号, 控制计数器加减 (如果 CEN 使能), 因此在该模式下, 软件配置计数方向无效。具体的组合方式见下表,

Table 22-5 Encoder mode

编码模式	通道 0/1 电平	通道 0 边沿		通道 1 电平	
		上升沿	下降沿	上升沿	下降沿
编码模式 1 (在通道 1 边沿计数)	高电平	-	-	向上计数	向下计数
	低电平	-	-	向下计数	向上计数
编码模式 2 (在通道 0 边沿计数)	高电平	向下计数	向上计数	-	-
	低电平	向上计数	向下计数	-	-
编码模式 3 (在所有通道边沿计数)	高电平	向下计数	向上计数	向上计数	向下计数
	低电平	向上计数	向下计数	向下计数	向上计数

在编码模式下, 计数器同样是在 0-ARR 之间计数, 向上计数到 ARR 时会产生 overflow, 然后回到 0 重新计数, 向下计数到 0 时会产生 underflow, 然后回到 ARR 重新计数。此外, 在该模式下, 输入捕获 (通道 2 和通道 3)、输出比较、分频、触发输出功能依然适用。编码模式 1 的计数波形图如下:




Figure 22-15 Counting waveform of encoder mode 1

## 22.10 Slave Mode Control

GPTIMER 支持级联操作，作为外部或内部模块的从机。从模式的触发输入信号 TRGI 有多路来源，通过 TS[2:0] 进行选择，结构如上图，其中 ITRx 来自于内部其他 GPTIMER 的触发输出信号 (TRGO)，具体映射关系见下表。

Table 22-6 GPTIMER internal trigger input mapping

从机 GPTIMER	ITR0	ITR1	ITR2
GPTIMER0	GPTIMER2	GPTIMER3	GPTIMER1
GPTIMER1	GPTIMER0	GPTIMER3	GPTIMER2
GPTIMER2	GPTIMER3	GPTIMER0	-
GPTIMER3	GPTIMER1	GPTIMER2	-

从模式控制主要有以下四种方式：

1. 复位模式：TRGI 的上升沿将会初始化计数器和分频计数器，并且可以更新影子寄存器 (UDIS=0 时)，从模式下复位模式波形图如下：




Figure 22-16 Reset mode waveform in slave mode

2. 门控模式：TRGI 电平可以控制计数器的运行和停止，默认有效电平下，高电平时计数器计数，低电平时计数器停止计数（不是复位），在该模式下，CEN 需要软件置位。从模式下门控模式波形图如下：




Figure 22-17 Gated mode waveform in slave mode

3. 触发模式：TRGI 的上升沿可以控制计数器开始计数，但是无法控制计数器是否停止，在该模式下，CEN 不需要软件置位。从模式下触发模式波形图如下：




Figure 22-18 Trigger mode waveform in slave mode

4. 时钟模式（即外部时钟模式 1）：TRGI 的上升沿作为计数器的计数使能控制计数，此时分频电路依然有效。

在从模式下，TRGI 的上升沿会置位 TIF 标志位，如果使能了相应中断或 DMA 屏蔽位，则会产生中断或 DMA 请求。但是门控模式有一些特殊，在该模式下，除上升沿外，下降沿也可以置位 TIF。

另外使用 GPTIMER 级联时，需要保证主从的时钟同频同相，否则会发生未知错误。

## 22.11 Master mode control

GPTIMER 也可以作为主模式使用，通过产生触发输出信号 (TRGO) 来控制其他 GPTIMER 或 ADC 和 DAC。TRGO 信号的来源可以由软件配置，具体如下：

- MMS=3'b000：复位模式，此时 UG 标志位将作为 TRGO 信号输出给外部从机。
- MMS=3'b001：使能模式，此时计数器的计数使能将作为 TRGO 信号输出给外部从机。如果当前 GPTIMER 同时处于从机门控模式，则该信号为门控信号，否则直接将 CEN 作为 TRGO 信号输出。
- MMS=3'b010：更新模式，此时将更新事件作为 TRGO 信号输出。
- MMS=3'b011：通道 0 比较脉冲模式，此时如果 CC0IF 将置位，则输出一个脉冲作为 TRGO 信号，无论此时 CC0IF 是否已经置位。
- MMS=3'b100：比较模式 1，此时将 OC0REF 作为 TRGO 信号输出。
- MMS=3'b101：比较模式 2，此时将 OC1REF 作为 TRGO 信号输出。
- MMS=3'b110：比较模式 3，此时将 OC2REF 作为 TRGO 信号输出。
- MMS=3'b111：比较模式 4，此时将 OC3REF 作为 TRGO 信号输出。

**注意：**后 4 种模式输出的信号 OCxREF，并不是最终的通道输出，而是内部信号。

GPTIMER 配置为主机使能模式时，有一种特殊应用，即同步启动主机和从机的计数器。但是因为主机的 CEN 作为 TRGO 输出到从机并使能从机计数器需要两个时钟的延迟（假定主从时钟同频同相），因此在使用这一功能时，内部会把主机的 CEN 信号用两级寄存器延迟 2 个时钟周期，以保证同步，该功能可以软件配置是否使能 (MSM)。

## 22.12 Output control

GPTIMER0 和 GPTIMER1 共 4 路通道输出，GPTIMER2 和 GPTIMER3 共 2 路通道输出，同时有相应的输出使能信号，通道输出仅在 CCxE 置位时有效，此时可以通过 CCxP 控制输出极性，输出极性指输出有效电平为高电平还是低电平。输出使能信号为高有效，即在 CCxE 置位时有效，同时需保证通道被正确配置为输出模式，输出模式通过 CCxS 配置。

## 22.13 Channels remapping

通道重映射就是把 GPTIMER 的通道或外部触发通道 ETR 的输入信号从其他外部或内部信号映射过来。GPTIMER0 的 ETR 通道、通道 0 和通道 3 支持重映射，GPTIMER0 的通道 2 支持重映射，GPTIMER2 的 ETR 通道、通道 0 和通道 1 支持重映射，GPTIMER3 的 ETR 通道、通道 0 支持重映射。

## 22.14 Debug mode control

GPTIMER 可由软件配置 debug 下是否停止计数，如果使能该功能，则进入系统 debug 模式时，GPTIMER 停止计数（计数器不会初始化）。

## 22.15 DMA

GPTIMER 共有 6 个 DMA 请求源，分别是 update 事件 (UIF)、4 路通道事件（捕获事件、比较匹配）(CCXIF) 以及触发事件 (TIF)，可以由独立的屏蔽位配置是否使能相应的 DMA 请求。对于通道事件 DMA，可以软件 (CCDS 位) 配置通道的 DMA 请求源，若 CCDS=0，各通道 DMA 请求来自于各通道的事件，如捕获、比较匹配事件；若 CCDS=1，则各通道的 DMA 请求均来自于更新事件，通道事件将被屏蔽。

各 DMA 请求仅在无相应应答信号、DMA 使能开启且 DMA 事件发生时置位，在 DMA 请求置位时，应答信号可以清除 DMA 请求，否则 DMA 请求将一直保持置位状态。

除常规的 DMA 操作外，GPTIMER 还支持 burst 功能，即一个 DMA 请求可以连续读写多个内部寄存器。DBL 位可以选择 burst 长度，最多 18 个，DBA 可以选择 burst 的起始地址，DMAR 寄存器的地址可以作为 DMA 的目标地址或源地址 (DMA 内部不需要设置每次递增)。当某一个 DMA 请求置位时，GPTIMER 根据 DBL 和 DBA 的值，计算出每一次读写操作的实际地址，实际地址计算方法为：CR1 + (DBA + index) × 4，其中 index 的值为 0 至 DBL。

**注意：**寄存器组中间有保留寄存器地址，该地址也将包含在 DMA 的 burst 操作中，实际使用时需注意配置的长度。例如，起始地址选择 ARR 寄存器 (0x2C)，DBL 配置为 5'b00010 (3 个 burst)，则 DMA 实际操作的三个寄存器分别是 0x2C、0x30、0x34，其中 0x30 为保留寄存器，因此无法写入且读出永远为 0。

## 22.16 Interrupts

GPTIMER 共有 6 个中断源，分别是 update 事件 (UIF)、4 路通道事件（捕获事件、比较匹配）(CCxIF) 以及触发事件 (TIF)，各中断可以由独立的中断屏蔽位选择是否使能，中断标志位与相应屏蔽位是 AND 的关系，中断之间是 OR 的关系。GPTIMER 的中断信号如下表：

Table 22-7 GPTIMER interrupts

中断名称	描述
触发事件中断	触发源产生事件时的中断
通道 3 事件中断	通道 3 产生捕获或比较事件时的中断
通道 2 事件中断	通道 2 产生捕获或比较事件时的中断
通道 1 事件中断	通道 1 产生捕获或比较事件时的中断
通道 0 事件中断	通道 0 产生捕获或比较事件时的中断
更新事件中断	产生更新事件时的中断

上述中断的使能分别通过配置寄存器 DIER 的 TIE、CC3IE、CC2IE、CC1IE、CC0IE、UIE 位实现。

## 22.17 GPTIMER registers

GPTIMER0 基地址: 0x4000A000

GPTIMER1 基地址: 0x4001A000

GPTIMER2 基地址: 0x4000B000

GPTIMER3 基地址: 0x4001B000

Table 22-8 GPTIMER Registers Summary

寄存器	偏移量	描述
GPTIM_CR1	0x00	控制寄存器 1
GPTIM_CR2	0x04	控制寄存器 2
GPTIM_SMCR	0x08	从模式控制寄存器
GPTIM_DIER	0x0C	DMA/中断使能寄存器
GPTIM_SR	0x10	状态寄存器
GPTIM_EGR	0x14	事件寄存器
GPTIM_CCMR1	0x18	捕获比较模式寄存器 1
GPTIM_CCMR2	0x1C	捕获比较模式寄存器 2
GPTIM_CCER	0x20	捕获比较使能寄存器
GPTIM_CNT	0x24	计数寄存器



ASR



GPTIM_PSC	0x28	计数器分频值寄存器
GPTIM_ARR	0x2C	计数器重装载值寄存器
GPTIM_CCR0	0x34	通道 0 捕获比较寄存器
GPTIM_CCR1	0x38	通道 1 捕获比较寄存器
GPTIM_CCR2	0x3C	通道 2 捕获比较寄存器
GPTIM_CCR3	0x40	通道 3 捕获比较寄存器
GPTIM_DCR	0x48	DMA 控制寄存器
GPTIM_DMAR	0x4C	DMA 地址寄存器
GPTIM_OR	0x50	通道重映射寄存器

## 22.17.1 GPTIM\_CR1

偏移量: 0x00

复位值: 0x0000

15-10	9-8	7	6-5	4	3	2	1	0
RESERVED	CKD	ARPE	CMS	DIR	OPM	URS	UDIS	CEN
r-0h	rw-0h							

**位 15-10 RESERVED:** 保留。

**位 9-8 CKD:** 采样时钟分频。

- 00: fDTS = fpclk
- 01: fDTS = fpclk
- 10: fDTS = fpclk
- 11: fDTS = reserved

**位 7 ARPE:** 重装载影子寄存器使能。

- 0: ARR 影子寄存器除能
- 1: ARR 影子寄存器使能

**位 6-5 CMS:** 中间计数模式选择。

- 00: 边沿对齐计数模式, DIR 控制向上或向下计数
- 01: 中间对齐模式 1。输出比较中断标志位仅在向下计数过程中置位
- 10: 中间对齐模式 2。输出比较中断标志位仅在向上计数过程中置位
- 11: 中间对齐模式 3。输出比较中断标志位在向上和向下计数过程中均置位

**位 4 DIR:** 计数方向选择。中间对齐模式和编码模式, 该位由硬件控制。

- 0: 向上计数
- 1: 向下计数

**位 3 OPM:** 单脉冲模式使能。

- 0: 单脉冲模式除能
- 1: 单脉冲模式使能, 计数器在下一次更新事件停止计数

**位 2 URS:** 更新事件源选择, 该位仅影响中断和 DMA 标志位 (UIF), 不影响内部逻辑。

- 0: 计数器溢出、UG 位置位、从模式 reset 模式下的触发, 均可以置位 UIF
- 1: 只有计数器溢出事件可以置位 UIF

**位 1 UDIS:** 更新事件除能。

- 0: 更新事件使能, 中间对齐模式 1。输出比较中断标志位仅在向下计数过程中置位均可以产生更新事件
- 1: 更新事件除能, 影子寄存器和 UIF 均不会被更新, 但是此时计数器和分频计数器仍可以被 UG 置位事件初始化

**位 0 CEN:** 计数器使能, 触发模式下 CEN 由硬件置位, 单脉冲模式下 CEN 由硬件清零。

- 0: 计数器除能
- 1: 计数器使能

## 22.17.2 GPTIM\_CR2

偏移量: 0x04

复位值: 0x0000

15-8	7	6-4	3	2-0
RESERVED	TIOS	MMS	CCDS	RESERVED
r-0h	rw-0h	rw-0h	rw-0h	r-0h

**位 15-8 RESERVED:** 保留。

**位 7 TIOS:** 通道 1 源异或选择（该功能仅 timer0 和 timer1 支持）。

- 0: 通道 0 映射到通道 0 输入
- 1: 通道 0 为通道 0、1、2 的异或输出

**位 6-4 MMS:** 主模式选择，可以配置 TRGO 输出。

- 000: 复位模式, UG 将作为 TRGO 信号输出
- 001: 使能模式, CNT\_EN (不是 CEN) 将作为 TRGO 信号输出
- 010: 更新模式, 更新事件 (内部信号) 将作为 TRGO 信号输出
- 011: 比较脉冲模式, 每次 CC0IF 将要置位时 TRGO 会输出一个脉冲, 即使 CC0IF 已经置位
- 100: 比较模式, OC0REF (内部信号) 作为 TRGO 信号输出
- 101: 比较模式, OC1REF (内部信号) 作为 TRGO 信号输出
- 110: 比较模式, OC2REF (内部信号) 作为 TRGO 信号输出
- 111: 比较模式, OC3REF (内部信号) 作为 TRGO 信号输出

**位 3 CCDS:** 通道 DMA 请求源选择（该功能仅 gptimer0 和 gptimer1 支持）。

- 0: 各通道的 DMA 请求 (不包含更新事件请求和触发事件请求) 由通道事件 (捕获、比较) 产生
- 1: 各通道的 DMA 请求 (不包含更新事件请求和触发事件请求) 由更新事件产生

**位 2-0 RESERVED:** 保留。

### 22.17.3 GPTIM\_SMCR

偏移量: 0x08

复位值: 0x0000

15	14	13-12	11-8	7	6-4	3	2-0
ETP	ECE	ETPS	ETF	MSM	TS	RESERVED	SMS
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	r-0h	rw-0h

**位 15 ETP:** 外部触发极性选择（配置极性时最好先不要选择模式（SMS），以防内部信号翻转触发未知错误）。

- 0: 外部触发输入不反相
- 1: 外部触发输入反相

**位 14 ECE:** 外部时钟模式 2 使能。

- 0: 禁用外部时钟模式 2
- 1: 使能外部时钟模式 2

**位 13-12 ETPS:** 外部触发输入分频（该分频主要用于 50% 占空比降频，如 24M 信号 2 分频为 12M，电平延展一倍）择。

- 00: 不分频
- 01: 2 分频
- 10: 4 分频
- 11: 8 分频

**位 11-8 ETF:** 外部触发输入滤波器配置。

- 0000: 禁用滤波器
- 0001: 滤波器采样频率  $fsampling=fclk$ , 滤波器长度 N=2
- 0010: 滤波器采样频率  $fsampling=fclk$ , 滤波器长度 N=4
- 0011: 滤波器采样频率  $fsampling=fclk$ , 滤波器长度 N=8
- 0100: 滤波器采样频率  $fsampling=fDTS/2$ , 滤波器长度 N=6
- 0101: 滤波器采样频率  $fsampling=fDTS/2$ , 滤波器长度 N=8
- 0110: 滤波器采样频率  $fsampling=fDTS/4$ , 滤波器长度 N=6
- 0111: 滤波器采样频率  $fsampling=fDTS/4$ , 滤波器长度 N=8
- 1000: 滤波器采样频率  $fsampling=fDTS/8$ , 滤波器长度 N=6
- 1001: 滤波器采样频率  $fsampling=fDTS/8$ , 滤波器长度 N=8
- 1010: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度 N=5
- 1011: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度 N=6
- 1100: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度 N=8
- 1101: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度 N=5
- 1110: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度 N=6
- 1111: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度 N=8

**位 7 MSM:** 主从模式同步（使用该功能时，需保证两个 timer 的时钟同频同相）。

- 0: 无动作
- 1: TRGI 触发输入将延迟产生作用，以便与从计数器同时开始计数

**位 6-4 TS:** 触发源选择，选择 TRGI 的来源（配置该位时 SMS 必须处于清零状态）。

- 000: ITR0
- 001: ITR1
- 010: ITR2 (timer2 和 timer3 无此通道)
- 011: 保留
- 100: 通道 0 边沿检测输出
- 101: 通道 0 滤波器输出
- 110: 通道 1 滤波器输出
- 111: 外部触发输入

位 3 **RESERVED**: 保留。

位 2-0 **SMS**: 从模式选择 (选择模式前最好先配置好通道参数, 以防内部信号翻转触发未知错误)。

- 000: 禁用从模式
- 001: 编码模式 1, 计数器仅在通道 1 边沿计数
- 010: 编码模式 2, 计数器仅在通道 0 边沿计数
- 011: 编码模式 3, 计数器在通道 0 和 1 的边沿计数
- 100: 复位模式, TRGI 的上升沿将复位计数器
- 101: 门控模式, 计数器仅在 TRGI 高电平期间计数
- 110: 触发模式, 计数器在 TRGI 上升沿将开始计数, 该模式仅控制计数的开始
- 111: 外部时钟模式 1, TRGI 的上升沿作为计数器计数时钟

#### 22.17.4 GPTIM\_DIER

偏移量: 0x0C

复位值: 0x0000

15	14	13	12	11	10	9	8
RESERVED	TDE	RESERVED	CC3DE	CC2DE	CC1DE	CC0DE	UDE
r-0h	rw-0h	r-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h
7	6	5	4	3	2	1	0
RESERVED	TIE	RESERVED	CC3IE	CC2IE	CC1IE	CC0IE	UIE
r-0h	rw-0h	r-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

位 15 **RESERVED**: 保留。

位 14 **TDE**: 触发事件 DMA 请求使能。

- 0: 禁用触发事件 DMA 请求
- 1: 使能触发事件 DMA 请求

位 13 **RESERVED**: 保留。

位 12 **CC3DE**: 通道 3 事件 DMA 请求使能。

- 0: 禁用通道 3 事件 DMA 请求
- 1: 使能通道 3 事件 DMA 请求

位 11 **CC3DE**: 通道 2 事件 DMA 请求使能。

- 0: 禁用通道 2 事件 DMA 请求
- 1: 使能通道 2 事件 DMA 请求

**位 10 CC3DE:** 通道 1 事件 DMA 请求使能。

- 0: 禁用通道 1 事件 DMA 请求
- 1: 使能通道 1 事件 DMA 请求

**位 9 CC3DE:** 通道 0 事件 DMA 请求使能。

- 0: 禁用通道 0 事件 DMA 请求
- 1: 使能通道 0 事件 DMA 请求

**位 8 UDE:** 更新事件 DMA 请求使能。

- 0: 禁用更新事件 DMA 请求
- 1: 使能更新事件 DMA 请求

**位 7 RESERVED:** 保留。

**位 6 TIE:** 触发事件中断请求使能。

- 0: 禁用触发事件中断请求
- 1: 使能触发事件中断请求

**位 5 RESERVED:** 保留。

**位 4 CC3IE:** 通道 3 事件中断请求使能。

- 0: 禁用通道 3 事件中断请求
- 1: 使能通道 3 事件中断请求

**位 3 CC2IE:** 通道 2 事件中断请求使能。

- 0: 禁用通道 2 事件中断请求
- 1: 使能通道 2 事件中断请求

**位 2 CC1IE:** 通道 1 事件中断请求使能。

- 0: 禁用通道 1 事件中断请求
- 1: 使能通道 1 事件中断请求

**位 1 CC0IE:** 通道 0 事件中断请求使能。

- 0: 禁用通道 0 事件中断请求
- 1: 使能通道 0 事件中断请求

**位 0 UIE:** 通道 0 事件中断请求使能。

- 0: 禁用通道 0 事件中断请求
- 1: 使能通道 0 事件中断请求

## 22.17.5 GPTIM\_SR

偏移量: 0x10

复位值: 0x0000

15-13		12	11	10	9	8-7
RESERVED		CC3OF	CC2OF	CC1OF	CC0OF	RESERVED
r-0h		rw-0h	rw-0h	rw-0h	rw-0h	r-0h
6	5	4	3	2	1	0
TIF	RESERVED	CC3IF	CC2IF	CC1IF	CC0IF	UIF
rw-0h	r-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

**位 15-13 RESERVED:** 保留。

**位 12 CC3OF:** 通道 3 overcapture 标志（写 0 清零）。

- 0: 无 overcapture
- 1: 发生了至少 1 次 overcapture

**位 11 CC2OF:** 通道 2 overcapture 标志（写 0 清零）。

- 0: 无 overcapture
- 1: 发生了至少 1 次 overcapture

**位 10 CC1OF:** 通道 1 overcapture 标志（写 0 清零）。

- 0: 无 overcapture
- 1: 发生了至少 1 次 overcapture

**位 9 CC0OF:** 通道 0 overcapture 标志（写 0 清零）。

- 0: 无 overcapture
- 1: 发生了至少 1 次 overcapture

**位 8-7 RESERVED:** 保留。

**位 6 TIF:** 触发事件中断标志（写 0 清零）。

- 0: 无触发事件
- 1: 触发事件发生

**位 5 RESERVED:** 保留。

**位 4 CC3IF:** 通道 3 捕获/比较事件标志（比较模式：写 0 清零；捕获模式：读 ccrx 寄存器或写 0 均可清零）。

- 0: 无事件
- 1: 捕获或比较事件发生

**位 3 CC3IF:** 通道 2 捕获/比较事件标志（比较模式：写 0 清零；捕获模式：读 ccrx 寄存器或写 0 均可清零）。

- 0: 无事件
- 1: 捕获或比较事件发生

**位 2 CC3IF:** 通道 1 捕获/比较事件标志（比较模式：写 0 清零；捕获模式：读 ccrx 寄存器或写 0 均可清零）。

- 0: 无事件

- 1: 捕获或比较事件发生

**位 1 CC3IF:** 通道 0 捕获/比较事件标志（比较模式：写 0 清零；捕获模式：读 ccrx 寄存器或写 0 均可清零）。

- 0: 无事件
- 1: 捕获或比较事件发生

**位 0 UIF:** 更新事件标志（读 SR 或写 0 可清零该位）。

- 0: 无事件
- 1: 更新事件发生

## 22.17.6 GPTIM\_EGR

偏移量: 0x14

复位值: 0x0000

15-7	6	5	4	3	2	1	0
RESERVED	TG	RESERVED	CC3G	CC2G	CC1G	CC0G	UG
r-0h	w-0h	r-0h	w-0h	w-0h	w-0h	w-0h	w-0h

**位 15-7 RESERVED:** 保留。

**位 6 TG:** 触发产生。

- 0: 无动作
- 1: 产生一次触发事件，TIF 置位

**位 5 RESERVED:** 保留。

**位 4 CC3G:** 通道 3 事件产生。

- 0: 无动作
- 1: 输入模式时产生捕获动作，输出模式时产生比较动作，两种模式下 CC3IF 置位

**位 3 CC2G:** 通道 2 事件产生。

- 0: 无动作
- 1: 输入模式时产生捕获动作，输出模式时产生比较动作，两种模式下 CC2IF 置位

**位 2 CC1G:** 通道 1 事件产生。

- 0: 无动作
- 1: 输入模式时产生捕获动作，输出模式时产生比较动作，两种模式下 CC1IF 置位

**位 1 CC0G:** 通道 0 事件产生。

- 0: 无动作
- 1: 输入模式时产生捕获动作，输出模式时产生比较动作，两种模式下 CC0IF 置位

**位 0 UG:** 更新事件产生。

- 0: 无动作
- 1: 产生一次更新事件

## 22.17.7 GPTIM\_CCMR1

偏移量: 0x18

复位值: 0x0000

输出模式时结构如下:

15	14-12	11	10	9-8	7	6-4	3	2	1-0
OC1CE	OC1M	OC1PE	OC1FE	CC1S	OC0CE	OC0M	OC0PE	OC0FE	CC0S
rw-0h									

**位 15 OC1CE:** 通道 1 输出比较清除使能。

- 0: 禁用清除功能
- 1: 使能清除功能, ETRF 高电平可以清除通道输出

**位 14-12 OC1M:** 通道 1 输出比较模式选择。

- 000: 冻结模式, 通道输出不随比较结果变化
- 001: 有效模式, 匹配后通道输出有效电平
- 010: 失效模式, 匹配后通道输出失效电平
- 011: 翻转模式, 匹配后将翻转通道输出
- 100: 强制有效模式, 选择该模式后, 直接输出有效电平
- 101: 强制失效模式, 选择该模式后, 直接输出失效电平
- 110: PWM1 模式, 该模式下, 向上计数时, CNT<CCR 时通道输出有效电平, 否则输出失效电平; 向下计数时, CNT>CCR 时通道输出失效电平, 否则输出有效电平 (向上计数时, 若 CCRx>ARR, OCxREF 一直输出高电平, 若 CCRx==0, OCxREF 一直输出低电平; 向下计数时, 若 CCRx>ARR, OCxREF 一直输出高电平, 此时 0% PWM 不支持)
- 111: PWM2 模式, 该模式下, 向上计数时, CNT<CCR 时通道输出失效电平, 否则输出有效电平; 向下计数时, CNT>CCR 时通道输出有效电平, 否则输出失效电平 (0% 与 100% 波形与 PWM1 同理)

**位 11 OC1PE:** 通道 1 输出比较影子寄存器使能。

- 0: 禁用影子寄存器
- 1: 使能影子寄存器

**位 10 OC1FE:** 通道 1 快速输出使能。

- 0: 禁用快速模式, 输出仅在匹配时变化
- 1: 使能快速模式, 触发输入相当于匹配事件, 直接影响通道输出, 不受计数器与 CCR 的比较影响

**位 9-8 CC1S:** 捕获比较选择。

- 00: 通道配置为 输出模式
- 01: 通道配置为输入模式, 捕获通道输入映射至通道 1
- 10: 通道配置为输入模式, 捕获通道输入映射至通道 0
- 11: 通道配置为输入模式, 捕获通道输入映射至触发输入 TRC

**位 7 OC0CE:** 通道 0 输出比较清除使能。

- 0: 禁用清除功能
- 1: 使能清除功能, ETRF 高电平可以清除通道输出

**位 6-4 OC0M:** 通道 0 输出比较模式选择。

- 000: 冻结模式, 通道输出不随比较结果变化
- 001: 有效模式, 匹配后通道输出有效电平
- 010: 失效模式, 匹配后通道输出失效电平
- 011: 翻转模式, 匹配后将翻转通道输出
- 100: 强制有效模式, 选择该模式后, 直接输出有效电平
- 101: 强制失效模式, 选择该模式后, 直接输出失效电平
- 110: PWM1 模式, 该模式下, 向上计数时, CNT<CCR 时通道输出有效电平, 否则输出失效电平; 向下计数时, CNT>CCR 时通道输出失效电平, 否则输出有效电平 (向上计数时, 若 CCRx>ARR, OCxREF 一直输出高电平, 若 CCRx==0, OCxREF 一直输出低电平; 向下计数时, 若 CCRx>ARR, OCxREF 一直输出高电平, 此时 0% PWM 不支持)
- 111: PWM2 模式, 该模式下, 向上计数时, CNT<CCR 时通道输出失效电平, 否则输出有效电平; 向下计数时, CNT>CCR 时通道输出有效电平, 否则输出失效电平 (0%与 100%波形与 PWM1 同理)

**位 3 OC0PE:** 通道 0 输出比较影子寄存器使能。

- 0: 禁用影子寄存器
- 1: 使能影子寄存器

**位 2 OC0FE:** 通道 0 快速输出使能。

- 0: 禁用快速模式, 输出仅在匹配时变化
- 1: 使能快速模式, 触发输入相当于匹配事件, 直接影响通道输出, 不受计数器与 CCR 的比较影响

**位 1-0 CC0S:** 捕获比较选择。

- 00: 通道配置为 输出模式
- 01: 通道配置为输入模式, 捕获通道输入映射至通道 0
- 10: 通道配置为输入模式, 捕获通道输入映射至通道 1
- 11: 通道配置为输入模式, 捕获通道输入映射至触发输入 TRC

输入模式时结构如下:

15-12	11-10	9-8	7-4	3-2	1-0
IC1F	IC1PSC	CC1S	IC0F	IC0PSC	CC0S
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

**位 15-12 IC1F:** 通道 1 输入滤波器配置 (需配置 CCxS! =0x0 该功能才能生效)。

- 0000: 禁用滤波器
- 0001: 滤波器采样频率 fsampling=fclk, 滤波器长度 N=2
- 0010: 滤波器采样频率 fsampling=fclk, 滤波器长度 N=4
- 0011: 滤波器采样频率 fsampling=fclk, 滤波器长度 N=8
- 0100: 滤波器采样频率 fsampling=fDTS/2, 滤波器长度 N=6
- 0101: 滤波器采样频率 fsampling=fDTS/2, 滤波器长度 N=8
- 0110: 滤波器采样频率 fsampling=fDTS/4, 滤波器长度 N=6
- 0111: 滤波器采样频率 fsampling=fDTS/4, 滤波器长度 N=8
- 1000: 滤波器采样频率 fsampling=fDTS/8, 滤波器长度 N=6
- 1001: 滤波器采样频率 fsampling=fDTS/8, 滤波器长度 N=8
- 1010: 滤波器采样频率 fsampling=fDTS/16, 滤波器长度 N=5 (未完, 接下页)

- 1011: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=6$
- 1100: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=8$
- 1101: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=5$
- 1110: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=6$
- 1111: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=8$

**位 11-10 IC1PSC:** 通道 1 分频 (需配置  $CCxS_1 = 0x0$  该功能才能生效)。

- 00: 不分频
- 01: 2 分频
- 10: 4 分频
- 11: 8 分频

**位 9-8 CC1S:** 捕获比较选择。

- 00: 通道配置为 输出模式
- 01: 通道配置为输入模式, 捕获通道输入映射至通道 1
- 10: 通道配置为输入模式, 捕获通道输入映射至通道 0
- 11: 通道配置为输入模式, 捕获通道输入映射至触发输入 TRC

**位 7-4 IC0F:** 通道 0 输入滤波器配置 (需配置  $CCxS_1 = 0x0$  该功能才能生效)。

- 0000: 禁用滤波器
- 0001: 滤波器采样频率  $fsampling=fpclk$ , 滤波器长度  $N=2$
- 0010: 滤波器采样频率  $fsampling=fpclk$ , 滤波器长度  $N=4$
- 0011: 滤波器采样频率  $fsampling=fpclk$ , 滤波器长度  $N=8$
- 0100: 滤波器采样频率  $fsampling=fDTS/2$ , 滤波器长度  $N=6$
- 0101: 滤波器采样频率  $fsampling=fDTS/2$ , 滤波器长度  $N=8$
- 0110: 滤波器采样频率  $fsampling=fDTS/4$ , 滤波器长度  $N=6$
- 0111: 滤波器采样频率  $fsampling=fDTS/4$ , 滤波器长度  $N=8$
- 1000: 滤波器采样频率  $fsampling=fDTS/8$ , 滤波器长度  $N=6$
- 1001: 滤波器采样频率  $fsampling=fDTS/8$ , 滤波器长度  $N=8$
- 1010: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=5$
- 1011: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=6$
- 1100: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=8$
- 1101: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=5$
- 1110: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=6$
- 1111: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=8$

**位 3-2 IC0PSC:** 通道 0 分频 (需配置  $CCxS_1 = 0x0$  该功能才能生效)。

- 00: 不分频
- 01: 2 分频
- 10: 4 分频
- 11: 8 分频

**位 1-0 CC0S:** 捕获比较选择。

- 00: 通道配置为 输出模式
- 01: 通道配置为输入模式, 捕获通道输入映射至通道 0
- 10: 通道配置为输入模式, 捕获通道输入映射至通道 1
- 11: 通道配置为输入模式, 捕获通道输入映射至触发输入 TRC

## 22.17.8 GPTIM\_CCMR2

偏移量: 0x1C

复位值: 0x0000

输出模式时结构如下:

15	14-12	11	10	9-8	7	6-4	3	2	1-0
OC3CE	OC3M	OC3PE	OC3FE	CC3S	OC2CE	OC2M	OC2PE	OC2FE	CC2S
rw-0h									

**位 15 OC3CE:** 通道 3 输出比较清除使能。

- 0: 禁用清除功能
- 1: 使能清除功能, ETRF 高电平可以清除通道输出

**位 14-12 OC3M:** 通道 3 输出比较模式选择。

- 000: 冻结模式, 通道输出不随比较结果变化
- 001: 有效模式, 匹配后通道输出有效电平
- 010: 失效模式, 匹配后通道输出失效电平
- 011: 翻转模式, 匹配后将翻转通道输出
- 100: 强制有效模式, 选择该模式后, 直接输出有效电平
- 101: 强制失效模式, 选择该模式后, 直接输出失效电平
- 110: PWM1 模式, 该模式下, 向上计数时, CNT<CCR 时通道输出有效电平, 否则输出失效电平; 向下计数时, CNT>CCR 时通道输出失效电平, 否则输出有效电平 (向上计数时, 若 CCRx>ARR, OCxREF 一直输出高电平, 若 CCRx==0, OCxREF 一直输出低电平; 向下计数时, 若 CCRx>ARR, OCxREF 一直输出高电平, 此时 0% PWM 不支持)
- 111: PWM2 模式, 该模式下, 向上计数时, CNT<CCR 时通道输出失效电平, 否则输出有效电平; 向下计数时, CNT>CCR 时通道输出有效电平, 否则输出失效电平 (0% 与 100% 波形与 PWM1 同理)

**位 11 OC3PE:** 通道 3 输出比较影子寄存器使能。

- 0: 禁用影子寄存器
- 1: 使能影子寄存器

**位 10 OC3FE:** 通道 3 快速输出使能。

- 0: 禁用快速模式, 输出仅在匹配时变化
- 1: 使能快速模式, 触发输入相当于匹配事件, 直接影响通道输出, 不受计数器与 CCR 的比较影响

**位 9-8 CC3S:** 捕获比较选择。

- 00: 通道配置为 输出模式
- 01: 通道配置为输入模式, 捕获通道输入映射至通道 3
- 10: 通道配置为输入模式, 捕获通道输入映射至通道 2
- 11: 通道配置为输入模式, 捕获通道输入映射至触发输入 TRC

**位 7 OC2CE:** 通道 2 输出比较清除使能。

- 0: 禁用清除功能
- 1: 使能清除功能, ETRF 高电平可以清除通道输出

**位 6-4 OC2M:** 通道 2 输出比较模式选择。

- 000: 冻结模式, 通道输出不随比较结果变化
- 001: 有效模式, 匹配后通道输出有效电平
- 010: 失效模式, 匹配后通道输出失效电平
- 011: 翻转模式, 匹配后将翻转通道输出
- 100: 强制有效模式, 选择该模式后, 直接输出有效电平
- 101: 强制失效模式, 选择该模式后, 直接输出失效电平
- 110: PWM1 模式, 该模式下, 向上计数时, CNT<CCR 时通道输出有效电平, 否则输出失效电平; 向下计数时, CNT>CCR 时通道输出失效电平, 否则输出有效电平 (向上计数时, 若 CCRx>ARR, OCxREF 一直输出高电平, 若 CCRx==0, OCxREF 一直输出低电平; 向下计数时, 若 CCRx>ARR, OCxREF 一直输出高电平, 此时 0% PWM 不支持)
- 111: PWM2 模式, 该模式下, 向上计数时, CNT<CCR 时通道输出失效电平, 否则输出有效电平; 向下计数时, CNT>CCR 时通道输出有效电平, 否则输出失效电平 (0%与 100%波形与 PWM1 同理)

**位 3 OC2PE:** 通道 2 输出比较影子寄存器使能。

- 0: 禁用影子寄存器
- 1: 使能影子寄存器

**位 2 OC2FE:** 通道 2 快速输出使能。

- 0: 禁用快速模式, 输出仅在匹配时变化
- 1: 使能快速模式, 触发输入相当于匹配事件, 直接影响通道输出, 不受计数器与 CCR 的比较影响

**位 1-0 CC2S:** 捕获比较选择。

- 00: 通道配置为输出模式
- 01: 通道配置为输入模式, 捕获通道输入映射至通道 2
- 10: 通道配置为输入模式, 捕获通道输入映射至通道 3
- 11: 通道配置为输入模式, 捕获通道输入映射至触发输入 TRC

输入模式时结构如下:

15-12	11-10	9-8	7-4	3-2	1-0
IC3F	IC3PSC	CC3S	IC2F	IC2PSC	CC2S
rw-0h	rw-0h	rw-0h	rw-0h	rw-0h	rw-0h

**位 15-12 IC3F:** 通道 3 输入滤波器配置 (需配置 CCxS! =0x0 该功能才能生效)。

- 0000: 禁用滤波器
- 0001: 滤波器采样频率 fsampling=fclk, 滤波器长度 N=2
- 0010: 滤波器采样频率 fsampling=fclk, 滤波器长度 N=4
- 0011: 滤波器采样频率 fsampling=fclk, 滤波器长度 N=8
- 0100: 滤波器采样频率 fsampling=fDTS/2, 滤波器长度 N=6
- 0101: 滤波器采样频率 fsampling=fDTS/2, 滤波器长度 N=8
- 0110: 滤波器采样频率 fsampling=fDTS/4, 滤波器长度 N=6
- 0111: 滤波器采样频率 fsampling=fDTS/4, 滤波器长度 N=8
- 1000: 滤波器采样频率 fsampling=fDTS/8, 滤波器长度 N=6
- 1001: 滤波器采样频率 fsampling=fDTS/8, 滤波器长度 N=8
- 1010: 滤波器采样频率 fsampling=fDTS/16, 滤波器长度 N=5 (未完, 接下页)

- 1011: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=6$
- 1100: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=8$
- 1101: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=5$
- 1110: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=6$
- 1111: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=8$

**位 11-10 IC3PSC:** 通道 3 分频 (需配置  $CCxS!=0x0$  该功能才能生效)。

- 00: 不分频
- 01: 2 分频
- 10: 4 分频
- 11: 8 分频

**位 9-8 CC3S:** 捕获比较选择。

- 00: 通道配置为 输出模式
- 01: 通道配置为输入模式, 捕获通道输入映射至通道 3
- 10: 通道配置为输入模式, 捕获通道输入映射至通道 2
- 11: 通道配置为输入模式, 捕获通道输入映射至触发输入 TRC

**位 7-4 IC2F:** 通道 2 输入滤波器配置 (需配置  $CCxS!=0x0$  该功能才能生效)。

- 0000: 禁用滤波器
- 0001: 滤波器采样频率  $fsampling=fpclk$ , 滤波器长度  $N=2$
- 0010: 滤波器采样频率  $fsampling=fpclk$ , 滤波器长度  $N=4$
- 0011: 滤波器采样频率  $fsampling=fpclk$ , 滤波器长度  $N=8$
- 0100: 滤波器采样频率  $fsampling=fDTS/2$ , 滤波器长度  $N=6$
- 0101: 滤波器采样频率  $fsampling=fDTS/2$ , 滤波器长度  $N=8$
- 0110: 滤波器采样频率  $fsampling=fDTS/4$ , 滤波器长度  $N=6$
- 0111: 滤波器采样频率  $fsampling=fDTS/4$ , 滤波器长度  $N=8$
- 1000: 滤波器采样频率  $fsampling=fDTS/8$ , 滤波器长度  $N=6$
- 1001: 滤波器采样频率  $fsampling=fDTS/8$ , 滤波器长度  $N=8$
- 1010: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=5$
- 1011: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=6$
- 1100: 滤波器采样频率  $fsampling=fDTS/16$ , 滤波器长度  $N=8$
- 1101: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=5$
- 1110: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=6$
- 1111: 滤波器采样频率  $fsampling=fDTS/32$ , 滤波器长度  $N=8$

**位 3-2 IC2PSC:** 通道 2 分频 (需配置  $CCxS!=0x0$  该功能才能生效)。

- 00: 不分频
- 01: 2 分频
- 10: 4 分频
- 11: 8 分频

**位 1-0 CC2S:** 捕获比较选择。

- 00: 通道配置为 输出模式
- 01: 通道配置为输入模式, 捕获通道输入映射至通道 2
- 10: 通道配置为输入模式, 捕获通道输入映射至通道 3
- 11: 通道配置为输入模式, 捕获通道输入映射至触发输入 TRC

## 22.17.9 GPTIM\_CCER

偏移量: 0x20

复位值: 0x0000

15	14	13	12	11	10	9	8
CC3NP	RESERVED	CC3P	CC3E	CC2NP	RESERVED	CC2P	CC2E
rw-0h	r-0h	rw-0h	rw-0h	rw-0h	r-0h	rw-0h	rw-0h
7	6	5	4	3	2	1	0
CC1NP	RESERVED	CC1P	CC1E	CC0NP	RESERVED	CC0P	CC0E
rw-0h	r-0h	rw-0h	rw-0h	rw-0h	r-0h	rw-0h	rw-0h

**位 15 CC3NP:** 输出反相极性，输出模式时该位必须位 0，输入模式时参看 CC3P。

**位 14 RESERVED:** 保留。

**位 13 CC3P:** 输出极性，须与 CC3NP 共同作用（配置极性最好在模式选择之前，防止内部信号翻转触发未知错误）。

**输出模式:**

- 0: 输出有效极性位高电平
- 1: 输出有效极性位低电平

**输入模式, {CC3NP, CC3P}:**

- 00: 通道输入上升沿有效（捕获、触发、复位、时钟模式），高电平有效（门控、编码模式）
- 01: 通道输入下降沿有效（捕获、触发、复位、时钟模式），低电平有效（门控、编码模式）
- 10: 保留
- 11: 通道输入上升沿和下降沿均有效（捕获、触发、复位、时钟模式），高电平有效（门控、编码模式）

**位 12 CC3E:** 通道使能。

**输入模式:**

- 0: 禁用捕获
- 1: 使能捕获

**输出模式:**

- 0: 禁用输出
- 1: 使能输出

**位 11 CC2NP:** 输出反相极性，输出模式时该位必须位 0，输入模式时参看 CC2P。

**位 10 RESERVED:** 保留。

**位 9 CC2P:** 输出极性，须与 CC2NP 共同作用（配置极性最好在模式选择之前，防止内部信号翻转触发未知错误）。

**输出模式：**

- 0: 输出有效极性位高电平
- 1: 输出有效极性位低电平

**输入模式，{CC2NP, CC2P}:**

- 00: 通道输入上升沿有效（捕获、触发、复位、时钟模式），高电平有效（门控、编码模式）
- 01: 通道输入下降沿有效（捕获、触发、复位、时钟模式），低电平有效（门控、编码模式）
- 10: 保留
- 11: 通道输入上升沿和下降沿均有效（捕获、触发、复位、时钟模式），高电平有效（门控、编码模式）

**位 8 CC2E:** 通道使能。

**输入模式：**

- 0: 禁用捕获
- 1: 使能捕获

**输出模式：**

- 0: 禁用输出
- 1: 使能输出

**位 7 CC1NP:** 输出反相极性，输出模式时该位必须位 0，输入模式时参看 CC1P。

**位 6 RESERVED:** 保留。

**位 5 CC1P:** 输出极性，须与 CC3NP 共同作用（配置极性最好在模式选择之前，防止内部信号翻转触发未知错误）。

**输出模式：**

- 0: 输出有效极性位高电平
- 1: 输出有效极性位低电平

**输入模式，{CC1NP, CC1P}:**

- 00: 通道输入上升沿有效（捕获、触发、复位、时钟模式），高电平有效（门控、编码模式）
- 01: 通道输入下降沿有效（捕获、触发、复位、时钟模式），低电平有效（门控、编码模式）
- 10: 保留
- 11: 通道输入上升沿和下降沿均有效（捕获、触发、复位、时钟模式），高电平有效（门控、编码模式）

**位 4 CC1E:** 通道使能。

**输入模式：**

- 0: 禁用捕获
- 1: 使能捕获

**输出模式：**

- 0: 禁用输出
- 1: 使能输出

**位 3 CC0NP:** 输出反相极性，输出模式时该位必须位 0，输入模式时参看 CC0P。

**位 2 RESERVED:** 保留。

**位 1 CC0P:** 输出极性，须与 CC0NP 共同作用（配置极性最好在模式选择之前，防止内部信号翻转触发未知错误）。

**输出模式：**

- 0: 输出有效极性位高电平
- 1: 输出有效极性位低电平

**输入模式, {CC0NP, CC0P}:**

- 00: 通道输入上升沿有效（捕获、触发、复位、时钟模式），高电平有效（门控、编码模式）
- 01: 通道输入下降沿有效（捕获、触发、复位、时钟模式），低电平有效（门控、编码模式）
- 10: 保留
- 11: 通道输入上升沿和下降沿均有效（捕获、触发、复位、时钟模式），高电平有效（门控、编码模式）

**位 0 CC0E:** 通道使能。

**输入模式：**

- 0: 禁用捕获
- 1: 使能捕获

**输出模式：**

- 0: 禁用输出
- 1: 使能输出

### 22.17.10 GPTIM\_CNT

偏移量: 0x24

复位值: 0x0000

15-0
CNT
rw-0h

**位 15-0 CNT:** 计数器计数值。

### 22.17.11 GPTIM\_PSC

偏移量: 0x28

复位值: 0x0000

15-0
PSC
rw-0h

**位 15-0 PSC:** 时钟分频值为 PSC+1。

### 22.17.12 GPTIM\_ARR

偏移量: 0x2C

复位值: 0xFFFF

15-0
PSC
rw-FFFFh

**位 15-0 ARR:** 计数器重装载值。

### 22.17.13 GPTIM\_CCR0

偏移量: 0x34

复位值: 0x0000

15-0
CCR0
rw-0h

**位 15-0 CCR0:** 输出模式时，该寄存器保存用户写入的比较值，用于与 CNT 进行比较；输入模式时，该寄存器保存捕获的值，只读。

### 22.17.14 GPTIM\_CCR1

偏移量: 0x38

复位值: 0x0000

15-0
CCR1
rw-0h

**位 15-0 CCR1:** 输出模式时，该寄存器保存用户写入的比较值，用于与 CNT 进行比较；输入模式时，该寄存器保存捕获的值，只读。

### 22.17.15 GPTIM\_CCR2

偏移量: 0x3C

复位值: 0x0000

15-0
CCR2
rw-0h

**位 15-0 CCR2:** 输出模式时，该寄存器保存用户写入的比较值，用于与 CNT 进行比较；输入模式时，该寄存器保存捕获的值，只读。

### 22.17.16 GPTIM\_CCR3

偏移量: 0x40

复位值: 0x0000

15-0
CCR3
rw-0h

**位 15-0 CCR3:** 输出模式时，该寄存器保存用户写入的比较值，用于与 CNT 进行比较；输入模式时，该寄存器保存捕获的值，只读。

### 22.17.17 GPTIM\_DCR

偏移量: 0x48

复位值: 0x0000

15-13	12-8	7-5	4-0
RESERVED	DBL	RESERVED	DBA
r-0h	rw-0h	r-0h	rw-0h

**位 15-13 RESERVED:** 保留。

**位 12-8 DBL:** DMA 连续读写长度。

- 00000: 1 个传输
- 00001: 2 个传输
- 00010: 3 个传输
- 00011: 4 个传输
- 00100: 5 个传输
- 00101: 6 个传输
- 00110: 7 个传输
- 00111: 8 个传输
- 01000: 9 个传输 (未完，接下页)

- 01001: 10 个传输
- 01010: 11 个传输
- 01011: 12 个传输
- 01100: 13 个传输
- 01101: 14 个传输
- 01110: 15 个传输
- 01111: 16 个传输
- 10000: 17 个传输
- 10001: 18 个传输

**位 7-5 RESERVED:** 保留。

**位 4-0 DBA:** DMA 连续读写地址。

- 00000: CR1 寄存器
- 00001: CR2 寄存器
- 00010: SMCR 寄存器
- 00011: DIER 寄存器
- 00100: SR 寄存器
- 00101: EGR 寄存器
- 00110: CCMR1 寄存器
- 00111: CCMR2 寄存器
- 01000: CCER 寄存器
- 01001: CNT 寄存器
- 01010: PSC 寄存器
- 01011: ARR 寄存器
- 01100: 偏移地址为 0X30 的保留寄存器
- 01101: CCR0 寄存器
- 01110: CCR1 寄存器
- 01111: CCR2 寄存器
- 10000: CCR3 寄存器
- 10001: 偏移地址为 0X44 的保留寄存器
- 10010: DCR 寄存器
- 10011: DMAR 寄存器
- 10100: OR 寄存器
- 10101: reserved
- 10110: reserved
- 10111: reserved
- 11000: reserved
- 11001: reserved
- 11010: reserved
- 11011: reserved
- 11100: reserved
- 11101: reserved
- 11110: reserved
- 11111: reserved

### 22.17.18 GPTIM\_DMAR

偏移量: 0x4C

复位值: 0x0000

15-0
DMAR
rw-0h

**位 15-0 DMAR:** 该寄存器保存当前 DMA 操作的寄存器的值，例如当前 DMA 需要操作 TIM\_CR2 寄存器，那么直接操作该地址，便相当于操作 TIM\_CR2 寄存器。具体代表那个寄存器需要参考 DSTEP、DBL 和 DBA 的值。

### 22.17.19 GPTIM\_OR

偏移量: 0x50

复位值: 0x0000

**GPTIMER0** 时此寄存器的结构如下：

15-11	10-7	6-4	3-0
RESERVED	ETR_RMP	TI3_RMP	TI0_RMP
r-0h	rw-0h	rw-0h	rw-0h

**位 15-11 RESERVED:** 保留。

**位 10-7 ETR\_RMP:** ETR 重映射。

- 0000: iom
- 0001: comp0
- 0010: comp1
- 0011: xo32k
- 0100: rco48m
- 0101: adcctrl\_awd0
- 0110: adcctrl\_awd1
- 0111: adcctrl\_awd2
- 1000: uart\_rx[0]
- 1001: uart\_rx[1]
- 1010: uart\_rx[2]
- 1011: uart\_rx[3]
- 1100: uart\_rx[4]
- 1101: reserved
- 1110: reserved
- 1111: reserved

**位 6-4 TI3\_RMP:** 通道 3 重映射。

- 000: iom
- 001: comp0
- 010: comp1
- 011: reserved
- 100: reserved
- 101: reserved
- 110: reserved
- 111: reserved

**位 3-0 TI0\_RMP:** 通道 0 重映射。

- 0000: iom
- 0001: uart\_rx[0]
- 0010: uart\_rx[1]
- 0011: uart\_rx[2]
- 0100: uart\_rx[3]
- 0101: uart\_rx[4]
- 0110: reserved
- 0111: reserved
- 1000: reserved
- 1001: reserved
- 1010: reserved
- 1011: reserved
- 1100: reserved
- 1101: reserved
- 1110: reserved
- 1111: reserved

**GPTIMER1** 时此寄存器的结构如下：

15-2	1-0
RESERVED	TI2_RMP
r-0h	rw-0h

**位 15-2 RESERVED:** 保留。

**位 1-0 TI2\_RMP:** 通道 2 重映射。

- 00: iom
- 01: TIM3\_CH1
- 10: reserved
- 11: reserved

GPTIMER2 时此寄存器的结构如下：

15-10	9-7	6-5	4-0
RESERVED	ETR_RMP	TI1_RMP	TI0_RMP
r-0h	rw-0h	rw-0h	rw-0h

位 15-10 RESERVED：保留。

位 9-7 ETR\_RMP：ETR 重映射。

- 0000: iom
- 0001: comp0
- 0010: comp1
- 0011: xo32k
- 0100: reserved
- 0101: reserved
- 0110: reserved
- 0111: reserved
- 1000: reserved
- 1001: reserved
- 1010: reserved
- 1011: reserved
- 1100: reserved
- 1101: reserved
- 1110: reserved
- 1111: reserved

位 6-5 TI1\_RMP：通道 1 重映射。

- 00: iom
- 01: comp1
- 10: reserved
- 11: reserved

位 4-0 TI0\_RMP：通道 0 重映射。

- 00000: iom
- 00001: xo24m
- 00010: xo32m
- 00011: rco48m
- 00100: xo32k
- 00101: rco32k
- 00110: mco
- 00111: comp0
- 01000: rco3.6m
- 01001: rtc\_alarm1\_happen\_pulse
- 01010: rtc\_alarm0\_happen\_pulse
- 01011: rtc\_cyc\_counter\_pulse
- 01100: reserved (未完，接下页)
- 01101: reserved

- 01110: reserved
- 01111: reserved
- 10000: reserved
- 10001: reserved
- 10010: reserved
- 10011: reserved
- 10100: reserved
- 10101: reserved
- 10110: reserved
- 10111: reserved
- 11000: reserved
- 11001: reserved
- 11010: reserved
- 11011: reserved
- 11100: reserved
- 11101: reserved
- 11110: reserved
- 11111: reserved

**GPTIMER3** 时此寄存器的结构如下：

15-7	6-3	2-0
RESERVED	ETR_RMP	TIO_RMP
r-0h	rw-0h	rw-0h

**位 15-7 RESERVED:** 保留。

**位 6-3 ETR\_RMP:** ETR 重映射。

- 0000: iom
- 0001: comp0
- 0010: comp1
- 0011: xo32k
- 0100: uart\_rx[0]
- 0101: uart\_rx[1]
- 0110: uart\_rx[2]
- 0111: uart\_rx[3]
- 1000: uart\_rx[4]
- 1001: reserved
- 1010: reserved
- 1011: reserved
- 1100: reserved
- 1101: reserved
- 1110: reserved
- 1111: reserved



位 2-0 **TIO\_RMP**: 通道 0 重映射。

- 000: iom
- 001: comp0
- 010: comp1
- 011: uart\_rx[0]
- 100: uart\_rx[1]
- 101: uart\_rx[2]
- 110: uart\_rx[3]
- 111: uart\_rx[4]