

32 位微控制器

HC32L07x_F072 系列注意事项

应用笔记

Rev1.04 2025 年 02 月

适用对象

产品系列	产品型号	产品系列	产品型号
L 系列	HC32L072 HC32L073	F 系列	HC32F072

声 明

- ★ 小华半导体有限公司（以下简称：“XHSC”）保留随时更改、更正、增强、修改小华半导体产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。XHSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- ★ 客户应针对您的应用选择合适的 XHSC 产品，并设计、验证和测试您的应用，以确保您的应用满足相应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。
- ★ XHSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- ★ XHSC 产品的转售，若其条款与此处规定不同，XHSC 对此类产品的任何保修承诺无效。
- ★ 任何带有“®”或“™”标识的图形或字样是 XHSC 的商标。所有其他在 XHSC 产品上显示的产品或服务名称均为其各自所有者的财产。
- ★ 本通知中的信息取代并替换先前版本中的信息。

©2025 小华半导体有限公司 保留所有权利

目 录

适用对象	2
声 明	3
目 录	4
1 摘要	7
2 HC32L07x/ HC32F072 系列的注意事项	8
2.1 系统和时钟注意事项	10
2.1.1 VCAP 引脚不是 VBAT，不能接电源，所接最小电容参考各型号数据手册	10
2.1.2 每个 DVCC 和 AVCC 引脚都需要配置去耦电容，尽量靠近相应引脚	10
2.1.3 BOOT 引脚：上电或复位时为高电平，ISP 编程模式；上电或复位时为低电平，用户模式	10
2.1.4 NRESET 脚内部有弱上拉，但从系统可靠性角度仍建议外接复位电路	10
2.1.5 SWD 接口失效的原因	10
2.1.6 MCU 自带的 ISP 模式使用的 UART 引脚是固定的	11
2.1.7 I/O 端口电压不能大于 Vcc	11
2.1.8 芯片加密	11
2.1.9 外接晶振电路	11
2.1.10 XTH 如选用无源晶振	12
2.1.11 XTH 的配置	12
2.1.12 XTL 的配置	12
2.1.13 使用内部 RCH 时的频率切换需要按照手册描述的步骤	12
2.1.14 外部输入时钟使用注意事项	13
2.2 复位控制器	13
2.2.1 复位标识上电后需初始化	13
2.2.2 复位模块对应控制位需要先写 0 再写 1	13
2.3 Flash	13
2.3.1 内部 Flash 擦、写函数所在的地址	13
2.3.2 Flash 取指等待周期	13
2.3.3 Flash 的擦、写操作时间参数配置	13
2.4 超低功耗	14
2.4.1 进入超低功耗前 ADC 的处理	14
2.4.2 进入超低功耗前 I/O 的处理	14
2.4.3 进入超低功耗后的再调试和再烧录	14
2.4.4 XTH 作为系统时钟，需进入 DeepSleep 模式	14

2.4.5	PLL 作为系统时钟，需进入 DeepSleep 模式	15
2.5	ADC	15
2.5.1	模拟电源脚的处理	15
2.5.2	工作电压与采样率	15
2.5.3	被采样信号的阻抗大或者信号弱，需要降低采样率，或者使能内部 buf	15
2.5.4	使用 ADC 前需要先使能 BGR	15
2.5.5	ADC 信号的电压不能超过 ADC 参考电压	16
2.5.6	提高 ADC 采样精度的有效方法	16
2.5.7	ADC 1Msps 采样率使用注意事项	16
2.6	LCD	16
2.6.1	对驱动能力或功耗要求较高的屏，需要选择外部电阻或电容模式	16
2.6.2	L073-LQFP100 封装的 LCD 的 COM2/COM3 需要重映射到 PF6 和 PA15	16
2.6.3	因 BOOT 脚限制，无法使用所有 SEG	17
2.7	BGR	17
2.7.1	BGR 的相关模块	17
2.8	I2C	17
2.8.1	I2C 1M 速率下，THD.STA 和 TSU.STO 的时间不符合标准协议，其它速率时间冗余较小	17
2.9	SPI	17
2.9.1	SPI_CR2 寄存器的 bit0 和 bit1 不能写 0	17
2.10	LVD	17
2.10.1	LVD 的输入接在 LVD 比较器的负相，参考电压接在 LVD 比较器的正相	17
2.11	WDT	17
2.11.1	WDT 开启后的停止问题	17
2.11.2	WDT 时钟使用专用 10K 时钟，建议在 WDT 计数器计数值到达溢出值的一半之前对 WDT 进行清零	18
2.12	GPIO	18
2.12.1	SWD 引脚复用为 GPIO	18
2.12.2	GPIO 与外界接口直连，如存在带电插拔，需要加保护电路	18
2.12.3	IO 作为 GPI 功能的时候，没有输入滤波	18
2.12.4	IO 内部上下拉电阻	18
2.12.5	BOOT 脚对应的 GPIO 编号	19
2.13	DMA	19
2.13.1	带有 DMA 功能的 MCU，如要通过 DMA 将数据从 GPIO 输出，需要将 GPIO 的总线设置为 AHB 总线(GPIO_CTRL2.ahb_sel)	19
2.14	VC	19
2.14.1	仅 VC0 和 VC1 支持电阻分压功能	19
2.14.2	内部的滤波时间使用注意事项	19
2.15	OPA	19

2.15.1	OPA 没有校零功能	19
2.16	USB.....	20
2.16.1	USB_DP 和 USB_DM 不能复用为 IO 功能	20
2.17	定时器.....	20
2.17.1	通用定时器 M23CR 寄存器使用注意.....	20
2.18	RTC	20
2.18.1	通过设置 RTC_CR1.WAIT 的方式读写 RTC 计数寄存器的注意事项.....	20
版本修订记录		21

1 摘要

本文档主要介绍 HC32L07x/ HC32F072 系列芯片的使用注意事项和变通措施。

2 HC32L07x/ HC32F072 系列的注意事项

表 2-1 注意事项统计

注意事项	具体注意事项内容
2.1 系统和时钟注意事项	2.1.1 VCAP 引脚不是 VBAT，不能接电源，所接最小电容参考各型号数据手册
	2.1.2 每个 DVCC 和 AVCC 引脚都需要配置去耦电容，尽量靠近相应引脚
	2.1.3 BOOT 引脚：上电或复位时为高电平，ISP 编程模式；上电或复位时为低电平，用户模式
	2.1.4 NRESET 脚内部有弱上拉，但从系统可靠性角度仍建议外接复位电路
	2.1.5 SWD 接口失效的原因
	2.1.6 MCU 自带的 ISP 模式使用的 UART 引脚是固定的
	2.1.7 I/O 端口电压不能大于 Vcc
	2.1.8 芯片加密
	2.1.9 外接晶振电路
	2.1.10 XTH 如选用无源晶振
	2.1.11 XTH 的配置
	2.1.12 XTL 的配置
	2.1.13 使用内部 RCH 时的频率切换需要按照手册描述的步骤
	2.1.14 外部输入时钟使用注意事项
2.2 复位控制器	2.2.1 复位标识上电后需初始化
	2.2.2 复位模块对应控制位需要先写 0 再写 1
2.3 Flash	2.3.1 内部 Flash 擦、写函数所在的地址
	2.3.2 Flash 取指等待周期
	2.3.3 Flash 的擦、写操作时间参数配置
2.4 超低功耗	2.4.1 进入超低功耗前 ADC 的处理
	2.4.2 进入超低功耗前 I/O 的处理
	2.4.3 进入超低功耗后的再调试和再烧录
	2.4.4 XTH 作为系统时钟，需进入 DeepSleep 模式
	2.4.5 PLL 作为系统时钟，需进入 DeepSleep 模式
2.5 ADC	2.5.1 模拟电源脚的处理
	2.5.2 工作电压与采样率
	2.5.3 被采样信号的阻抗大或者信号弱，需要降低采样率，或者使能内部 buf
	2.5.4 使用 ADC 前需要先使能 BGR
	2.5.5 ADC 信号的电压不能超过 ADC 参考电压
	2.5.6 提高 ADC 采样精度的有效方法
	2.5.7 ADC 1Msps 采样率使用注意事项
2.6 LCD	2.6.1 对驱动能力或功耗要求较高的屏，需要选择外部电阻或电容模式
	2.6.2 L073-LQFP100 封装的 LCD 的 COM2/COM3 需要重映射到 PF6 和 PA15
	2.6.3 因 BOOT 脚限制，无法使用所有 SEG

注意事项	具体注意事项内容
2.7 BGR	2.7.1 BGR 的相关模块
2.8 I2C	2.8.1 I2C 1M 速率下，THD.STA 和 TSU.STO 的时间不符合标准协议，其它速率时间冗余较小
2.9 SPI	2.9.1 SPI_CR2 寄存器的 bit0 和 bit1 不能写 0
2.10 LVD	2.10.1 LVD 的输入接在 LVD 比较器的负相，参考电压接在 LVD 比较器的正相
2.11 WDT	2.11.1 WDT 开启后的停止问题
	2.11.2 WDT 时钟使用专用 10K 时钟，建议在 WDT 计数器计数值到达溢出值的一半之前对 WDT 进行清零
2.12 GPIO	2.12.1 SWD 引脚复用为 GPIO
	2.12.2 GPIO 与外界接口直连，如存在带电插拔，需要加保护电路
	2.12.3 IO 作为 GPI 功能的时候，没有输入滤波
	2.12.4 IO 内部上下拉电阻
	2.12.5 BOOT 脚对应的 GPIO 编号
2.13 DMA	2.13.1 带有 DMA 功能的 MCU，如要通过 DMA 将数据从 GPIO 输出，需要将 GPIO 的总线设置为 AHB 总线(GPIO_CTRL2.ahb_sel)
2.14 VC	2.14.1 仅 VC0 和 VC1 支持电阻分压功能
	2.14.2 内部的滤波时间使用注意事项
2.15 OPA	2.15.1 OPA 没有校零功能
2.16 USB	2.16.1 USB_DP 和 USB_DM 不能复用为 IO 功能
2.17 定时器	2.17.1 通用定时器 M23CR 寄存器使用注意
2.18 RTC	2.18.1 通过设置 RTC_CR1.WAIT 的方式读写 RTC 计数寄存器的注意事项

2.1 系统和时钟注意事项

2.1.1 VCAP 引脚不是 VBAT，不能接电源，所接最小电容参考各型号数据手册

■ 应用注意

- a. VCAP 为内核电压滤波引脚，必须通过电容接地，不能用作其他功能或悬空。

注意：各系列的最小允许电容请参考各个系列的数据手册。

- b. 电容尽量靠近 VCAP 引脚。

2.1.2 每个 DVCC 和 AVCC 引脚都需要配置去耦电容，尽量靠近相应引脚

■ 应用注意

每个 DVCC 和 AVCC 引脚都需要配置去耦电容，尽量靠近相应电源管脚。具体容值可以针对板子的实际情况确定。

2.1.3 BOOT 引脚：上电或复位时为高电平，ISP 编程模式；上电或复位时为低电平，用户模式

■ 应用注意

- a. 作为用户模式时，在上电或者复位时候 BOOT 脚必须为低电平输入。MCU 上电或者复位时检测 BOOT 脚状态，输入低电平时直接进入用户主程序，输入高电平时进入引导程序（用于 ISP 模式 (UART)烧录）。

注意：上电或者复位时 BOOT 脚如不是低电平，不能进入用户主程序。

- b. 不建议 BOOT 脚用于其他功能。
- c. 如果要将 BOOT 脚作为 GPIO 使用，注意上电或者复位时候，BOOT 的外围电路能让该引脚保持下拉状态。

2.1.4 NRESET 脚内部有弱上拉，但从系统可靠性角度仍建议外接复位电路

■ 应用注意

在 MCU 内部，NRESET 有弱上拉，但从系统可靠性角度考虑，仍建议参照数据手册推荐电路外接复位电路。

2.1.5 SWD 接口失效的原因

■ 原因描述

- a. 用户主程序一上电就进入深度休眠模式。
- b. 烧录用户程序并且加密，烧录完成并且再次上电或复位后，SWD 就无法连接。
- c. 芯片因错误程序导致不能再次使用 SWD 连接和下载。

d. 复位后立即将 SWD 接口改为 GPIO 接口，导致仿真器或烧录器连接不上。

■ 恢复方法

- a. 使用在线编程工具，使用片擦除方式将 MCU 上的用户程序擦除。
- b. 使用离线编程工具，配置一个正常样例，选择片擦除且不加密，然后下载一次程序。
- c. 针对上述 a、c、d 三种情况，在调试程序阶段：可以在 main 开头加 1s 以上的延时时间，以便在下次上电或者复位后可以再次通过 SWD 接口烧录程序；或者在 main 开头通过检测某个 IO 输入的外部电平，判断是否继续执行后续程序。

2.1.6 MCU 自带的 ISP 模式使用的 UART 引脚是固定的

■ 应用注意

- a. 该系列 ISP 引脚和 SWD 引脚复用。

具体可以参考在线编程器或者离线编程器的用户手册。

2.1.7 I/O 端口电压不能大于 Vcc

■ 应用注意

- a. 所有 I/O 电压不能大于 VCC。

注：工程师调试时喜欢用 PC+USB-UART+串口调试助手来查看 UART 送出的数据。这时如果 UART 电平大于 MCU 电源电压 VCC，会有问题。

- b. 当 I/O 先于 Vcc 上电，或者 I/O 引脚上有电而 Vcc 不供电的时候，从这个 I/O 引脚灌入的电压，也可能导致 MCU 运行，但可能运行不正常。如果不能避免这样的情况，建议在这个 I/O 串联合适的电阻，限制灌入 MCU 的电压和电流，避免 MCU 在此等情况下运行。

2.1.8 芯片加密

■ 应用注意

- a. 芯片加密之后不能仿真和下载，需要通过 ISP 接口，利用在线或者离线编程器执行片擦除操作之后，方可恢复仿真和下载。
- b. 该系列的加解密有次数限制，加解密 64 次循环之后，芯片无法再加解密了。

2.1.9 外接晶振电路

■ 应用注意

- a. 外部晶振单元和匹配电容应尽可能靠近芯片端。
- b. 外部晶振信号线走线应尽量短。走线宽度不要太细，最细也不要低于芯片 pin 的宽度。
- c. 在晶振局部电路相邻层 layer，应该有一个完整的覆地。

- d. 应该在外部晶振周边用地线做保护隔离环 (guard ring)，地环线需要充分接地 (多过地孔)，减少外部晶振信号与其他信号之间的相互窜扰。
- e. 晶振电路要注意局部信号干净，力避外部干扰。在晶振电路附近或相邻 layer 层尽量不要走线，尤其不允许走高速线、电源线、时钟线等。
- f. 在条件恶劣的应用环境下，如潮湿的环境下，为了减少漏电导致的起振问题，需要在外部晶振区域的 PCB 板上增加涂层，如三防漆。

2.1.10 XTH 如选用无源晶振

XTH 如果选用无源晶振，建议选择低 ESR 的 16MHz~32MHz 晶体。

2.1.11 XTH 的配置

- 应用注意
 - a. 在程序中应将 XTHI/XTHO 管脚设为模拟功能。
 - b. 程序中检测到 XTH stable 标志置起后，至少需要等待 10ms 方可使用 XTH 时钟作为系统时钟或者 PLL 时钟源。
 - c. 外部晶振要搭配合适的匹配电容，选用合适的驱动能力，必要时可以在 XTH_OUT 脚串联限流电阻。

2.1.12 XTL 的配置

- 应用注意
 - a. 在程序中应将 XTLO/XTLO 管脚设为模拟功能。
 - b. 在功耗许可下，XTL 应选用高驱动能力，但驱动能力越高，功耗越大。

2.1.13 使用内部 RCH 时的频率切换需要按照手册描述的步骤

- 应用注意

方案一：切换 RCH 时必须遵循先调整 HCLK 分频，再逐级调高，或者逐渐降低，然后再调整 HCLK 分频的过程，不能一步到位。

方案二：先切到 RCL 做系统时钟再改 RCH 频率，然后切换回 RCH 为系统时钟。

否则可能会影响用户程序运行。

细节请查阅各系列的参考手册的系统控制器章节和相关应用笔记。

2.1.14 外部输入时钟使用注意事项

- 应用注意

- a. 当使用 XTH 外部输入（从 XTHI 输入）时，需设置 XTHI 管脚为数字输入且 SYSCTRL0.XTHEN 为 1，同时 XTHO 管脚禁止作为 GPIO 使用，需配置为模拟状态；

当使用 XTL 外部输入（从 XTLI 输入）时，需设置 XTLI 管脚为数字输入且 SYSCTRL0.XTLEN 为 1，同时 XTLO 管脚禁止作为 GPIO 使用，需要配置为模拟状态。

2.2 复位控制器

2.2.1 复位标识上电后需初始化

- 应用注意

复位标识寄存器除 POR5V 和 POR15V 以外的 bit 位在上电后状态不定，需要软件初始化及清除。

2.2.2 复位模块对应控制位需要先写 0 再写 1

- 应用注意

使用外围模块复位控制寄存器去复位某个外围模块，需要将对应的 bit 控制位先写 0 再写 1。

2.3 Flash

2.3.1 内部 Flash 擦、写函数所在的地址

- 应用注意

Flash 擦除和写入函数，需要在 Flash 地址的 0~32K 之内，不能超出，或者运行于 ram 内，否则执行擦、写操作的时候会出错。

详情参考应用笔记：FLASH 操作说明。

2.3.2 Flash 取指等待周期

- 应用注意

HCLK ≤ 24MHz 时： FLASH_CR.WAIT=0

24MHz < HCLK ≤ 48MHz 时： FLASH_CR.WAIT=1

2.3.3 Flash 的擦、写操作时间参数配置

- 应用注意

FLASH 擦写相关的时间参数寄存器的配置与 HCLK 强相关，应符合参考手册要求。

2.4 超低功耗

2.4.1 进入超低功耗前 ADC 的处理

■ 应用注意

进入超低功耗前，需要先关闭 BGR，再关闭 ADC_EN，然后关闭 ADC 的外设时钟，才能进一步减小超低功耗状态时候的功耗。

2.4.2 进入超低功耗前 I/O 的处理

■ 应用注意

- a. 对于非最大 PIN 封装的芯片，参考最大封装，把未封装出的管脚也设置为数字的固定电平（如上拉或者下拉输入），确保不漏电。例如：L136 的 48pin 同理也要按照 64pin，参照如上设置未封装出的管脚。
- b. 未使用的悬空的引脚也要做如上处理。
- c. 已经连接外部电路的 ADC 等模拟信号引脚，待机时候不需额外处理。
- d. 输出引脚，针对外部电路，待机时候避免产生拉电流或灌电流。
- e. 如果要降低待机功耗，也可以参考上述处理。
- f. L07x/ F07x 如果未使用 USB 模块，可将 USB 相关引脚接地，可得到更低的功耗。

2.4.3 进入超低功耗后的再调试和再烧录

■ 应用注意

进入超低功耗以后，SWD 接口会无效，需要重新唤醒或者复位后，再进入超低功耗模式之前烧录代码或者擦写原先的代码。

因此建议处于调试阶段的时候，在进入 DeepSleep 之前，可以使用一定长度的延时或者 while 查询等待有效电平等方法，延缓再次进入 DeepSleep 的时间，以求可以再次烧录。或者使用在线或者离线编程器的串口模式将原先程序替换或擦除。

2.4.4 XTH 作为系统时钟，需进入 DeepSleep 模式

■ 应用注意

当外部高速（无源）时钟 XTH 作为系统时钟，进入 DeepSleep 模式前，需要设置唤醒后使用内部高速时钟功能（如 SYSCTRL_CRx 寄存器的 WAKEUPBYRCH 或 WAKEUPCLK 控制位），唤醒后系统运行在内部高速时钟下，然后按参考手册要求的步骤使能和切换 XTH。

2.4.5 PLL 作为系统时钟，需进入 DeepSleep 模式

■ 应用注意

当 PLL 作为系统时钟，进入 DeepSleep 模式前，需要先将系统时钟切换为内部高速时钟（如 RCH），并且关闭 BGR。唤醒后系统运行在内部高速时钟下，然后需要使用软件将系统时钟切换到 PLL 时钟。

2.5 ADC

2.5.1 模拟电源脚的处理

■ 应用注意

- a. AVCC/DVCC/AVSS/DVSS 建议进行分离以提高 ADC 精度。
- b. AVCC 需要与 DVCC 电压相同。
- c. 当使用内部参考电压时，AVCC 要大于内部参考电压+0.3V。
- d. 外接参考电压 REF 不得大于 AVCC。

2.5.2 工作电压与采样率

■ 应用注意

ADC 的采样率对工作电压有要求，具体可以查阅参考手册的 ADC 章节-->

2.5.5 ADC 信号的电压不能超过 ADC 参考电压

■ 应用注意

ADC 引脚的输入电压不能超过 ADC 参考电压。

2.5.6 提高 ADC 采样精度的有效方法

■ 应用注意

- a. 如外部能提供精度更高的参考电压，则建议使用外部参考电压；
- b. 减小采样信号阻抗；
- c. 对于变化小的信号，满足采样时间的情况下，尽量减小采样速率；
- d. 在信号阻抗合适或者强度足够的时候，避免使用内部跟随器 BUF；
- e. 在 ADC 采样时刻尽可能关闭不使用的数字电路；
- f. 同组 I/O 或者具有 ADC 功能的 I/O 尽量不复用为高频输出或者输入信号引脚。

2.5.7 ADC 1Msps 采样率使用注意事项

■ 应用注意

当 ADC 使用 1 Msps 采样率的时候，需要综合考量被采样信号的驱动能力、外部输入阻抗等因素，可以参考数据手册的相关描述。

当被采样信号驱动能力较弱、外部输入阻抗较大而采样率过高，导致在扫描采样前后压差大的通道的时候某些通道上有电压尖峰、或者在单次或扫描采样的时候 ADC 采样值不准确，此时需要考虑降低采样率、增强被采样信号的驱动能力或降低输入阻抗等措施。

2.6 LCD

2.6.1 对驱动能力或功耗要求较高的屏，需要选择外部电阻或电容模式

■ 应用注意

- a. 对驱动能力要求较高的 LCD 应用，或者使用 8COM 显示效果较差的应用，推荐使用外部电阻模式，该模式可以提供较强的驱动能力。
- b. 对于功耗要求较高的 LCD 应用，可以考虑外部电容模式。

2.6.2 L073-LQFP100 封装的 LCD 的 COM2/COM3 需要重映射到 PF6 和 PA15

■ 应用注意

HC32L073PATA-LQFP100 封装的 COM2/COM3 与其他系列 MCU 的引脚不同，配置上稍有差异，需要重映射到 PF6 和 PA15。

2.6.3 因 BOOT 脚限制，无法使用所有 SEG

- 应用注意

BOOT 脚的 I/O 为 SEG30 功能，在其他 SEG 脚足够的情况下，建议不使用 BOOT 脚作为 SEG 功能。

2.7 BGR

2.7.1 BGR 的相关模块

- 应用注意

- a. 使用 ADC/ OPA/ PLL、VC 较大功耗模式时均需要先打开 BGR 模块，打开 BGR 后需要一段稳定时间，具体时间请查阅参考或数据手册。

2.8 I2C

2.8.1 I2C 1M 速率下，THD.STA 和 TSU.STO 的时间不符合标准协议，其它速率时间冗余较小

- 应用注意

高速（1M 速率）下，THD.STA 和 TSU.STO 的时间不符合标准协议，其它速率下的时间冗余也较小，具体查看各型号数据手册。

2.9 SPI

2.9.1 SPI_CR2 寄存器的 bit0 和 bit1 不能写 0

- 应用注意

请查阅参考手册，SPI_CR2 的 bit0 和 bit1 不能写 0，需保持为 1。

2.10 LVD

2.10.1 LVD 的输入接在 LVD 比较器的负相，参考电压接在 LVD 比较器的正相

- 应用注意

LVD 的输入接在 LVD 比较器的负相，参考电压接在 LVD 比较器的正相。因此参考手册描述的上升沿触发是被监测电压从高于阈值电压变为低于阈值电压的时候。

2.11 WDT

2.11.1 WDT 开启后的停止问题

- 应用注意

列表所述型号 MCU 的 WDT 启动之后不能停止，所以进入超低功耗状态后，需要定期唤醒喂狗。

2.11.2 WDT 时钟使用专用 10K 时钟，建议在 WDT 计数器计数值到达溢出值的一半之前对 WDT 进行清零

■ 应用注意

列表所述型号 MCU 的 WDT 使用专用 10K 时钟，使用时候建议在 WDT 计数器的计数值到达溢出值的一半之前对 WDT 进行清零。

2.12 GPIO

2.12.1 SWD 引脚复用为 GPIO

■ 应用注意

- SWD 引脚上电或者复位后即默认时 SWD 功能，如果要改为 GPIO 功能，需要在系统控制器 SYSCTRL.CR1 内设置切换，注意切换前要先操作写保护寄存器。各型号驱动库里有提供操作的接口函数。
- 一旦改为 GPIO 后，SWD 功能就无法使用，所以处于代码开发阶段，切换前最好添加软件延时，不要在上电或者复位之后立即更改，不然下一次 SWD 模式烧录或者仿真会遇到无法下载代码的问题。
- 将 SWD 改为 I/O，并不能将芯片加密，不能防止他人将芯片上的代码读取出来。要实现真正的芯片加密，需要在配置离线编程器或者使用在线编程工具烧录的时候，选择【芯片加密】功能。

2.12.2 GPIO 与外界接口直连，如存在带电插拔，需要加保护电路

■ 应用注意

如果 MCU 的 I/O 作为外界接口的引脚，该引脚直接与接口相连，存在带电插拔的可能，如 UART，需要在接口与 MCU 之间加上保护电路，以免损坏 MCU。

2.12.3 IO 作为 GPI 功能的时候，没有输入滤波

■ 应用注意

- 所述系列 MCU 的引脚在作为 GPIO 数字输入功能的时候，不含输入硬件滤波功能，用户使用的时候，需要视情况，考虑是否在 MCU 外配置硬件输入滤波电路。
- 当 I/O 复用为其他 IP 功能引脚的时候，是否有滤波，请查阅各系列型号的参考手册。

2.12.4 IO 内部上下拉电阻

内部上下拉电阻为 MOS 电阻，在 3.3V 和 5V 供电情况下，阻值存在差异，用户如需要精准的上下拉，或者阻值较小的上下拉时，需要考虑在芯片外加上拉或下拉电阻。

2.12.5 BOOT 脚对应的 GPIO 编号

- 应用注意

- 该系列 MCU 的 BOOT 脚对应的 GPIO 引脚编号是 PF11。
- 不建议 BOOT 脚用于其他功能。如果用作其他功能，注意上电或者复位时候，BOOT 的外围电路能让该引脚保持下拉状态。
- 在处理进入超低功耗前的悬空的 IO 状态时候，注意 BOOT 脚的处理方式，BOOT 脚在外部已经接电阻下拉到地了。

2.13 DMA

2.13.1 带有 DMA 功能的 MCU，如要通过 DMA 将数据从 GPIO 输出，需要将 GPIO 的总线设置为 AHB 总线(GPIO_CTRL2.ahb_sel)

- 应用注意

GPIO 输入/输出值寄存器有两种总线控制模式:FAST IO 和 AHB 模式。如要通过 DMA 将数据从 GPIO 输出，需要将 GPIO 的总线设置为 AHB 总线(GPIO_CTRL2.ahb_sel)。

2.14 VC

2.14.1 仅 VC0 和 VC1 支持电阻分压功能

- 应用注意

该系列 MCU 带有 2 路以上 VC 比较器，但只有 VC0 和 VC1 支持电阻分压作为负端输入功能。

2.14.2 内部的滤波时间使用注意事项

- 应用注意

该系列 MCU 的 VC 内部的滤波功能，使用的计数时钟为 RC150 K 时钟，该时钟的精度不高，因此寄存器所设定的滤波时间可能存在较大的偏差，设计使用的时候需考量。必要时，输入信号可以搭配外部滤波电路。

2.15 OPA

2.15.1 OPA 没有校零功能

- 应用注意

该系列带有 OPA 功能的 MCU，其 OPA 没有校零功能。

2.16 USB

2.16.1 USB_DP 和 USB_DM 不能复用为 IO 功能

■ 应用注意

该系列 MCU 带有 USB 功能，其 USB 引脚作为专用引脚，不能复用为 GPIO。

2.17 定时器

2.17.1 通用定时器 M23CR 寄存器使用注意

■ 应用注意

通用定时器 TIM0/1/2/3 的 M23CR 寄存器中的 DIR 位只有锯齿波模式下可以写，其它模式下只读、禁止写。

注意：ARM 处理器采用“Load-Store 体系结构”，因此对寄存器任一位的写操作都会在 CPU 执行写入指令时最终表现为对寄存器所有位的写操作。

使用时需遵循以下原则中的一条：

- 1) M23CR 寄存器只在初始化的时候配置，其他时间不要进行写操作。
- 2) 非锯齿波模式下，在定时器使能后，如有对本寄存器除 DIR 外的其它位进行写操作，必须避开计数上溢出点和下溢出点。

2.18 RTC

2.18.1 通过设置 RTC_CR1.WAIT 的方式读写 RTC 计数寄存器的注意事项

仅适用于 L07x 系列：

■ 应用注意

当使用设置 RTC_CR1.WAIT 的方式读写 RTC 计数寄存器时，必须避开闹钟中断和周期中断的发生时刻点，建议在 RTC 中断函数中操作并避免被其它高优先级中断打断。

注意：ARM 处理器采用“Load-Store 体系结构”，因此对寄存器任一位的写操作都会在 CPU 执行写入指令时最终表现为对寄存器所有位的写操作。

版本修订记录

版本号	修订日期	修订内容
Rev1.00	2023/04/28	初版发布。
Rev1.01	2023/05/25	1) 新增“定时器”章节。 2) “I2C”章节“THO.STA”修改为“THD.STA”。
Rev1.02	2024/04/19	1) “系统和时钟注意事项”章节:新增外部输入时钟使用注意事项内容。 2) “ADC”章节:新增 ADC 1 Msps 采样率使用注意事项内容。 3) “BGR”章节:修改 BGR 的相关模块注意事项描述。 4) “GPIO”章节:删除“外部晶振不使用的時候,引脚可以作为 GPIO”注意事项内容。 5) “VC”章节:新增 VC 内部的滤波时间使用注意事项内容。 6) 新增“RTC”章节 RTC_CR1.WAIT 注意事项内容。
Rev1.03	2024/09/02	1) 系统和时钟章节:修改 XTH 如选用无源晶振建议频率范围。 2) 超低功耗章节:新增 XTH 作为系统时钟,需进入 DeepSleep 模式; 新增 PLL 作为系统时钟,需进入 DeepSleep 模式。
Rev1.04	2025/02/20	“系统和时钟注意事项”章节,修改“外部输入时钟使用注意事项”描述。