



SERVIÇO PÚBLICO FEDERAL · MINISTÉRIO DA EDUCAÇÃO
UNIVERSIDADE FEDERAL DE VIÇOSA · UFV
CAMPUS FLORESTAL

Trabalho prático 2 - ISL

Circuitos sequenciais

Bruno Vicentini Ribeiro - 5907

Vitor Mathias Andrade - 5901

Florestal - MG

2025

Sumário

1. Introdução.....	3
2. Organização.....	3
3. Desenvolvimento.....	3
4. Resultados.....	7
5. Conclusão.....	7
6. Referências.....	8

1. Introdução

Este trabalho tem como objetivo aplicar os conhecimentos adquiridos ao longo das aulas de Introdução aos Sistemas Lógicos (ISL) por meio do desenvolvimento de uma máquina lógica, a qual será responsável por controlar os movimentos dos robôs em um campeonato de corrida em pista numérica, personalizada com uma sequência total de algarismos de 0 a 9.

Sua principal função é monitorar o trajeto percorrido, identificar falhas e validar se o robô completa o percurso conforme as condições estabelecidas.

2. Organização

A pista é composta por seis algarismos, dispostos da seguinte forma: (5, 9, 0, 0, 7, 1) (um algarismo 5, um algarismo 9, dois algarismos 0, um algarismo 7 e um algarismo 1). Para verificar a trajetória dos robôs, uma Máquina de Estados Finitos classifica as condições em três categorias:

- Sucesso total (S): sem erros;
- Sucesso parcial (P): até um erro;
- Falha (F): dois ou mais erros.

Em situações de falha, um display de 7 segmentos exibirá a letra F; para sucesso total, exibirá S; e para sucesso parcial, P.

3. Desenvolvimento

Para o desenvolvimento da máquina lógica e para garantir seu correto funcionamento, foram utilizadas três ferramentas de programação: JFlap, Verilog e FPGA.

- Diagrama de transição de estados no JFlap:

Para monitorar as movimentações do robô, foi criado um diagrama de transição de estados, representando a sequência de estados, os eventos que provocam a transição entre eles e as ações resultantes de cada mudança.




Figura 1: Diagrama de transição de estados no JFlap.

Estrutura do diagrama de transição de estados:

- Estado inicial (q0): o ponto de partida é onde o robô inicia o processamento da sequência. Ao ler corretamente o primeiro número (5), ele transita para q1. Se houver erro na leitura, o sistema transitará para o q7;
- Estados intermediários (q1, q2, q3, q4, q5, q7, q8, q9, q10, q11 e q12):
 - Leitura correta: transita para o próximo estado;
 - Leitura incorreta: conforme o número de erros acumulados, o sistema pode desviar para um caminho que levará ao estado de falha (F) ou sucesso parcial (P).
- Estados finais:
 - Sucesso total (S, estado q6): o robô completa a trajetória sem erros;
 - Sucesso parcial (P, estado q13): o robô comete até um erro durante a sequência, mas consegue finalizar o percurso;
 - Falha (F, estado q14): o robô comete dois erros, o que leva o sistema a classificar a trajetória como uma falha.

Nesse contexto, o valor 1 indica que o número informado está correto, pertencendo à sequência definida e seguindo a ordem estabelecida. Já o valor 0 sinaliza que o número informado está incorreto, mesmo que eventualmente possa fazer parte da sequência, pois não segue a ordem correta prevista pela transição de estados. Além disso, os rótulos "RESET" indicam a opção de reiniciar o sistema.

- Implementação de máquina de estados finitos em Verilog:

Utilizando o Verilog HDL, foi criada uma máquina de estados finitos que lê as entradas e, com base nelas, desloca-se para o próximo estado. Se os valores inseridos forem corretos, o estado final será de sucesso total; se houver um erro durante a sequência, o estado final será de sucesso parcial; e, se houver dois erros, o estado final será de falha. As entradas válidas são apenas entre o intervalo de 0 a 9.

```

1  module PistaRobos (
2      input clk,
3      input insere,
4      input reset,
5      input [3:0] numero,
6      output reg led_erro,
7      output reg [3:0] EstadoDisplay,
8      output reg C1, C2, C3, C4, C5, C6, C7
9  );
10 //declaracao das entradas OK
11
12     parameter S0 = 4'b0000,
13                S1 = 4'b0001,
14                S2 = 4'b0010,
15                S3 = 4'b0011,
16                S4 = 4'b0100,
17                S5 = 4'b0101,
18                S6 = 4'b1111,
19                SP = 4'b0110, // Sucesso Parcial
20                F = 4'b0111; // Falha
21
22 // definicao dos estados OK
23
24
25
26     reg [3:0] TP;
27     reg [3:0] EstadoAtual, proxEstado;
28     reg [3:0] pista [0:5]; // Pista com os números
29     integer posic;
30     integer parcial;
31 //variaveis internas OK
32
33 //Inicialização
34     initial begin
35         pista[0] = 4'b0101;
36         pista[1] = 4'b1001;
37         pista[2] = 4'b0000;
38         pista[3] = 4'b0000;
39         pista[4] = 4'b0111;
40         pista[5] = 4'b0001;
41         EstadoAtual = S0;
42         posic = 0;
43         led_erro = 0;
44         TP = S0;
45         parcial = 0;
46         EstadoDisplay = S0;
47     end
48

```

Figura 2: Implementação da máquina de estados finitos em Verilog.

- Implementação do módulo de simulação:
Utilizando o Verilog HDL, foi criado um módulo de simulação para gerar ondas.

```

PistaRobos_tb.v
1  `include "Robo.v"
2  `timescale 1ns/1ps
3
4  module PistaRobos_tb;
5
6
7      reg clk;
8      reg reset;
9      reg insere;
10     reg [3:0] numero;
11
12     wire led_erro;
13     wire [3:0] display_estado;
14     wire C1, C2, C3, C4, C5, C6, C7;
15
16
17     PistaRobos uut (
18         .clk(clk),
19         .reset(reset),
20         .insere(insere),
21         .numero(numero),
22         .led_erro(led_erro),
23         .display_estado(display_estado),
24         .C1(C1), .C2(C2), .C3(C3), .C4(C4), .C5(C5), .C6(C6), .C7(C7)
25     );
26
27
28     always #5 clk = ~clk;
29
30     initial begin
31
32         clk = 0;
33         reset = 0;
34         insere = 0;
35         numero = 4'b0000;

```

Figura 3: Implementação do módulo de simulação.

- Simulação de formas de ondas:

O GtkWave foi utilizado para visualizar a simulação de ondas por meio do arquivo .vcd. Essa simulação foi de grande importância, pois permitiu a detecção prévia de erros no código em estudo antes de sua implementação no FPGA, garantindo maior eficiência e confiabilidade no desenvolvimento do projeto.




Figura 4: Simulação de formas de ondas.

- Implementação no FPGA DE2-115:

Após a implementação do código em Verilog e a realização dos testes, foi realizada a implementação no FPGA DE2-115. O vídeo com a demonstração do funcionamento se encontra na aba de resultados.

4. Resultados

Os resultados deste trabalho podem ser visualizados no link a seguir: <https://youtu.be/e9RW1VqFJ8Y?si=JB0fV30pBZE3ZDN1>.

Durante os testes no FPGA, observou-se que o sistema funcionou conforme o esperado. A seguir, são detalhados os principais resultados:

- Será exibido no display de sete segmentos a entrada inserida pelo usuário;
- Caso a sequência correta seja digitada, ao final da inserção do último número será exibido no display a letra “S”, indicando sucesso total; caso tenha um erro na sequência, após a inserção do último número da sequência será exibido no display a letra “P”, indicando sucesso parcial. Caso tenham ocorrido dois erros ao inserir a sequência, será exibido a letra “F”, indicando falha.

5. Conclusão

Em conclusão, a prática deste trabalho permitiu consolidar os conhecimentos adquiridos ao longo das aulas, utilizando JFlap, Verilog e GTKWave para realizar a modelagem e os testes do código antes da implementação no FPGA. Esse conjunto de ferramentas se mostrou eficiente ao transformar ideias em implementações reais, reforçando a importância de sua aplicação no desenvolvimento de sistemas digitais.

Além disso, a implementação da máquina lógica para monitorar o trajeto percorrido pelos robôs em uma pista numérica demonstrou uma aplicação direta de conceitos como a máquina de estados finitos. Durante o processo, foi possível identificar previamente os erros e corrigi-los por meio das simulações feitas no GTKWave.

Desse modo, o trabalho possibilitou aos seus desenvolvedores aprimorar habilidades de resolução de problemas, promovendo uma abordagem mais prática diante dos desafios.

A partir dos resultados, confirma-se o êxito do trabalho desenvolvido, uma vez que todas as entradas foram processadas corretamente e as saídas foram exibidas conforme esperado.

6. Referências

- [1] Máquina de Moore (Linguagem, Autômatos e Programação). 2023. Disponível em: <https://youtu.be/DwVn4MUeqss?si=Fq1duLVcbV-ZU3Lx>. Último acesso em: 14 de janeiro de 2025.
- [2] JFLAP. 2018. Disponível em: https://youtube.com/playlist?list=PLeaAjeNjt7tTAH3LvvMVeR_rOVOgLLx6D&si=GWpPLFiyBnNaoH9h. Último acesso em: 14 de janeiro de 2025.
- [3] [CIRCUITOS DIGITAIS] Aula 58 - Diagrama de Transição de Estados. 2020. Disponível em: https://youtu.be/Q0QNvjRt_pk?si=PoMKzLz7a5sfly1c. Último acesso em: 14 de janeiro de 2025.