# 桂林电子科技大学 2023-2024 学年 第 1 学期

# 计算机组成原理 B 实验报告

MIPS 处理器设计 实验名称 系 计算机与信息安全学院 专业 软件工程 学 号 姓名 李禹佳 2200350204 同作者 实验日期 2023 年 月 09 日 12

辅导教师意见:

成绩 教师签名:

### 一、 实验目的和要求

#### 1. 实验目的


- (1) 掌握算术逻辑运算单元(ALU)的基本构成;
- (2) 掌握 Logisim 中各种运算组件的使用方法,熟悉多路选择器的使用;
- (3) 掌握 ALU 的设计和仿真方法。

#### 2. 实验要求

- (1) 实验前,完成Logisim软件使用学习,并预习实验内容,准备好ALU设计方案;
- (2) 独立完成 ALU 设计, 在头歌平台完成指定闯关任务;
- (3) 如实记录实验设计步骤,并对实验过程及结果进行分析总结,撰写实验报告。

#### 二、 实验步骤


1. 第1关: MIPS 指令译码器设计



		6bits	5bits	5bits	5bits	5bits	6bits			
指令	格式	OP	rs	rt	rd	shamt	funct			
slt	R	00H	Reg	Reg	Reg	0	2aH			
addi	1	08H	Reg	Reg	16bits 立即数					
lw	1	23H Reg Reg 16bits 立即数								
sw	1	2bH Reg Reg 16bits 立思								
beq	ı	04H	Reg	Reg	16bits	立即数 (相对	†寻址)			

通过将 op 与操作码对应的 op (00,08,23...) 比对如果相同则跳至对应操作

2. 第 2 关: 单总线 CPU 微程序入口查找逻辑




将时钟接下降沿有效,根据上述表,可通过 p0,p1,eql 作为判别字段控制输出微程序入口从而控制下址字段



通过表格填入每个移码信号所对应的入口地址,生成数据后填入


3. 第3关: 单总线 CPU 微程序条件判别测试逻辑



输	ì入 (填1 <b>5</b>	成0,不填					
PO	P1	P2	equal	<b>S</b> 2	S1	S0	
0	0					0	0
1						0	1
0	1		0			0	0
0	1		1			1	0

填入 p0,p1,eql 的是否有效,自动生成信号填入

4. 第 4 关: 单总线 CPU 微程序控制器设计




通过将操作码填入表

指令功能	(KS/#081)	PCout	DRout	Zout	Rout	IR(I)out	IR(A)out	DREout	PCin	ARin	DREin	DRin	Xin	Rin	IRin	PSWin	RegTgt	RegDst	Add	Add4	Sit	READ	WRITE	PO	P1	P2	下址DEC	微指令	微指令十六进制
取指令	0	1								1			1														1	100000001001000000000000000000000000000	20240001
取指令	1																			1							2	00000000000000000100000000010	802
取指令	2			1					1		1											1					3	001000010100000000001000000011	8500203
	3		1												1									1			0	0100000000001000000010000000	10010080
	4				1								1														5	0001000000010000000000000000101	4040005
	5					1													1								6	000010000000000001000000000110	2001006
	6			1						1																	7	0010000010000000000000000000111	8200007
	7										1											1					8	0000000010000000001000001000	100208
	8		1											1													0	010000000001000000000000000000	10020000
	9				1								1														10	0001000000010000000000000001010	404000A
	10					1													1								11	000010000000000001000000001011	200100B
	11			1						1																	12	0010000010000000000000000001100	820000C
	12				1							1					1										13	0001000000100001000000000001101	408400D
	1 +	5 个 B	明期	华大				1															1				0	0000010000000000000100000000	800100
	1 1		3		_ [								1														15	0001000000010000000000000001111	404000F
	11		太太	<b>专</b> 换	图											1	1								1		0	000100000000001100000001000000	400C040
	1 4	的物	犬态										1														17	10000000001000000000000010001	20040011
	1_			_			1												1								18	000001000000000001000000010010	1001012
	18	Г		1					1																		0	0010000100000000000000000000000	8400000
	19				1								1														20	0001000000010000000000000010100	4040014
	20				1												1				1						21	000100000000000100010000010101	4004415
	21			1										1				1									0	001000000001000100000000000000	8022000
	22				1								1														23	0001000000010000000000000010111	4040017
	23					1													1								24	000010000000000001000000011000	2001018
	24			1										1													0	00100000000100000000000000000	8020000

正确后将表达式填入

5. 第5关: 采用微程序的单总线 CPU 设计



6. 第6关:现代时序硬布线控制器状态机设计

## 三、 实验小结

- 1. 第一关在接 SLT 时错误的将 FUNCT 接口接为 op,输出错误
- 2. 第二关没有判断时钟的上升沿还是下降沿有效,导致输出错误
- 3. 微程序自动生成中,指令正确却过不了,原因在于指令正确不是每条指令都判断正确,其中有 Bug,可能是相加正确