

Bookmarks

- Hello! Computer Organization!
- ▶ 基础知识
- ▶ <u>Logisim</u>
- ► <u>Verilog-HDL与</u> <u>ISE</u>
- ► <u>MIPS指令集及</u> <u>汇编语言</u>
- ▶ <u>P0-Logisim简</u> 单部件与状态机
- ▼ <u>P1-Verilog简单</u> <u>部件与状态机</u>

课下测试

P1-Verilog简单部件与状态机 > 课下测试 > Verilog时序逻辑

Verilog时序逻辑

☐ Bookmark this page

提交要求

1、前言

在完成了 Verilog 门部件设计的两道编程题之后,相信大家对于使用 Verilog 进行设计的一般流程和方法已经有了初步的认识。现在,我们将进行下一步的挑战——设计包含时序逻辑的 Verilog 部件,这也将是我们从组合逻辑部件到之后的有限自动机的重要过渡。 在 ISE 的线上教程中,我们曾设计了一个简易的计数器,今天的任务就是设计一个加强版的计数器——格雷码计数器。 如果你对格雷码的定义和优点等知识有所遗忘,这个链接可以帮到你:格雷码-wikipedia

2、模块规格

我们的格雷码计数器端口定义如下:

信号名。	方向。	描述。
Clk	Iø	时钟信号。
Reset _€	I _e	同步复位信号。
En₀	l _e	使能信号。
Output[2:0]	Oφ	计数器当前值。
Overflow	O _e	溢出标志位。

我们要实现的功能如下:

- 1、在任意一个时钟上升沿到来的时候,如果复位信号有效,则将计数器清零:
- 2、每个时钟上升沿到来的时候,如果使能信号有效,计数器的值 +1;
- 3、在满足1时,即使2的条件满足,也不必执行2;
- 4、 计数器初值为0;

5、 当计数器的值在+1后出现溢出的情况时,将会回到零,同时从发生溢出的这个时钟上升沿开始,溢出标志位将会持续输出1,直到计数器被清零为止(其余情况下溢出标志位必须为0)。

示范波形:



为了方便大家设计,这里附上3位格雷码的计数方式:

十进制数。	二进制数。	格雷码。
0.0	000¢	000 _°
1.	0010	0010
2.0	0100	011.
3.	011	0100
4.0	100φ	110 ₀
5.	1010	1110
6,	1100	101%
7.	111.	100 _e

3、要求

- 必须严格按照模块的端口定义
- 文件内模块名: gray

格雷码计数器

1 point possible (ungraded) 提交入口

Choose Files No file chosen

Submit

Discussion

Topic: P1-Verilog简单部件与状态机: Lab0-课下测试 / Verilog时序逻辑

Show Discussion