

Bookmarks

- Hello! Computer Organization!
- ▶ 基础知识
- ▶ <u>Logisim</u>
- ► <u>Verilog-HDL与</u> <u>ISE</u>
- ► <u>MIPS指令集及</u> <u>汇编语言</u>
- ▶ <u>P0-Logisim简</u> <u>单部件与状态机</u>
- ▼ <u>P1-Verilog简单</u> 部件与状态机

课下测试

P1-Verilog简单部件与状态机 > 课下测试 > Verilog部件设计(三)

Verilog部件设计(三)

☐ Bookmark this page

3、Verilog 实现 EXT

EXT为扩展单元,其主要功能是完成将输入到其中的16位数据进行符号扩展、零扩展以及将输入的16位数加载到高位等操作。具体模块端口定义如下:

信号名₽	方向↩	描述。
imm[15:0]₽	I₽	输入 EXT 内部需要被扩展的 16 位数据。↩
EOp[1:0]↔	I↔	输入数据进行扩展的方式的选择信号。~
		00:将 imm 进行 符号扩展 到 32 位↩
		01:将 imm 进行 <u>高位零扩展</u>到 32 位↩
		10: 将 imm 加载到高位,低位补 O↓
		11: 将 imm 进行符号扩展后左移两位 ↩
ext[31:0]	O₽	进行扩展之后的输出数据。↩

模块功能定义如下:

序号₽	功能名称↩	功能描述◎	
1₽	符号扩展↩	将 Input 进行符号扩展到 32 位。↩]
2₽	零扩展₽	将 input 进行高位补零扩展到 32 位。₽]
3₽	加载到高位₽	将 Input 加载到高位,低位补 0。↩]
4.0	符号扩展后左移↩	将 Input 符号扩展后,左移两位。₽	1

要求:

- 必须严格按照模块的端口定义
- 文件内模块名: ext

Verilog实现EXT

1 point possible (ungraded) 提交入口

Choose Files No file chosen

Submit

Discussion

Topic: P1-Verilog简单部件与状态机: Lab0-课下测试 / Verilog部件设计(三)

Show Discussion