



Cache L1

SRAM

FPU



Logique de contrôle



GRC *Cache générique*

DRC *Granularité d'une ligne de cache*

ligne 0 val|val|val|val|val|val|val|val

ligne 1 val|val|val|val|val|val|val|val

ligne 2 | | | | | | | |

SRT *Granularité d'un élément*

élément 0 val élément 3

élément 1 val élément 4

élément 2 élément 5

A
b

c

Gros grain
Associatif à ensemble

Grain fin
Complètement associatif

En-
bande

Hors-
bande

