




Técnicas Digitales II

I2C (Inter-Integrated Circuit)

- **Bibliografía**

UM10204 I2C-bus specification and user manual



Descripción General


- Estándar de facto creado por Philips (hoy NXP) en 1982.
- Es un protocolo de comunicación Serie Síncrono.
- Utilizado para comunicación de dispositivos dentro de la placa.
- Protocolo maestro / esclavo con la posibilidad de múltiples maestros.
- El bus solo requiere de dos lineas de señales y una masa.



Características Generales


- Cada dispositivo conectado al bus es direccionable por software con una única dirección.
- Es multi-master, detectando colisiones y realizando arbitraje para evitar la corrupción de datos si dos o más maestros inician la transferencia de datos simultáneamente.
- Se pueden realizar transferencias de datos bidireccionales en 8 bit hasta 3,4 Mbit/s en el modo de alta velocidad.
- Se pueden realizar transferencias de datos unidireccionales en 8 bit hasta 5 Mbit/s en el modo de Ultra Fast.
- El número de CIs conectados al mismo bus está solo limitado por la máxima capacidad soportada por este.

Esquema de la Red



Señales

- 3 Líneas que permiten la comunicación
 - SCL (System Clock) Reloj de sincronismo.
 - SDA (System Data) Línea bidireccional para transmitir los datos.
 - GND (masa) Línea de referencia.
- Características
 - 2 líneas + GND (masa de los dispositivos)
 - Open Drain
 - SDA → canal bidireccional .
 - SCL (Clock) → lo intervienen múltiples maestros y en algunos casos esclavos.
 - Open Drain → Requiere (Pull-Up) en ambas líneas.






Velocidades Máximas

- Según las características de los CIs, se puede seleccionar entre diferentes velocidades de transmisión.

Modo	Velocidad Máxima	Características del hardware
Estándar (Sm)	100 Kbps	Modo básico aceptado por todos los CI.
Modo Rápido (Fm)	400 Kbps	Idem al Sm, limitado solo por la capacitancia de la red y los valores mínimos posibles en la R de pull-up.
Modo Rápido plus (Fm+)	1 Mbps	Requiere mayor corriente (20mA).
Modo High Speed	3,4 Mbps	Requiere pull-up activo en el reloj.
Modo Ultra Fast	5 Mbps	Incompatible con otros modos, requiere driver activos en clock y datos, se limita a un master y los arbitrajes y estiramiento de reloj se eliminan.

Protocolo de Comunicación

- a) bus libre → ambas señales en alto.
- b) maestro inicia la comunicación → baja la señal de dato y clock en alto.
- c) Primer ciclo de reloj → el primer bit es colocado en el bus.
 - Zona cambio → se realiza el cambio de estado.
 - En el siguiente medio ciclo → se lee el bit por el receptor.




Protocolo de Comunicación

d) El resto de los bits son enviados.


e) Fin de transmisión

- Dato en bajo, clock en alto.
- Dato sube → canal libre.



Formato de la trama

- Longitud del dato → 1 byte (1er bit es MSB)
- Luego del byte de dato → Acknowledge bit.
- Si el esclavo no puede transmitir o recibir otro byte, mantiene el clock en Bajo, (esta capacidad de estiramiento no suele estar incluido en la mayoría de los esclavos).





Bit Acknowledge o bit de reconocimiento

- Ocurre luego de cada byte.
- Confirmación del receptor que el byte enviado fue recibido.
- En transmisor libera SDA durante el alto del CLK para que el receptor tome el control de la línea.
- Posibles respuestas
 - El receptor baja la línea SDA indicando byte recibido.
 - El receptor no baja la línea SDA indicando byte rechazado.




Bit Acknowledge o bit de reconocimiento

- Causas posibles de que ocurra una condición de NACK
 - No existe el receptor.
 - El receptor no entiende lo enviado.
 - El receptor no puede recibir mas datos.
 - El receptor es un maestro que debe indicar fin de transferencia al esclavo.


Bytes de dirección de esclavo y bit R/W

- 1) La dirección del esclavo es enviada (7 bit de tamaño).
- 2) Bit de R/W, (0 escritura o master envía y 1 lectura o esclavo envía).
- 3) Bit de ASK.
- 4) El dato es enviado o recibido.
- 5) Un bit de stop es enviado por el master para finalizar la transmisión (o un nuevo start si continua ocupando el bus).




Posibles formatos de transmisión

- Caso 1 El Maestro transmite datos al esclavo
 - La dirección de la transmisión no cambia.
 - El esclavo acepta (Ack) cada byte enviado.




Posibles formatos de transmisión

- Caso 2 El esclavo envía datos
 - Luego de transmitir la dirección, el master se transforma en receptor, y el esclavo en transmisor.
 - El primer Ack es dado por el esclavo y los siguientes por el master.
 - La finalización de la transmisión la efectúa el master con un NACK y luego la señal de Stop.



Posibles formatos de transmisión

- Caso 3 Formato Combinado
 - Para realizar cambios en la dirección de transferencia, se repite la señal de start y la dirección de esclavo.
 - Como en caso 2, si se debe detener la transmisión con el master en modo recepción, este envía un NACK antes del próximo bit de start.






Dirección de 10 bits

- Permite expandir la cantidad de direcciones.
- Las direcciones de 7 bits y 10 bits pueden compartir el bus.
- Este formato está disponible en todas las modos de velocidad del bus.
- Los 10 bits son transmitidos en los dos primeros bytes luego de un start.
- El 1^{er} byte es 11110XX (donde XX representa los 2 bits MSB de la dirección).


Dirección de 10 bits - Transmisión

- Caso 1 El maestro transmite datos al esclavo
 - El 1er byte es transmitido, los esclavos al comparar los 7 primeros bits puede que varios respondan con Ack.
 - Todos aquellos que aceptaron el primer bytes, compararan el segundo respondiendo solo uno en el segundo Ack.
 - Los bytes siguientes serán recibidos solo por este esclavo hasta el siguiente Stop o un nuevo Start.




Dirección de 10 bits - Transmisión

- Caso 2 El esclavo envía datos
 - Los primeros 2 bytes son como en el caso 1, esto habilita un esclavo en particular.
 - Luego de la dirección, se envía un nuevo start, reenviando el primer byte con el bit R/W indicando lectura (1).
 - El esclavo que envió el ACK en el envío anterior, recuerda esa selección y compara si hay coincidencia del primer byte enviado.



Dirección de 10 bits - Transmisión

- Caso 2 El esclavo envía datos (2)
 - Si hay coincidencia y el bit R/W indica lectura (1), el esclavo se habilita en modo transmisión y genera un nuevo ACK.
 - Esta condición permanece hasta un NACK del master, seguido de un Stop o un nuevo Start.





Direcciones reservadas

Dirección	Bit R/$\overline{W}$	Detalle
0000 000	1	Llamada General
0000 000	0	Byte de Start
0000 001	X	CBus
0000 010	X	Reservado para diferente formatos de bus
0000 011	X	Reservado para propósitos futuros
0000 1XX	X	Hs-mode
1111 1XX	1	ID
1111 0XX	X	Dirección de 10 bits




Modo Alta Velocidad

- Características
 - Transferencias de hasta 3,4 Mbit/s.
 - No se dispone de arbitraje ni sincronización de clock.
 - Se suma una R_s que permite proteger al CI de picos de alto voltaje y disminuir reflexiones de onda e interferencias.
- Problema
 - La capacidad del bus (max 400 uF) junto con la resistencia pull_up resulta en una constante de tiempo inadmisibles para el pasaje de 0→1.


Circuito Eléctrico

- Interfase en modo normal y rápido.




Circuito Eléctrico

- Interfase en modo Alta Velocidad.




Formato en Modo Alta Velocidad

- Señal de Start.
- Código del Master (0000 1XXX).
- No responde de ningún master (NACK).
- Cuando todos los dispositivos liberaron SCL, el master activo cambia a modo Hs y la fuente de corriente es activada




Formato en Modo Alta Velocidad

- El master envía los 7 bits de dirección (o eventualmente los 10 bits) y el bit $R/\overline{W}$
- El esclavo seleccionado envía el ACK.
- Finalmente el master envía o recibe los datos.
- Luego de cada bit de ACK, el master deshabilita la fuente de corriente, habilitándola cuando se debe subir el clock



Formato en Modo Alta Velocidad

- Los datos continúan siendo enviados o recibidos.
- Finalización de la comunicación con un Stop, el canal pasa automáticamente a el modo F/S.
- Finalización de la comunicación con un Start, El canal continúa en Hs.





Ventajas del I2C

- Diseño
 - No es necesario diseñar interfaces
 - Sistema definido por software.
 - Un CI puede ser agregado o quitado sin afectar al resto.
 - Diagnostico y depurado se puede realizar a nivel software.
- Fabricante
 - Bus simple de 2 lineas implica menor y mas sencillo PCB.
 - No requiere lógica de interconexión
 - El uso de multi-master permite realizar testing en linea de producción
 - I2C es común en empaques sin pines, los cuales reducen el tamaño de PCB



Desventajas del I2C

- Mas lentos que otros protocolos (SPI por ejemplo).
- El tamaño del paquete está limitado a 8bits.
- Hardware mas complicado que SPI.



¿ Preguntas ?