

Preguntas parcial teórico TD2

7-30) El procesamiento diferido de interrupciones en FreeRTOS se divide en dos

Top Half = corta, atiende al hardware, limpia la bandera, desbloquea una tarea de alta prioridad y solicita un cambio de contexto.

Bottom Half = permanece bloqueado esperando el semáforo de Top Half, al liberarse realiza un procesamiento pesado en thread-mode, permitiéndole al Kernel atender otras interrupciones de hardware.

7-29) FreeRTOS implementa copia por valor para desacoplar al emisor del receptor, solamente se hace copia por puntero para datos grandes, la dirección debe estar en variables globales, nunca en stack efímeros y el receptor es responsable de liberar la memoria dinámica.

7-28) la tarea Idle es la encargada de que el CPU no quede en estado flotante y libera la memoria dinámica del stack.

7-27) vTaskDelay produce deriva temporal ya que inicia un tiempo (ns, ms) después de ser invocada, lo que hace que en cada ciclo haya deriva, vTaskDelayUntil calcula el retardo en base al tiempo del ciclo anterior.

7-26) la diferencia es que en hard Real-Time no se admiten errores o latencias a nivel de software, ya que son sistemas críticos (marca pasos, control del reactor de una planta de E. nuclear, etc.).

En cambio en soft real-time, los errores son admisibles y si ocurren se ven como una degradación del producto ofrecido.

7-23) La condición de start en I2C se da cuando el registro SDA registra un flanco descendente mientras SCL está en alto.

La condición de stop se da al registrar un flanco ascendente en SDA mientras SCL está alto.

7-22) I2C opera en Open-drain ya que evita cortocircuitos, al tener múltiples maestros, si uno quiere enviar 1, se conecta a VCC, si al mismo tiempo uno quiere enviar 0, se conecta a gnd, esto en simultáneo genera un wire-and, mandando toda la línea a gnd.

7-21)

CPOL (Polaridad) = 0 (bajo/0V); 1 (alto/3.3V)

CPHA (Fase) = 0 (Primer flanco); 1 (segundo flanco)

(CPOL; CPHA) 0,0: reposa en bajo, el primer flanco es Ascendente, el dato se muestrea en flanco descendente.

1,1: reposa en alto, el segundo flanco es Ascendente, el dato se muestrea en flanco ascendente.

7-20) Primero debemos activar el reloj del periférico, luego configurar los pines asociados, luego configurar el periférico en sí y por último la capa operativa junto a las interrupciones por Nvic

7-18) el valor EXC-Return es el que le dice al CPO que estaba haciendo antes de atender una interrupción, activa el retorno por hardware, restaurando el modo y el contexto previos

7-17) Al entrar a una excepción el standar del cortex-M3 apila R0, R1, R2, R3, R12, LR, PC y xPSR, se eligieron porque al apilarse por hardware, las ISRs pueden escribirse como funciones ordinarias en C

7-16) Pre-emption priority: desaloja a una ISR solo si su prioridad es estrictamente menor

Sub-Prioridad: desempata cuando 2 interrupciones tienen la misma prioridad

7-15) el star up realiza minimamente los siguientes pasos: 1) inicializar la tabla de vectores, 2) copiar la sección .data desde Flash a RAM, 3) limpiar la sección .bss en RAM, 4) llamar a SystemInit(), 5) saltar al main.c

7-14) Las variables globales inicializadas necesitan que su valor sea cargado en Flash, pero al momento de ejecución las variables se cambian desde RAM, en el linker Scrip se exportan las direcciones de Flash a RAM.

hacer mejor Comunicación

Hacer más preguntas con NLM

Preguntas sacadas de parciales

1) ¿Qué es un micro controlador?

C

2) ¿Que caracteriza una arquitectura load/store?

C

3) En un bus I2C, describa el propósito y funcionamiento del 9no bit

4) Marque las afirmaciones que caracterizan una arq. load/store:

a) Una operación aritmética tiene la posibilidad de acceder a la memoria

☒ b) Las operaciones que acceden a la memoria no permiten realizar operaciones aritméticas de forma simultánea

c) Solo un conjunto específico de registros pueden utilizarse para acceder a la memoria

5) En RS-232 :

a) ¿Cómo se logra la sincronización entre el reloj del transmisor y el del receptor?

b) Defina "baud rate" y su diferencia con bit rate

c) dibuje una trama RS_232 genérica.


- 6) ¿Cuál es la diferencia entre un compilador y un enlazador?
- 7) ¿Qué función tiene la "Tabla de vectores de interrupción"? describir utilidad y datos guardados
- 8) ¿Qué características de los pines de la blue pill permite configurar la GPIO?
- 9) diferencia entre lenguaje Máquina y ensamblador
- 10) En una comunicación SPI, describe como está compuesta la trama y como el master indica el inicio de la comunicación

- 1) Un microcontrolador es toda lógica combinatorial diseñada bajo ciertas ISAs, quemadas físicamente en una oblea de silicio a través de transistores.
- 2) Solamente las operaciones LDR y STR pueden escribir la RAM, operaciones aritméticas solo sobre registros
- 3) El noveno bit es el bit de ACK (acknowledge), tras cada byte de 8 bit, en el 9no ciclo de Reloj de SCL el receptor debe responder ACK = 0 (drenaje SDA a 0V = recepción correcta), ACK = 1 (el esclavo no existe, está ocupado, o el maestro terminó de leer)

Trama

START $\rightarrow$ [dirección esclavo (7bits) + R/W] $\rightarrow$ ACK $\rightarrow$ [dato (8bits)] $\rightarrow$ ACK $\rightarrow$ STOP

- 5) 1) La sincronización se logra gracias a: un aumento de la velocidad "baud rate" y la sincronización por flanco del bit start, al precenciar un flanco de bajada rompe el estado de reposo y sincroniza los clocks
- 6) el baud rate es la velocidad de transmisión del canal, pero el bit rate es la velocidad de transmisión de información útil, en RS-232 al ser un protocolo sincrónico, se agregan bits de control para el sincronismo, ocupando ancho de banda, por lo tanto, disminuyendo el bit rate.
- 7) 8N1 (8 bits de datos, sin bit de paridad, 1 bit de stop)



- 6) el compilador traduce todos los ".c" por separado a ensamblador, el enlazador junta todos los ".o" asignando correctamente las direcciones físicas para todas las variables que el compilador no podía "ver" ya que estaban escritas en programas distintos
- 7) El NVIC en arquitecturas ARM consulta esta tabla para leer esta tabla para saber en qué dirección de memoria se produjo una ISR, permite reacciones determinísticas en el menor tiempo posible

8) Las características son: control individual (CRL y CRH) y su multiplexación junto con los bits MODE y CNF, permitiendo a un pin como PA₉, ser una entrada común o una push pull y servir como TX para el periférico de la USART (se mapea gracias a AFIO)

9) El lenguaje máquina son 1's y 0's mientras que el ensamblador es un lenguaje de bajo nivel con palabras que sirven como instrucciones para el micro.

10) El maestro le indica al esclavo el inicio de comunicación con un flanco descendente en la línea SS.
La trama en SPI se realiza a través de shift registers, uno en el maestro y otro en el esclavo. Longitud de la trama, orden de transmisión, Intercambio bidireccional y formato temporal de la trama.