

Mapa de Memoria (Bases)

Periférico	Dirección Base
GPIOA	0x4001 0800
GPIOB	0x4001 0C00
GPIOC	0x4001 1000
AFIO	0x4001 0000
EXTI	0x4001 0400
NVIC	0xE000 E100
SysTick	0xE000 E010
ADC1	0x4001 2400
USART1	0x4001 3800
TIM2	0x4000 0000
RCC	0x4002 1000

GPIO

Elemento	Definiciones CMSIS
Clock	RCC->APB2ENR
Puertos	GPIOA, GPIOB, GPIOC
Configuración	CRL, CRH
Entrada/salida	IDR, ODR, BSRR, BRR
Acceso	GPIOx->CRL, GPIOx->CRH GPIOx->IDR, GPIOx->ODR
Máscaras	RCC_APB2ENR.IOPxEN RCC_APB2ENR.AFIOEN GPIO_IDR.IDRp GPIO_ODR.ODRp

Configuración de Puertos (RM0008)

CNF	MODE	Configuración (Modo)
00	00	Entrada analógica
01	00	Entrada flotante (Reset)
10	00	Entrada pull-up / pull-down
11	00	Reservado
00	> 00	Salida G.P. Push-pull
01	> 00	Salida G.P. Open-drain
10	> 00	Salida Alt. Fun. (AF) Push-pull
11	> 00	Salida Alt. Fun. (AF) Open-drain
Opciones de MODE (Velocidad)		
-	00	Modo Entrada (Reset)
-	01	Salida, velocidad máx 10 MHz
-	10	Salida, velocidad máx 2 MHz
-	11	Salida, velocidad máx 50 MHz

Nota: CRY representa CRL (pines 0-7) o CRH (8-15). p es el número del pin. x es el puerto (A, B, C). >00 significa 01, 10 o 11.

EXTI

Parámetro	Valor / Registro / Máscara
Selección	AFIO->EXTICR[0] a [3]
Registros	EXTI->IMR, EXTI->RTSR EXTI->FTSR, EXTI->PR
IRQ Indiv.	EXTI0_IRQn a EXTI4_IRQn
IRQ Agrupadas	EXTI9_5_IRQn, EXTI15_10_IRQn
ISR usuales	EXTI0_IRQHandler(void) a EXTI15_10_IRQHandler(void)
Máscaras	EXTI_IMR_MRi, EXTI_RTSTR_Tri EXTI_FTSR_Tri, EXTI_PR_Pri

Nota: i representa la línea EXTI (0 a 15).

NVIC

Parámetro	Función CMSIS
Funciones	NVIC_EnableIRQ(IRQn_Type) NVIC_SetPriority(IRQn_Type, uint32_t)

ADC1

Elemento	Definiciones CMSIS
Clock	RCC->APB2ENR RCC_APB2ENR_ADC1EN
Periférico	ADC1
Control	ADC1->CR1, ADC1->CR2
Muestreo	ADC1->SMPR1, ADC1->SMPR2
Secuencia	ADC1->SQR1, ADC1->SQR2 ADC1->SQR3
Estado/dato	ADC1->SR, ADC1->DR
Máscaras CR2	ADC_CR2_ADON ADC_CR2_SWSTART ADC_CR2_CONT ADC_CR2_TSVREFE ADC_CR2_EXTSEL ADC_CR2_EXTTRIG
Otras	ADC_SR_EOC, ADC_SMPR2_SMP2

UART – USART1

Elemento	Definiciones CMSIS
Clock	RCC_APB2ENR.USART1EN
Periférico	USART1
Registros	USART1->SR, USART1->DR USART1->BRR USART1->CR1, USART1->CR2
Habilitación	USART_CR1_UE, USART_CR1_TE USART_CR1_RE
Recepción	USART_CR1_RXNEIE USART1_IRQn USART1_IRQHandler(void)
Flags	USART_SR_TXE, USART_SR_RXNE USART_SR_TC

PWM – TIM2, canal c

Elemento	Definiciones CMSIS
Clock	RCC_APB1ENR.TIM2EN
Periférico	TIM2
Base tiempo	TIM2->PSC, TIM2->ARR
Comparación	TIM2->CCRc
Salida	TIM2->CCMRz, TIM2->CCER
Eventos	TIM2->CR1, TIM2->EGR
Máscaras	TIM_CR1_CEN TIM_CCER_CCxE TIM_CCER_CCxP TIM_CCMRz_OCxPE TIM_CCMRz_OCxM TIM_EGR_UG

Nota: c o x es el nro de canal (1 a 4). z es 1 para canales 1 y 2; es 2 para canales 3 y 4.

SysTick

Elemento	Definiciones CMSIS
Registros	SysTick->CTRL, SysTick->LOAD SysTick->VAL
Máscaras	SysTick_CTRL_ENABLE_Msk SysTick_CTRL_TICKINT_Msk SysTick_CTRL_CLKSOURCE_Msk SysTick_CTRL_COUNTFLAG_Msk
Handlers	SysTick_Config(uint32_t ticks) SysTick_Handler(void)

RCC (Base: 0x4002 1000)

- **APB2ENR** (Offset: 0x18)
 - [14] **USART1EN**: Reloj USART1.
 - [9] **ADC1EN**: Reloj ADC1.
 - [4] **IOPCEN**: Reloj Puerto C.
 - [3] **IOPBEN**: Reloj Puerto B.
 - [2] **IOPAEN**: Reloj Puerto A.
 - [0] **AFIOEN**: Reloj Funciones Alternativas.
- **APB1ENR** (Offset: 0x1C)
 - [0] **TIM2EN**: Reloj Timer 2.

GPIO (Bases: A=0800, B=0C00, C=1000)

Relativas a 0x4001 0000

- **CRL** / **CRH** (Offsets: 0x00 / 0x04)
 - [4p+3 : 4p+2] **CNFP**: Config. del pin.
 - [4p+1 : 4p] **MODEp**: Modo/Velocidad del pin.
- **IDR** / **ODR** (Offsets: 0x08 / 0x0C)
 - [15:0]: Estado de entrada (**IDR**) o salida (**ODR**).
- **BSRR** (Offset: 0x10)
 - [31:16] **BRy**: Reset pin *y* (escribir 1 pone pin en 0).
 - [15:0] **BSy**: Set pin *y* (escribir 1 pone pin en 1).

AFIO (Base: 0x4001 0000)

- **AFIO_EXTICR1** a 4 (Offsets: 0x08 a 0x14)
 - 4 bits por pin para elegir el puerto (0000=PA, 0001=PB, 0010=PC). *Ej: EXTICR1 tiene pines 0 a 3.*

EXTI (Base: 0x4001 0400)

- **EXTI_IMR** (Offset: 0x00)
 - [19:0] **MRy**: 1 = Habilita (desenmascara) int. *y*.
- **EXTI_RTSR** / **FTSR** (Offsets: 0x08 / 0x0C)
 - [19:0] **TRy**: 1 = Flanco ascendente / descendente.
- **EXTI_PR** (Offset: 0x14)
 - [19:0] **PRy**: 1 = Int. ocurrida (Limpiar con 1).

NVIC (Core)

- **NVIC_ISERx** (Base: 0xE000 E100)
 - **ISER0** (Offset 0x00): Habilita IRQs 0 a 31 ($1 \ll \text{IRQn}$).
 - **ISER1** (Offset 0x04): Habilita IRQs 32 a 63 ($1 \ll (\text{IRQn} - 32)$).
- **Números de Interrupción (IRQn):**
 - **EXTI0** a **EXTI4**: 6 a 10
 - **ADC1_2**: 18
 - **EXTI9_5**: 23
 - **TIM2**: 28
 - **USART1**: 37 (*Requiere ISER1*)
 - **EXTI15_10**: 40 (*Requiere ISER1*)

SysTick (Core, Base: 0xE000 E010)

- **SysTick_CTRL** (Offset: 0x00)
 - [16] **COUNTFLAG**: 1 = Llegó a cero.
 - [2] **CLKSOURCE**: 1 = Reloj AHB.
 - [1] **TICKINT**: 1 = Habilita interrupción.
 - [0] **ENABLE**: 1 = Enciende contador.
- **SysTick_LOAD** / **VAL** (Offsets: 0x04 / 0x08)
 - [23:0]: Valor de recarga / Valor actual.

ADC1 (Base: 0x4001 2400)

- **CR2** (Offset: 0x08)
 - [23] **TSVREFE**: 1 = Habilita sensor interno Temp.
 - [22] **SWSTART**: 1 = Inicia lectura regular manual.
 - [20] **EXTTRIG**: 1 = Habilita disparo externo.
 - [19:17] **EXTSEL**: Elige el evento disparador.
 - [1] **CONT**: 1 = Continuo, 0 = Single.
 - [0] **ADON**: 1 = Enciende ADC / Dispara conversión.
- **SR** (Offset: 0x00)
 - [1] **EOC**: 1 = Dato listo. Se limpia al leer.
- **SQR1** (Offset: 0x2C)
 - [23:20] **L**: Cant. total de conversiones menos 1.
- **SQR3** (Offset: 0x34)
 - [4:0] **SQ1**: Número del 1er canal a leer.
- **DR** (Offset: 0x4C)
 - [15:0]: Dato convertido de lectura regular.

USART1 (Base: 0x4001 3800)

- **CR1** (Offset: 0x0C)
 - [13] **UE**: 1 = Habilita USART.
 - [5] **RXNEIE**: 1 = Int. de recepción habilitada.
 - [3] **TE** / [2] **RE**: 1 = Habilita Transm. / Recep.
- **BRR** (Offset: 0x08)
 - [15:4] **DIV_Mantissa** / [3:0] **DIV_Fraction**.
- **SR** (Offset: 0x00)
 - [7] **TXE**: 1 = Buffer de envío vacío (listo).
 - [6] **TC**: 1 = Transmisión completada físicamente.
 - [5] **RXNE**: 1 = Hay un dato recibido sin leer.
- **DR** (Offset: 0x04)
 - [8:0]: Dato a enviar o recién recibido.

TIM2 - PWM (Base: 0x4000 0000)

- **CR1** (Offset: 0x00)
 - [0] **CEN**: 1 = Enciende timer.
- **PSC** / **ARR** (Offsets: 0x28 / 0x2C)
 - [15:0]: Divisor de reloj / Tope (Período PWM).
- **CCMR1** / **CCMR2** (Offsets: 0x18 / 0x1C)
 - [6:4] **OC1M** / [14:12] **OC2M**: Modos (ej. 110 PWM).
 - [3] **OC1PE** / [11] **OC2PE**: 1 = Preload enable.
- **CCER** (Offset: 0x20)
 - [1] **CC1P**: 1 = Salida invertida (polaridad baja).
 - [0] **CC1E**: 1 = Habilita el canal al pin.
- **CCRx** (Offsets: 0x34 a 0x40)
 - [15:0]: Umbral de comparación (Duty Cycle).