




Técnicas Digitales II

Configuración de Periféricos

- **Bibliografía**

RM0008.pdf

STM32F103X6.pdf



Secuencia de activación

Todo microcontrolador, se basa en una estructura jerárquica de activación:

- 1. Capa de Infraestructura:** Es el encendido del dispositivo.
- 2. Capa de Interfaz:** es unir el dispositivo interno con el mundo exterior (los pines de I/O).
- 3. Capa de Protocolo:** es configurar lo particular de cada dispositivo.
- 4. Capa de Operativa:** El dispositivo arranca, el software ya no configura sino que gestiona.



Secuencia de activación ST (BluePill)

Para el caso particular del ST

1. Capa de Infraestructura: RCC Habilitación de señales de reloj

2. Capa de Interfaz:

- GPIO Activación del puente físico entre el dispositivo y los pines
- AFIO remapeo de pines


3. Capa de Protocolo: Configuración particular del dispositivo (ADC, USART, etc)

4. Capa de Operativa: Habilitación del dispositivo

Habilitación del Reloj (Capa RCC)

En el STM32, generalmente los periféricos se encuentran mapeados en 2 diferentes buses

Figure 1. System architecture (low-, medium-, XL-density devices)




Habilitación del Reloj (Capa RCC)

Estos dos buses (APB1 y APB2) mapea cada uno a diferentes periféricos.

Ambos buses operan además a diferente velocidad

- APB1 a 36 MHz
- APB2 a 72 MHz

(Velocidades máximas)



Habilitación del Reloj (Capa RCC)

En el arranque, todos los periféricos se encuentran apagados para ahorrar energía, para activarlo entonces:

- **Paso 1:** Identificar en qué bus está vinculado el periférico (APB1 o APB2).
- **Paso 2:** Activar el reloj en el registro correspondiente: RCC→APB1ENR para APB1 o RCC→APB2ENR para APB2

Importante: sin activarlos el hardware no responderá

```
// Ejemplo para activar el reloj del puerto ADC1 y USART1
RCC->APB2ENR |= (RCC_APB2ENR_USART1EN | RCC_APB2ENR_ADC1EN);
```

[illegible]



Secuencia de activación ST (BluePill)

Para el caso particular del ST

1. Capa de Infraestructura: RCC Habilidadación de señales de reloj

2. Capa de Interfaz:

- GPIO Activación del puente físico entre el dispositivo y los pines
- AFIO remapeo de pines

3. Capa de Protocolo: Configuración particular del dispositivo (ADC, USART, etc)

4. Capa de Operativa: Habilidadación del dispositivo



Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)


La salida y entrada desde el exterior, se controla con el periférico GPIO, deberemos:

- **Reloj de GPIO:** Habilitar el reloj del puerto donde se conecta el periférico.
- **Configuración de modo:** Usar GPIOx_CRL o CRH. Para periféricos, el modo suele ser Alternate Function (Función Alterna).
- **AFIO (Mapeo):** Si el periférico necesita usar pines que no son los de por defecto, se debe configurar el registro AFIO_MAPR.

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

- En primer lugar, se necesita saber que pin y que puerto realizará el puente al exterior .
- Para esto, necesitamos el datasheet del microcontrolador y encapsulado
- BluePill → STM32F103X6.pdf, encapsulado LQFP48 (Low-profile Quad Flat Package de 48 pines).

Figure 4. STM32F103xx performance line LQFP48 pinout



Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

- Dentro del datasheet en '*Table 3. Pin definitions*', buscamos el periférico y obtenemos el pin físico de salida y la GPIO asociada
- Ejemplo ADC (canales 1 y 2) y USART1

Pin descriptions

STM32F103xx

Table 3. Pin definitions

Pins				Pin name	Type ⁽¹⁾	I / O Level ⁽²⁾	Main function ⁽³⁾ (after reset)	Default alternate functions
BGA100	LQFP48	LQFP64	LQFP100					
A3	-	-	1	PE2/TRACECK	I/O	FT	PE2	TRACECK
B3	-	-	2	PE3/TRACED0	I/O	FT	PE3	TRACED0
C3	-	-	3	PE4/TRACED1	I/O	FT	PE4	TRACED1
D3	-	-	4	PE5/TRACED2	I/O	FT	PE5	TRACED2
K1	9	13	22	V _{DDA}	S		V _{DDA}	
G2	10	14	23	PA0-WKUP/ USART2_CTS/ ADC_IN0/TIM2_CH1_ETR	I/O		PA0	WKUP/USART2_CTS ⁽⁶⁾ /AD C_IN0/ TIM2_CH1_ETR ⁽⁶⁾
H2	11	15	24	PA1/USART2_RTS/ ADC_IN1/TIM2_CH2	I/O		PA1	USART2_RTS ⁽⁶⁾ / ADC_IN1/ TIM2_CH2 ⁽⁶⁾
J2	12	16	25	PA2/USART2_TX/ ADC_IN2/TIM2_CH3	I/O		PA2	USART2_TX ⁽⁶⁾ / ADC_IN2/TIM2_CH3 ⁽⁶⁾
K2	13	17	26	PA3/USART2_RX/ ADC_IN3/TIM2_CH4	I/O		PA3	USART2_RX ⁽⁶⁾ / ADC_IN3/TIM2_CH4 ⁽⁶⁾

ADC → PA1 y PA2

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

- Dentro del datasheet en '*Table 3. Pin definitions*', buscamos el periférico y obtenemos el pin físico de salida y la GPIO asociada
- Ejemplo ADC (canales 1 y 2) y USART1

Pin descriptions

STM32F103xx

Table 3. Pin definitions (continued)

Pins				Pin name	Type ⁽¹⁾	I / O Level ⁽²⁾	Main function ⁽³⁾ (after reset)	Default alternate functions
BGA100	LQFP48	LQFP64	LQFP100					
G8	28	36	54	PB15/SPI2_MOSI TIM4_CH2M	I/O	FT	PB15	SPI2_MOSI ⁽⁵⁾ / TIM4_CH2M ⁽⁶⁾
D9	29	41	67	PA8/USART1_CK/ TIM1_CH1/MCO	I/O	FT	PA8	USART1_CK/ TIM1_CH1 ⁽⁶⁾ /MCO
C9	30	42	68	PA9/USART1_TX/ TIM1_CH2	I/O	FT	PA9	USART1_TX ⁽⁶⁾ / TIM1_CH2 ⁽⁶⁾
D10	31	43	69	PA10/USART1_RX/ TIM1_CH3	I/O	FT	PA10	USART1_RX ⁽⁶⁾ / TIM1_CH3 ⁽⁶⁾
C10	32	44	70	PA11 / USART1_CTS/ CANRX / USBDM/ TIM1_CH4	I/O	FT	PA11	USART1_CTS/ CANRX ⁽⁶⁾ / TIM1_CH4 ⁽⁶⁾ / USBDM
R10	33	45	71	PA12 / USART1_RTS/ CANTX / USBDP/	I/O	FT	PA12	USART1_RTS/ CANTX ⁽⁶⁾ /

ADC → PA1 y PA2

USART1_TX → PA9

USART1_RX → PA10

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

Reloj de GPIO: Se realiza con el puerto RCC que vimos anteriormente.

- Utilizamos el RCC→APB2ENR, que es donde se encuentra todos los puertos IOPAEN (bit 2) al IOPGEN (bit 8)
- Según el ejemplo, ADC y USART1 se encuentran en el puerto A

```
// Ejemplo para activar el reloj del puerto GPIOA
```

```
RCC->APB2ENR |= RCC_APB2ENR_IOPAEN;
```

[illegible]

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

Configuración de modo: Los pines de la GPIO tienen diferentes modos de funcionamiento

Dependiendo del periférico a conectar, se seleccionarán las posibles configuraciones.

- Input floating
- Input pull-up
- Input pull-down

⇒ Entrada

- Analog

⇒ ADC

- Output open-drain
- Output push-pull

- Alternate function push-pull
- Alternate function open-drain

⇒ Salida

Tablas 22 a 33 muestra la configuración de los pines para cada dispositivo.

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

Los modos de funcionamiento se configuran con CNF y MODE

Modo de configuración		CNF1	CNF0	MODE1	MODE0	PxODR R.
Salida de Propósitos Generales	Push-pull	0	0	Modos		0 o 1
	Open-drain	0	1			0 o 1
Salida de Función Alternativa	Push-pull	1	0			NI
	Open-drain	1	1			NI
Entrada	Analog	0	0	00		NI
	Flotante	0	1			NI
	Pull-down	1	0			0
	Pull-up	1	0			1



Modo	MODE[1:0]
No corresponde (pasa a Entrada)	00
Máxima salida 10 MHz	01
Máxima salida 2 MHz	10
Máxima salida 50 MHz	11

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

- Cada pin de cada puerto tiene asignado 4 bit de los registros CRL y CRH para configurar los pines CNF[1:0] y MODE[1:0]
- Cada puerto (A a G) tiene 16 bits de GPIO
 - **GPIOx_CRL** Configura los 8 bits mas bajo
 - **GPIOx_CRH** Configura los 8 bits mas alto

9.2.1 Port configuration register low (GPIOx_CRL) (x=A..G)

Address offset: 0x00

Reset value: 0x4444 4444

[illegible]

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

9.2.1 Port configuration register low (GPIOx_CRL) (x=A..G)

Address offset: 0x00

Reset value: 0x4444 4444

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF7[1:0]		MODE7[1:0]		CNF6[1:0]		MODE6[1:0]		CNF5[1:0]		MODE5[1:0]		CNF4[1:0]		MODE4[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF3[1:0]		MODE3[1:0]		CNF2[1:0]		MODE2[1:0]		CNF1[1:0]		MODE1[1:0]		CNF0[1:0]		MODE0[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bits 31:30, 27:26, 23:22, 19:18, 15:14, 11:10, 7:6, 3:2 **CNFy[1:0]:** Port x configuration bits (y= 0 .. 7)

These bits are written by software to configure the corresponding I/O port.

Refer to [Table 20: Port bit configuration table](#).

In input mode (MODE[1:0]=00):

00: Analog mode

01: Floating input (reset state)

10: Input with pull-up / pull-down

11: Reserved

In output mode (MODE[1:0] > 00):

00: General purpose output push-pull

01: General purpose output Open-drain

10: Alternate function output Push-pull

11: Alternate function output Open-drain

Bits 29:28, 25:24, 21:20, 17:16, 13:12, 9:8, 5:4, 1:0 **MODEy[1:0]:** Port x mode bits (y= 0 .. 7)

These bits are written by software to configure the corresponding I/O port.

Refer to [Table 20: Port bit configuration table](#).

00: Input mode (reset state)

01: Output mode, max speed 10 MHz.

10: Output mode, max speed 2 MHz.

11: Output mode, max speed 50 MHz.

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

Ejemplo para Configurar el ADC canales 1 y 2 y USART1 Tx y Rx

Nos fijamos las tablas (22 a 33) para saber como deben configurarse los pines

The GPIO configuration of the ADC inputs should be analog.

Figure 19. ADC / DAC

ADC/DAC pin	GPIO configuration
ADC/DAC	Analog

ADC → PA1 y PA2 → Analog

USART1_TX → PA9

USART1_RX → PA10

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

Ejemplo para Configurar el ADC canales 1 y 2 y USART1 Tx y Rx

Nos fijamos las tablas (22 a 33) para saber como deben configurarse los pines

Table 24. USARTs

USART pinout	Configuration	GPIO configuration
USARTx_TX ⁽¹⁾	Full duplex	Alternate function push-pull
	Half duplex synchronous mode	Alternate function push-pull

Table 24. USARTs (continued)

USART pinout	Configuration	GPIO configuration
USARTx_RX	Full duplex	Input floating / Input pull-up
	Half duplex synchronous mode	Not used. Can be used as a general IO
USARTx_CK	Synchronous mode	Alternate function push-pull
USARTx_RTS	Hardware flow control	Alternate function push-pull
USARTx_CTS	Hardware flow control	Input floating/ Input pull-up

1. The USART_TX pin can also be configured as alternate function open drain.

ADC → PA1 y PA2 → Analog

UART1_TX → PA9 → AF PP

UART1_RX → PA10 → IF o IPU

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

Ejemplo para Configurar el ADC canales 1 y 2 y USART1 Tx y Rx

Comenzamos por el ADC canales 1 y 2

- Canal 1 → PA1 bit [7:4] del CRL
- Canal 2 → PA2 bit [11:8] del CRL
- Para ambos
 - CNF = 00 (Analógico) y Modo = 00 (Entrada) → Valor = 0x0

```
GPIOA->CRL &= ~((0xF << 4) | (0xF << 8));
```

$(0xF \ll 4 \mid 0xF \ll 8) = 0xFF0$

$\sim((0xF \ll 4) \mid (0xF \ll 8)) = 0xFFFF F00F$

Configuración de la Infraestructura de Pines (Capa GPIO / AFIO)

Ejemplo para Configurar el ADC canales 1 y 2 y USART1 Tx y Rx

Ahora la USART1 TX y RX (pines por defecto)

- TX → PA9 bit [7:4] del CRH
- CNF = 10 (AF Push-Pull) y Modo = 11 (50 MHz) -> Valor = 0xB

```
GPIOA->CRH &= ~(0xF << 4); // Limpiar bits  
GPIOA->CRH |= (0xB << 4); // Aplicar 1011 (AFPP @ 50MHz)
```

- RX → PA10 bit [11:8] del CRH
- CNF = 01 (Entrada Flotante) y Modo = 00 -> Valor = 0x4

```
GPIOA->CRH &= ~(0xF << 8); // Limpiar bits  
GPIOA->CRH |= (0x4 << 8); // Aplicar 0100 (Floating Input)
```



¿ Preguntas ?