




Técnicas Digitales II

Sistemas Secuenciales Síncronos

- Bibliografía

Harris & Harris. Digital design and computer architecture: ARM edition. Elsevier, 2015. Capítulo 3.




Introducción

Sistemas Digitales

Conjunto de dispositivos que permiten la generación, procesamiento y almacenamiento de datos digitales

Se dividen en:



Sistemas digitales combinacionales

La salida depende de la entrada.

Sistemas digitales secuenciales


La salida depende de la entrada y de estados anteriores.

Ejemplo: Latches y Flip Flop

Circuitos Secuenciales

Los circuitos secuenciales, incluyen todos los circuitos que no son combinacionales

Circuito secuenciales: la salida depende tanto de los valores actuales de la entrada como de los anteriores.



Es decir Tienen Memoria



Esta memoria se puede resumir en lo que se denomina **Estado del Sistema**


- **Estado del Sistema:** conjunto de bits denominados variables de estado que contiene toda la información sobre el pasado necesaria para explicar el comportamiento futuro”.

Bloques Elementales de Almacenamiento

La parte fundamental de un sistema secuencial es la celda de memoria del sistema.

- Se parte de un biestable
- N estados posee $\log_2 N$ bit de información
→ un biestable almacena 1 bits.

No podemos controlar las entradas



En este caso, la Variable de Estado es Q.


Q da la información del pasado para explicar el comportamiento futuro

¿ Qué pasa con $\bar{Q}$?


Bloques Elementales de Almacenamiento

Algunos ejemplos de circuitos biestables simples

- **SR Latch:** Construido a partir de dos compuertas NOR acopladas de forma cruzada.
Es realimentado y demuestra la biestabilidad.
 - No es sincrónico, No tiene un control práctico para el flujo sincrónico (reloj).
 - Además tiene comportamiento extraño si activo R y S en simultáneo.




S	R	Q	$\bar{Q}$
0	0	Q_{prev}	$\bar{Q}_{prev}$
0	1	0	1
1	0	1	0
1	1	0	0



Bloques Elementales de Almacenamiento

Algunos ejemplos de circuitos biestables simples


- **SR Latch**
- **D Latch**
 - Es síncrono (**CLK**),
 - Sensible al nivel:
 - CLK=1 → transparente
 - CLK=0 → almacena el último valor.



(a)

CLK	D	$\bar{D}$	S	R	Q	$\bar{Q}$
0	X	$\bar{X}$	0	0	Q_{prev}	$\bar{Q}_{prev}$
1	0	1	0	1	0	1
1	1	0	1	0	1	0

(b)




(c)

Bloques Elementales de Almacenamiento


Algunos ejemplos de circuitos biestables simples

- **SR Latch**
- **D Latch**
- **D Flip-Flop:** Es Sensible al flanco (típicamente de subida).
Copia la entrada D a la salida Q exactamente en el flanco del reloj.





Bloques Elementales de Almacenamiento

Diferencias entre Latch y Flip-Flop



Ejemplo


Dado la forma de onda en la entrada en un circuito Latch D
¿ Cómo sería su salida (Q) ?



(a)

CLK	D	$\bar{D}$	S	R	Q	$\bar{Q}$
0	X	$\bar{X}$	0	0	Q_{prev}	$\bar{Q}_{prev}$
1	0	1	0	1	0	1
1	1	0	1	0	1	0



(b)



(c)

Ejemplo

Dado la forma de onda en la entrada en un circuito Flip-Flop D
¿ Cómo sería su salida (Q) ?







Circuitos Secuenciales

Los circuitos secuenciales entonces se pueden dividir en:

- **Asíncronos:** No utilizan una señal de reloj, los cambios de estado ocurren después de que se modifica alguna de las entradas.
Son los mas genéricos.
- **Síncronos:** Hay un reloj común a todo el circuito, Sus cambios de estado ocurren en un instante determinados por una señal periódica de reloj.
Mas sencillos de diseñar y usar, son los que se utilizan mayormente en circuitos digitales.
Estos circuitos además se dividen en
 - Sensibles al nivel
 - Sensibles al flanco

Registro

- Un registro de N bits es un banco de N biestables del tipo flip flip (flip-flip tipo D) que comparten una entrada CLK común.
- De esta manera todos los bits de un registro se actualizan simultáneamente.
- Componente fundamental de la mayoría de los circuitos secuenciales.






Flip-Flop con Habilitación

En algunos casos, no se requiere actualizar el Flip-Flop en cada flanco de reloj.

Una entrada adicional EN, permite seleccionar el flanco que actualizará el Flip-Flop

- a) Es el mas usado, un multiplexor a la entrada habilita la entrada D o realimenta la salida
- b) Este caso puede generar inconvenientes, por ejemplo si EN varía cuando CLK=1, además agrega retardo en el reloj


c) Símbolo



Flip-Flip con Habilitación

Registro con habilitación usando flip flop tipo D


$T1=0$



Flip-Flip con Habilitación

Registro con habilitación usando flip flop tipo D

$T1=1$




Flip-Flip Reiniciables

Otras variante es agregar una entrada RESET.

Esto es útil, si queremos comenzar con los Flip-Flop en un valor conocido al inicializar un sistema.

- **Síncrona:** RESET=1 el flipflop pone su valor en 0 al llegar el flanco del reloj.
- **Asíncrona:** Cuando el flipflop es reiniciado al momento de RESET=1, sin esperar ningún reloj.





Diseño de Lógica Síncrona



Los circuitos secuenciales son entonces aquellos cuya salida no se puede determinar solamente con la entrada.

Vimos también que se encuentran diferentes diseños de circuitos secuenciales

Solo cumpliendo con ciertos criterios se podrá analizar y diseñar fácilmente **sistemas secuenciales**.


Diseño de Lógica Síncrona

Oscilador en Anillo (Ring Oscillator)




Problema: La frecuencia depende de la tensión, temperatura, etc.

Biastable



CLK	D	Q_{prev}	Q
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Para $D=CLK=1$



Problema Condición de carrera puede producir un fallo.

Diseño de Lógica Síncrona

Problema de los circuitos anteriores

La salida realimentan directamente la entrada (rutas cíclicas)



Provoca comportamientos inestables y condiciones de carrera.

- Un circuito combinacional no presenta problemas de rutas cíclicas (dada una entrada y luego de un tiempo tendremos una salida estable)
- La solución entonces es romper las rutas cíclicas agregando un registro en algún punto

Composición Síncrona

- Tenemos entonces un conjunto de lógica combinacional y registros.
- **Registro:** es la memoria donde se guardan las variables de estado y está sincronizado con el reloj
- Importante: El reloj debe ser lo suficientemente lento para que las entradas a los registros estén estables al siguiente flanco



Composición Síncrona

- Este esquema, separar la lógica combinacional, del lugar donde se almacena los datos.
- Esto define formalmente a un **Circuito Secuencial Síncrono** y es la base del RTL.



¿ Qué es RTL ?

Nivel de Transferencia de Registros (Register-Transfer Level). Define cómo fluyen los datos (señales digitales) entre los registros de hardware y qué operaciones lógicas se realizan sobre ellos.

No confundir con Lenguaje de Transferencia de registro (RTL también)





Composición Síncrona

Circuito: se define por sus terminales de entrada y salida

+

Circuito Secuencial: tiene un conjunto de estados discreto (memoria), permite que su salida dependa de su historia pasada


+

Circuito Secuencial Síncrono: tiene una entrada de reloj, El tiempo no avanza de forma continua, sino en pasos discretos.

Estado Actual y Estado Siguiente

En sistemas secuenciales síncrono, se utiliza los términos:

- **Estado actual:** es el estado de salida de todos los registros internos del sistema.
- **Estado siguiente:** es el estado que tiene a la entrada todos los registros y que serán guardados en el siguiente flanco del reloj.
 - Este y la salida la define: la especificación funcional, los valores de entrada y el estado actual





Reglas de Composición Síncrona

Un circuito es un circuito secuencial síncrono si:

- **Bloques:** Solo tiene bloques de lógica combinacional y/o registros sincrónicos.
 - **Al menos un elemento debe ser registro**
- **Reloj:** Todos los registros reciben la misma señal de reloj.
- **Caminos Cerrados:** Cualquier lazo donde una salida vuelva a la entrada obligatoriamente debe atravesar un Flip-Flop Tipo D.

Ejemplos de Circuitos

a) Combinacional Puro

b) Secuencial Simple (no hay realimentación)

c) Ni combinacional ni Circuito Síncrono (hay un latch).


d) Sec Sinc.

e) Sec Sinc.

f) Ni combinacional ni
Circuito Síncrono
(ruta cíclicas)

g) Sec Sinc. (Pipeline)


h) No es circuito
secuencial síncrono
(reloj diferente)




Máquinas de Estado Finitos

Permite diseñar circuitos a partir de una especificación funcional

- Circuito Secuencial Síncrono
- Tiene M entradas, N Salidas y k bit de estados
- Con este registro de k bit, pueden estar en 2^k estados únicos.
- Tiene 2 bloques de Lógica Combinacional




(a)




(b)

Máquinas de Estado Finitos




a) Máquina de Moore: Las salidas dependen del estado actual



b) Máquina de Mealy: Las salidas dependen del estado actual y de las entradas



Máquinas de Estado Finitos - Ejemplo




Máquinas de Estado Finitos - Ejemplo

Tabla de Transición

Estado Actual	Entradas		Estado Siguiente
	TA	TB	
S0			
S0			
S1			
S2			
S2			
S3			

Estado	Codificación
S0	00
S1	01
S2	10
S3	11


Salida	Codificación
Verde	00
Amarillo	01
Rojo	10



Máquinas de Estado Finitos - Ejemplo

Estado Actual	Salida		
	Binaria	L _A	L _B
00	0010	00=V	10=R
01	0110	01=A	10=R
10	1000	10=R	00=V
11	1001	10=R	01=A

$$\begin{aligned}
 L_{A1} &= \overline{S_1} \\
 L_{A0} &= \overline{S_1} S_0 \\
 L_{B1} &= \overline{S_1} \\
 L_{B0} &= S_1 S_0
 \end{aligned}$$



Estado Actual		Entradas		Estado Siguiente	
S ₁	S ₀	T _A	T _B	S' ₁	S' ₀
0	0	0	X	0	1
0	0	1	X	0	0
0	1	X	X	1	0
1	0	X	0	1	1
1	0	X	1	1	0
1	1	X	X	0	0

$$S'_1 = \overline{S_1} S_0 + S_1 \overline{S_0} \overline{T_B} + S_1 \overline{S_0} T_B$$

$$S'_0 = \overline{S_1} \overline{S_0} \overline{T_A} + S_1 \overline{S_0} \overline{T_B}$$



$$S'_1 = S_1 \oplus S_0$$



$$S'_0 = \overline{S_1} \overline{S_0} \overline{T_A} + S_1 \overline{S_0} \overline{T_B}$$

Máquinas de Estado Finitos - Ejemplo




$$S'_1 = S_1 \oplus S_0$$

$$S'_0 = \bar{S}_1 \bar{S}_0 \bar{T}_A + S_1 \bar{S}_0 \bar{T}_B$$

$$\begin{aligned} L_{A1} &= S_1 \\ L_{A0} &= \bar{S}_1 S_0 \\ L_{B1} &= \bar{S}_1 \\ L_{B0} &= S_1 S_0 \end{aligned}$$



Máquinas de Estado Finitos - Ejemplo



Máquinas de Estado Finitos – Ejemplo 2

Dibuje una máquina de estados que pueda detectar cuándo ha recibido la secuencia de entrada serial 01010

S	entrada	S'
000001	0	
000001	1	
000010	0	
000010	1	
000100	0	
000100	1	
001000	0	
001000	1	
010000	0	
010000	1	
100000	0	
100000	1	

$$S'_5 = S_4 \bar{A}$$

$$S'_4 = S_3 A$$


$$S'_3 = S_2 \bar{A}$$

$$S'_2 = S_1 A$$

$$S'_1 = \bar{A} (S_0 + S_1 + S_3 + S_5)$$

$$S'_0 = A (S_0 + S_2 + S_4 + S_5)$$


$$Q = S_5$$



Máquinas de Estado Finitos – Ejemplo 2

Circuito

$$\begin{aligned}S'_5 &= S_4 \bar{A} \\S'_4 &= S_3 A \\S'_3 &= S_2 \bar{A} \\S'_2 &= S_1 A \\S'_1 &= \bar{A}(S_0 + S_1 + S_3 + S_5) \\S'_0 &= A(S_0 + S_2 + S_4 + S_5) \\Q &= S_5\end{aligned}$$





Fin
¿ Preguntas ?