Projeto e implementação da conversão A/D

Onda triangular com o ATmega2560

Fábio Miranda **Valmir Filho**

UEFS

01 de novembro de 2026

Roteiro

1. Descrição do problema
2. Análise dos requisitos
3. Microcontrolador ATmega2560
4. Gerador de funções
5. Algoritmo no microcontrolador
6. Análise em software
7. Erros estáticos
8. Características dinâmicas
9. Análise na frequência

Roteiro

1. Descrição do problema
   - Metas da entrega
2. Análise dos requisitos
3. Microcontrolador ATmega2560
4. Gerador de funções
5. Algoritmo no microcontrolador
6. Análise em software
7. Erros estáticos
8. Características dinâmicas

- Converter digitalmente uma onda triangular analógica.
- Percorrer todos os níveis de quantização entre 0 e V_{ref}, na subida e na descida.
- Atender ao erro máximo de quantização de $0,39\%$ da escala cheia.
- Transmitir as amostras ao computador via UART.
- Analisar em software o erro entre o sinal convertido e a referência triangular.

Roteiro

1. Descrição do problema
2. Análise dos requisitos
   - Resolução mínima pelo erro de quantização
   - Amostragem para cobrir os níveis
3. Microcontrolador ATmega2560
4. Gerador de funções
5. Algoritmo no microcontrolador
6. Análise em software
7. Erros estáticos
8. Características dinâmicas

Para um ADC ideal com faixa de entrada de 0 a V_{ref}, o passo de quantização é $\Delta V_{\mathrm{LSB}} = V_{ref}/2^n$. O erro fica entre $-0,5$ e $+0,5$ LSB; portanto:

$$|e_q|_{\max} = \frac{\Delta V_{\mathrm{LSB}}}{2} = \frac{V_{ref}}{2^{n+1}}.$$

Relativo à escala cheia, o requisito é:

$$\frac{|e_q|_{\max}}{V_{ref}} = \frac{1}{2^{n+1}} \leq 0,0039 \quad (0,39\%).$$

7 bits: não atende

$2^7 = 128$ níveis

Erro máximo: $0,390625\% > 0,39\%$

8 bits: atende

$2^8 = 256$ níveis

Erro máximo: $0,1953125\% \leq 0,39\%$

Resolução mínima do projeto: 8 bits.

- Um ADC de n bits tem 2^n níveis de quantização.
- Para percorrer todos os níveis na subida e na descida, são necessárias pelo menos 2 amostras por nível em um período.

$$N_{\text{amostras/período}} \geq 4 \cdot 2^n = 2^{n+2}, \qquad f_s \geq 2^{n+2} f_{tri}.$$


Para $n = 8$: $2^{8+2} = 1024$ amostras por período.

Roteiro

1. Descrição do problema
2. Análise dos requisitos
3. Microcontrolador ATmega2560
   - Arquitetura SAR
   - Características e tempo de conversão
   - Etapas da conversão ADC
   - Frequência de amostragem do projeto
   - Configuração dos registradores
4. Gerador de funções
5. Algoritmo no microcontrolador
6. Análise em software

Como funciona o ADC SAR?

Conversor por aproximações sucessivas



Fonte: Circuit Digest (2020).

- A lógica SAR testa os bits do mais significativo ao menos significativo.
- O comparador decide se cada aproximação fica abaixo ou acima de V_{in}.
- O processo termina com um código proporcional à entrada.

- **Clock da CPU:** $16\,\mathrm{MHz}$.
- **Referência usada:** $AV_{CC} \approx 5\,\mathrm{V}$, alimentação da placa vinda da USB.
- **Resolução:** 10 bits com clock do ADC entre 50 e $200\,\mathrm{kHz}$; com menos bits, o clock pode ir até $1\,\mathrm{MHz}$ (*ATmega2560 Datasheet*, 2014, p. 271 e Tab. 31-9).


Parâmetro	**10 bits**	**8 bits**
Níveis de quantização	1024	256
Clock máximo do ADC	$200\,\mathrm{kHz}$	$1\,\mathrm{MHz}$
Tempo por conversão	$65\,\mu\mathrm{s}$	$13\,\mu\mathrm{s}$
Erro de quantização	0,0488%	0,1953%
Atende a 0,39%	Sim	Sim

Escolha do projeto

8 bits atendem ao erro especificado e permitem o clock de $1\,\mathrm{MHz}$: conversão 5 vezes mais rápida.

O que acontece durante a conversão?

Conversão normal no ATmega2560: 10 bits vs. 8 bits



Duração e amostragem


- **Duração:** 13 ciclos do clock do ADC; a 1ª conversão após ligar o ADC leva 25.
- **Amostragem:** 1,5 ciclo após o início, o S/H retém V_{in} e o mantém fixo até o fim da conversão.

Clock do ADC e resolução

- **10 bits (50 a 200 kHz):** cada ciclo dura pelo menos 5 μs, tempo para o DAC interno e o comparador estabilizarem até nos degraus de $V_{REF}/1024$.
- **8 bits (até 1 MHz):** cada ciclo dura 1 μs; os 2 bits menos significativos perdem precisão, mas os 8 de cima (degraus de $V_{REF}/256$) continuam confiáveis. Por isso lemos só o *ADCH*.

Da frequência da CPU à frequência triangular

Taxa ideal máxima para a cobertura dos 256 níveis




- $f_s = 1\,\mathrm{MHz}/13 \approx 76\,923$ amostras/s.
- Para $n = 8$: $2^{8+2} = 1024$ amostras por período.
- $f_{tri,\max} = f_s/1024 \approx 75\,\mathrm{Hz}$ para uma amostra por nível em cada rampa.

  Limite teórico do ADC; interrupções, armazenamento e UART podem reduzir a taxa útil.

- **ADMUX:** selecionar AV_{CC} como referência, canal ADC0/A0 e $ADLAR = 1$ (desloca 8 bits para ADCH).
- **ADCSRA:** habilitar o ADC, o modo Free Running (não aguarda ordens para começar próxima conversão) e a interrupção de conversão; usar prescaler 16 ($\frac{16MHz}{16} = 1MHz$). interferência.
- **ISR(ADC_vect):** ler *ADCH* e armazenar a amostra no buffer; não transmitir pela UART dentro da interrupção.

Roteiro

1. Descrição do problema
2. Análise dos requisitos
3. Microcontrolador ATmega2560
4. Gerador de funções
   - Configuração do sinal triangular
5. Algoritmo no microcontrolador
6. Análise em software
7. Erros estáticos
8. Características dinâmicas



Configuração

Forma: triangular

Amplitude: $5\,\mathrm{V_{pp}}$ (nominal)

Offset: $2,5\,\mathrm{V}$ (nominal)

Frequência: $75\,\mathrm{Hz}$

0–$5\,\mathrm{V}$

De 0 a V_{ref}: passa por todos os 256 níveis

Rampa linear: o sinal fica o mesmo tempo em cada nível

Roteiro

1. Descrição do problema
2. Análise dos requisitos
3. Microcontrolador ATmega2560
4. Gerador de funções
5. Algoritmo no microcontrolador
   - Problemas observados
   - Solução final
6. Análise em software
7. Erros estáticos
8. Características dinâmicas

Problema 1: níveis superiores ausentes


A referência do ADC (tensão da USB) era maior que 5 V

Problema

O ADC usa o AV_{CC} (USB) como referência. Ela era um pouco maior que 5 V, então a triangular de 5 V não chegava ao último código (255).

Solução adotada

Aumentar levemente a amplitude e o offset: 5,045 V_{pp} e 2,55 V, para o sinal passar um pouco da escala.




Topo da curva do ADC (ilustrativo).

Problema

O gerador estava configurado para carga de $50\,\Omega$, mas a entrada do ADC é de $\approx 100\,\mathrm{M}\Omega$: chegava no pino o dobro da tensão mostrada na tela, e o topo saturava.

Solução

Configurar a carga do gerador como **High-Z**: a tela passa a mostrar a tensão que chega no pino.



Carga no gerador	Tela	No pino
$50\,\Omega$	0–5 V	0–10 V (satura)
High-Z	0–5 V	0–5 V

Problema

A conversão ADC seguida da transmissão UART causava latência e perda de sinais.

Solução

Usar um buffer de memória para armazenar as amostras antes da transmissão.


Problema

A transmissão do buffer UART fazia as leituras chegarem em intervalos diferentes, prejudicando o gráfico.

Solução

Encontrar a primeira subida pelo código 127 (aprox. $2,5\,\mathrm{V}$); a janela começa nesse ponto e cobre dois períodos em 1024 bytes.

Buffer completo: 4096 bytes






Desalinhamento entre diferentes leituras da onda.

Solução final: captura e envio em bloco

"Handshake"para envio de dados do ATmega2560 para o computador




Roteiro

1. Descrição do problema
2. Análise dos requisitos
3. Microcontrolador ATmega2560
4. Gerador de funções
5. Algoritmo no microcontrolador
6. Análise em software
   - Triangular simulada
   - Comparação no tempo
   - Curva de quantização
7. Erros estáticos

Triangular simulada

A referência para comparar com o ADC


- O ADC devolve só códigos (0 a 255). Para medir o erro, comparamos com uma referência: a triangular ideal que o gerador deveria entregar, gerada por simulação.
- A simulação usa três parâmetros:
  - **Extremos:** V_{min} e V_{max}, os valores do gerador;
  - **Período:** medido pelos cruzamentos do meio da escala, $P = 1018{,}0$ amostras (75 Hz);
  - **Fase:** deslocamento com o menor erro quadrático em relação ao sinal capturado.
- As duas curvas ficam praticamente sobrepostas.



Comparação no tempo

Zoom no meio de uma subida, captura de 75 Hz


- **Vermelho:** a referência (triangular simulada).
- **Azul:** o que o ADC leu; só valores inteiros, por isso vira escada.
- A diferença entre as duas tem duas partes:
  - o **degrau**: arredondamento da quantização;
  - a escada toda **um pouco abaixo** da reta: deslocamento fixo (offset), medido a seguir.



Curva de quantização e transições

Escada real × escada ideal, zoom nos códigos 124 a 132

- Eixo x: tensão de entrada; eixo y: código de saída.
- Cada código começa numa **transição** $T(k)$: a tensão em que a saída passa de $k-1$ para k (*datasheet*, p. 277–279).
- **Vermelho:** escada ideal. **Azul:** escada real, pelas transições medidas.
- A escada real está **deslocada para a direita** e os degraus **não têm todos a mesma largura**.
- Todos os erros estáticos saem da comparação entre as duas escadas.



Roteiro

1. Descrição do problema
2. Análise dos requisitos
3. Microcontrolador ATmega2560
4. Gerador de funções
5. Algoritmo no microcontrolador
6. Análise em software
7. Erros estáticos
   - Método de medida
   - Offset e ganho
   - DNL e INL
   - Códigos perdidos e monotonicidade

- Todos os erros saem das **transições** $T(k)$: a tensão em que o código passa de $k-1$ para k (datasheet, p. 277–279).

$$T(k) = V_{\text{min}} + (V_{\text{max}} - V_{\text{min}})\,\frac{N_{<k}}{N_{\text{total}}}$$


Escada ideal lendo só os 8 bits de cima (ADCH)

No ADC de 10 bits a transição $T_{\text{ideal}}(k)$ fica em $k - 0{,}5\,\text{LSB}_{10}$. O código de 8 bits k começa no código de 10 bits $4k$: $T_{\text{ideal}}(k) = \dfrac{4k-0{,}5}{4} = k - 0{,}125\,\text{LSB}$ (1ª transição em 0,875; última em 254,875).

Offset (datasheet, p. 277)

"*The deviation of the first transition (0x000 to 0x001) compared to the ideal transition*"


$$\text{offset} = T(1) - 0{,}875 = 1{,}54 - 0{,}875 = +\mathbf{0{,}66\,LSB}$$



Ganho (datasheet, p. 278)

"*After adjusting for offset, [...] deviation of the last transition*"

$$\text{ganho} = \Big(T(255) - \text{offset}\Big) - 254{,}875 = -\mathbf{0{,}04\,LSB}$$




INL (*datasheet*, p. 278): quanto cada transição se afasta da reta entre a 1ª e a última; é a soma acumulada das DNLs.

Resultado: de $-0{,}31$ a $+0{,}20\,\mathrm{LSB}$.

DNL (*datasheet*, p. 279): quanto a largura de cada degrau difere de 1 LSB:

$$\mathrm{DNL}(k) = \frac{T(k+1) - T(k)}{\mathrm{LSB}_{\mathrm{real}}} - 1$$


Resultado: de $-0{,}26$ a $+0{,}25\,\mathrm{LSB}$.



Códigos perdidos

Código que nunca aparece (largura zero, $\mathrm{DNL} = -1$). "*An ADC with DNL error less than ±1LSB guarantees no missing code*" (AVR127, §3.4.3).


Resultado: nenhum código perdido.



Monotonicidade

Se a entrada aumenta, o código não pode diminuir: a tensão média de cada código tem que crescer de um código para o próximo.

Resultado: monotônico.



Medido × datasheet

Valores em LSB de 8 bits (datasheet em LSB de 10 bits dividido por 4)

Erro	**Medido**	**Datasheet (típico, Tab. 31-9)**
Offset	$+0{,}66$	$-0{,}5$ $(-2\,\mathrm{LSB}_{10})$
Ganho	$-0{,}04$	$0{,}5$ $(2\,\mathrm{LSB}_{10})$
DNL (maior valor)	0,26	0,125 $(0{,}5\,\mathrm{LSB}_{10})$
INL (maior valor)	0,31	0,31 $(1{,}25\,\mathrm{LSB}_{10})$
Exatidão absoluta	$3{,}91\,\mathrm{LSB}_{10}$	$3\,\mathrm{LSB}_{10}$ (a $1\,\mathrm{MHz}$)
Códigos perdidos	0	0
Monotônico	sim	sim

O datasheet mede offset, ganho, DNL e INL com clock de $200\,\mathrm{kHz}$ e $V_{ref} = 4\,\mathrm{V}$; o projeto usa $1\,\mathrm{MHz}$.

Roteiro

1. Descrição do problema
2. Análise dos requisitos
3. Microcontrolador ATmega2560
4. Gerador de funções
5. Algoritmo no microcontrolador
6. Análise em software
7. Erros estáticos
8. Características dinâmicas
   - Taxa de amostragem e tempo de conversão
   - Faixa dinâmica

- **Taxa medida:** período medido × frequência do gerador

  $f_s = P \cdot f_{tri} = 1018{,}0 \times 75 \approx \mathbf{76\,348}$ amostras/s (datasheet: $1\,\mathrm{MHz}/13 \approx 76\,923$)

- **Tempo de conversão:**
  - modo contínuo (free running): $1/f_s = \mathbf{13{,}10}\,\mu\mathbf{s}$ (datasheet: 13 ciclos a $1\,\mathrm{MHz} = 13\,\mu s$);
  - disparando uma conversão por vez pelo programa: $\mathbf{15{,}06}\,\mu\mathbf{s}$ (média de 1000 conversões).

1. Comparação das amostras

Usa apenas a faixa sem saturação, $0{,}5 < x < 254{,}5$ (para $n = 8$). Ajusta uma reta entre referência x e saída y:

$$y_{\text{aj}} = ax + b$$

O ajuste remove diferenças de ganho (a) e offset (b).

2. Erro residual

$$e = y - (ax + b)$$

Definição geral do SINAD

SINAD (*Signal-to-Noise and Distortion Ratio*): relação sinal-ruído e distorção.

$$\text{SINAD} = 10 \log_{10} \left(\frac{P_{\text{sinal}}}{P_{\text{ruído}} + P_{\text{distorção}}} \right)$$

Implementação no código

O ajuste linear remove ganho e offset; o SINAD é calculado pela razão entre a variância do sinal ajustado e o erro quadrático médio:

$$\mathrm{SINAD} = 10\log_{10}\left(\frac{\mathrm{var}(ax)}{\mathrm{mean}(e^2)}\right)$$

Resultado medido: **46**,**3** dB. A mesma função é aplicada ao sinal ideal para comparação.

SQNR teórica

SQNR (*Signal-to-Quantization-Noise Ratio*): relação sinal-ruído de quantização. Para a onda triangular, a referência teórica é $20\log_{10}(2^n) = 6{,}02n$. Para 8 bits: **48**,**2** dB.

Bits efetivos (ENOB)


ENOB (*Effective Number of Bits*): número efetivo de bits, $\mathrm{ENOB} = \mathrm{SINAD}_{\mathrm{medida}}/6{,}02 =$ **7**,**69** bits.

Roteiro

1. Descrição do problema
2. Análise dos requisitos
3. Microcontrolador ATmega2560
4. Gerador de funções
5. Algoritmo no microcontrolador
6. Análise em software
7. Erros estáticos
8. Características dinâmicas
9. Análise na frequência

A DFT transforma uma sequência de N_0 amostras em N_0 pontos do espectro:

$$X_r = \sum_{n=0}^{N_0-1} x_n \, e^{-j\frac{2\pi}{N_0} rn}$$



Fonte: Lathi (2006).

A FFT separa as amostras pares e ímpares. Com $W = e^{-j2\pi/N_0}$, as DFTs parciais são:

$$G_r = \sum_{m=0}^{N_0/2-1} x_{2m} W^{2rm},$$

$$H_r = \sum_{m=0}^{N_0/2-1} x_{2m+1} W^{2rm}.$$

Combinação das duas partes:

$$X_r = G_r + W^r H_r, \qquad X_{r+N_0/2} = G_r - W^r H_r$$

Custo: de N_0^2 para $\frac{N_0}{2}\log_2 N_0$ multiplicações.

Exemplo: $x_n = [1, 2, 1, 0]$

$W = -j$

Pares: $g = [1, 1]$
$G_0 = 1 + 1 = 2, \quad G_1 = 1 - 1 = 0$

Ímpares: $h = [2, 0]$
$H_0 = 2 + 0 = 2, \quad H_1 = 2 - 0 = 2$


$X_0 = 2 + 2 = 4$
$X_1 = 0 + (-j) \cdot 2 = -2j$
$X_2 = 2 - 2 = 0$
$X_3 = 0 - (-j) \cdot 2 = 2j$

Igual à DFT direta.

A triangular na frequência


Só harmônicas ímpares, caindo com $1/n^2$

- Só harmônicas ímpares, com amplitude $1/n^2$: 1, 1/9, 1/25, 1/49 . . .
- A triangular é a integral da onda quadrada (Oppenheim, Ex. 3.7): a quadrada cai com $1/n$, a triangular com $1/n^2$.



Medido × ideal: módulo

Espectro discreto nas harmônicas, captura de 75 Hz





Harm.	**Medido**	**Teoria** $(1/n^2)$
1ª	1,000	1
3ª	0,111	0,111
5ª	0,040	0,040
7ª	0,021	0,020
9ª	0,013	0,012
pares	$<$ 0,001	0

Só as ímpares aparecem, caindo com $1/n^2$, como na teoria.

Medido × ideal: fase

Análise a partir do meio da escala, subindo





- A fase alterna $-90°$, $+90°$, $-90°$ ... nas harmônicas ímpares, no medido e no simulado.
- No zoom, medido e simulado diferem menos de $1°$; a diferença cresce nas harmônicas altas, que são as menores.

Referências I

CIRCUIT DIGEST. *How Does Successive Approximation (SAR) ADC Work and Where is It Best Used?* Circuit Digest, 30 out. 2020. Disponível em: `https://circuitdigest.com/article/how-does-successive-approximation-sar-adc-work-and-where-is-it-best-used`. Acesso em: 2 nov. 2026.

MICROCHIP TECHNOLOGY. *ATmega640/1280/1281/2560/2561 Datasheet: 8-bit AVR Microcontrollers with 64K/128K/256K Bytes In-System Programmable Flash.* Chandler, AZ: Microchip Technology Inc., 2014. Disponível em: `https://www.microchip.com/en-us/product/atmega2560`. Acesso em: 2 nov. 2026.

ATMEL. *AVR120: Characterization and Calibration of the ADC on an AVR.* Application Note Atmel-2559E, 2016.

ATMEL. *AVR127: Understanding ADC Parameters.* Application Note Atmel-8456D, 2016.

LATHI, B. P. *Sinais e Sistemas Lineares.* 2. ed. Porto Alegre: Bookman, 2006.

OPPENHEIM, A. V.; WILLSKY, A. S.; NAWAB, S. H. *Sinais e Sistemas.* 2. ed. São Paulo: Pearson, 2010.

Referências II

PROAKIS, J. G.; MANOLAKIS, D. G. *Digital Signal Processing: Principles, Algorithms, and Applications*. 3. ed. Upper Saddle River: Prentice Hall, 1996.