

Universidad de Costa Rica

Facultad de Ingeniería

Escuela de Ingeniería Eléctrica

IE-0624 Laboratorio de Microcontroladores

III Ciclo 2023

Laboratorio 1

Introducción a microcontroladores y manejo de GPIOs

Estudiante: Daymer Vargas Vargas, C08286

Profesor: MSc. Marco Villalta Fallas

10 de Enero 2024

1. Introducción

En el primer laboratorio se desarrolló una tómbola, la cual muestra al presionar un botón un número del 0 al 99 en dos display de 7 segmentos, al mostrar todos los valores sin ser repetidos, este parpadea 3 veces con el 99 y se reinicia el bingo. Lo cual se implementa satisfactoriamente.

Para esto se utiliza un MCU PIC12F683 para el almacenamiento de datos y gestión del proceso, se utilizan dos display de 7 segmentos conectados a dos integrados 74HC595 el cual funciona como un registro de desplazamiento, donde se graban los datos para encender o no los pines.

En software se implementa un generador de números pseudoaleatorios, se optimizan las variables a los bits necesarios para ahorrar memoria, además de enviar los flancos correctos en su debido tiempo, haciendo uso del GPIO.

Se logra mostrar 10 números sin ser repetidos, con un poco de optimización del código se puede lograr hasta el 100.

2. Nota teórica

Para el laboratorio se plantea desarrollar un simulador de tómbola, donde el número se muestre en dos displays de 7 segmentos, tenga un botón para mostrar los números, donde estos no se pueden repetir y deben ser pseudoaleatorios, y además al mostrar todos los números se debe mostrar el número 99.

Para realizar el laboratorio se utiliza el microcontrolador que se describe a continuación:

2.1. Microcontrolador PIC12F683


Forma parte de la familia de los PIC, los cuales tienen una serie de registros que funcionan como una RAM de propósito general, además es económico. El MCU tiene capacidad de interrupciones, bajo consumo de energía, rango de operación entre los 2.0V y 5.5V, modo para reducir el consumo, memoria FLASH, SRAM y EEPROM, protección de código programable, entre otras características. Para la comunicación con el exterior cuenta con 6 pines I/O con control dirección individual 2, tiene un comparador analógico, un convertidor A/D, varios Timer y un modulo de lectura para PWM.

Cuadro 1: Características generales del MCU

Device	Program Memory	Data Memory		I/O	10-bit A/D (ch)	Comparators	Timers 8/16-bit
	Flash (words)	SRAM (bytes)	EEPROM (bytes)				
PIC12F683	2048	128	256	6	4	1	2/1

Además como se comento, cuenta con 6 pines de datos y 2 de alimentación, cabe destacar que cada uno de los pines cuenta con distintas funcionalidades, las cuales se muestran en la figura 2. Donde VDD es la alimentación positiva y VSS es la tierra, y ambos los pines de alimentación.


Cuadro 2: Posibles usos para cada uno de los pines



Entre sus características eléctricas el MCU se encuentra que puede trabajar en un rango de temperaturas de -40 a 125 grados centígrados, El voltaje en Vdd debe estar entre -0.3V a 6.5V con respecto a Vss, el voltaje en los pines debe estar entre -0.3V a (Vdd+0.3V) con respecto a Vss, puede disipar hasta 800mW, puede tener en sus pines de alimentación hasta 95mA y 25mA en sus pines de I/O.

A continuación en la figura 3 se muestra el diagrama de bloques del MCU.

Cuadro 3: Diagrama de bloques del PIC12F683




Los registros mas importantes utilizados será el GPIO y el TRISIO, donde el GPIO representa el valor del PIN, y TRISIO su funcionalidad I/O.

2.2. Display de 7 segmentos NTE3078


Para mostrar los números generados pseudoaleatorios se utilizan dos displays de 7 segmentos, estos son un conjunto de 7 diodos emisiones de luz, que en función de cuales se activan, pueden representar los números o letras. Estos tiene la forma de la figura 4. Los diodos comparten ánodo, su cátodo depende de la señal de los respectivos pines a,b,c,d,e,f,g, si esta se pone el alto, la corriente fluye y enciende el diodo. [1]

Antes de nada hay que proteger el circuito de altas corrientes que probengan del integrado, para ello se tiene que la corriente por el pin debe ser de 25mA.

Cuadro 4: Display de 7 segmentos NTE3078



Cuadro 5: Distribución de diodos



Como se necesitan representar números de dos dígitos, se colocan dos displays. Cada display necesita 7 señales para funcionar, 14 en total y no se cuenta con 14 pines, por ende se opta por el usar el 74HC595.

2.3. Integrado 74HC595

Este integrado consiste en un registro desplazable de 8 bits y un FFD latch, su rango de operación es de 2.0V a 6.0V, este integrado tiene 8 pines de salida, los cuales se conectan a los 8 pines del 7 segmentos. Su funcionamiento es el siguiente, se va a encargar de almacenar los 8 bits correspondientes al número que se quiere proyectar, para ello se coloca en el pin 14 (A) el dato que se quiere poner (0 o 1), en el pin 11 (SHIFT CLK), se envía un pulso, el cual coloca el dato del pin 14, cuando se han enviado los 8 datos, se coloca 12 (LATCH CLK) en alto para hacer que los datos se envíen por los 8 pines de salida, así se reduce el número de pines de 14 a 3 necesarios para manejar los 7 segmentos, también donde al unir dos unidades mediante el pin 9, se logra tener dos displays y un registro de 16 bits. 6

Cantidad	Componente	Valor Nominal	Precio (Colones)
1	PIC12F683	—	2000
2	Display de 7 segmentos NTE3078	—	4000 c/u
2	Integrado 74HC595	—	3500 c/u
14	Resistor	100	300 c/u
1	Resistor	10000	300 c/u
1	Botón	—	100

2.7. Conceptos y temas de laboratorio

- Desplazamiento (\ll): Se utiliza ese símbolo para bajar bit a bit el dato correspondiente para encender los leds específicos del 7 segmentos para representar los números del 0 al 9.
- Mascara: Se utiliza una mascara para saber el valor del LSB, para saber si colocar un 0 o un 1, donde al aplicar la mascara 0x1 con una and, todos los valores se vuelve 0, menos el bit menos significativo.
- Números en 7 segmentos: Este proceso fue de prueba a prueba, donde se escriben los segmentos que se deben encender para mostrar cierto número, este patrón se pasa de binario a hexadecimal, para ser almacenado. También es posible guardarlo en binario.

3. Desarrollo

EN esta parte se explica el hardware y software implementado para el laboratorio a profundidad, además de mostrar los resultados de la implementación.


3.1. Hardware

El primer paso para llegar a la solución del problema, era estudiar como enviar las señales a los pines del 7 segmentos para mostrar los números, para ello se diseña un modelo basico del 7 segmentos, al realizar esta acción se descubre que son necesarios 14 pines para mostrar los números, al ver la limitante, se obta por investigar, y se observa que es popular utilizar un integrado 74HC595 para este tipo de casos, con esto se necesitan únicamente 3 pines de salida. Como se explico en la nota teórica, el integrado funciona como un FFD, hay que colocar el valor deseado en un pin, y para enviarlo se debe enviar un flanco a otro. Una vez se colocan los 16 bits correspondientes se envía un flanco para colocar en la salida los bits requeridos.

Es importante el uso de resistencias de pullDown y resistencias en las vías hacia el 7 segmentos para no sobrepasar la corriente máximo del dispositivo. Como se puede observar en la figura 8, se puede observar que la salida en el integrado es cercana a 4.4V, y su corriente no supera los 25mA, protegiendo al display. Estas protecciones no son necesarias entre el MCU y el integrado porque el integrado internamente limita su corriente.

El pin de Output enable se debe colocar a tierra para que el integrado funcione y reset debe estar conectado a 5V para que se habiliten las salidas.


Cuadro 8: Mediciones en el circuito



3.2. Software

Para la implementación en software, se sigue el diagrama de flujo de la figura 9.


Cuadro 9: Diagrama de flujo de la solución



El diagrama anterior se desarrollo como lo planteado, el unico inconveniente que se presentó en el código fue la poca memoria del MCU. Inicialmente se creo una matriz con los datos, pero esta hacía muy pesada a la variables, por ende se obta por leer los 1s y 0s con hexadecimal, es decial la secuencia para el 0 es 11111100, en hex 0xFA. COon esta implementación se logró reducir en gran medida la memoria del programa.

En la imagen 10 se muestran las señales que son enviadas por cada uno de los pines del MCU, como se puede observar se envian 16 pulsos amarillos que representan los 16 valores necesarios para imprimir un número de dos digitos, donde se toma el valor de la señal en naranja y se activa la señal en verde cuando se ha terminado de enviar los datos y se baja antes de enviar los nuevos.

Cuadro 10: Señales para colocar dos valores en los segmentos



4. Conclusiones

- Se logra realizar un buen manejo de los GPIOs, generando pulsos en los instantes corrientes, coordinados entre sí para que se colocaron los datos correctos en los flancos correspondientes.
- Se logra comprender la generación de números pseudoaleatorios, utilizando una implementación de software y el algoritmo GLC (generador lineal congruencia).
- Se logra utilizar el simulador de componentes con éxito, donde todo el hardware fue implementado ahí, realizando la configuración de los componentes basado en componentes reales.
- Se comprende muy bien el uso de un MCU, donde se debió buscar información de su funcionamiento e información sobre sus pines.
- Se logra encontrar una solución para enviar la información a los display de 7 segmentos, sin la necesidad de necesitar 14 pines distintos, con el uso de un integrado el cual funciona como un registro de desplazamiento con un latch. Además se entendió como era su funcionamiento con la ayuda de la documentación del fabricante, con ello solo fueron necesarios 3 pines de salida.
- Se logran todos los objetivos del laboratorio, donde se logran mostrar 10 números sin que se repitan, si se agrega o se optimiza el código, este sería capaz de mostrar todos los números sin repetirlos y reiniciarse.

4.1. Recomendaciones

- Se recomienda buscar un mejor método de números pseudoaleatorios, debido a que el implementado parte de una semilla constante en el código, por ende tomar el valor semilla de algún componente del sistema como un registro por ejemplo sería lo ideal.
- Mejorar el uso de memoria del código, donde se pueda optimizar el código de manera tal que se logren almacenar los 100 números que se muestran, actualmente logra mostrar 10 números sin repetirlos, debido a la memoria.
- Si se aumenta la memoria o el código, es posible modificar el parámetro definido MAX_NUMEROS a 100.

5. Apéndice


MC74HC595A

8-Bit Serial-Input/Serial or Parallel-Output Shift Register with Latched 3-State Outputs High-Performance Silicon-Gate CMOS

The MC74HC595A consists of an 8-bit shift register and an 8-bit D-type latch with three-state parallel outputs. The shift register accepts serial data and provides a serial output. The shift register also provides parallel data to the 8-bit latch. The shift register and latch have independent clock inputs. This device also has an asynchronous reset for the shift register.

The HC595A directly interfaces with the SPI serial data port on CMOS MPUs and MCUs.


- Output Drive Capability: 15 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2.0 to 6.0 V
- Low Input Current: 1.0 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 328 FETs or 82 Equivalent Gates
- Improvements over HC595
 - Improved Propagation Delays
 - 50% Lower Quiescent Power
 - Improved Input Noise and Latchup Immunity



ON Semiconductor


<http://onsemi.com>

MARKING DIAGRAMS



A = Assembly Location
WL = Wafer Lot
YY = Year
WW = Work Week

PIN ASSIGNMENT



ORDERING INFORMATION

Device	Package	Shipping
MC74HC595AN	PDIP-16	2000 / Box
MC74HC595AD	SOIC-16	48 / Rail
MC74HC595ADR2	SOIC-16	2500 / Reel
MC74HC595ADT	TSSOP-16	96 / Rail
MC74HC595ADTR2	TSSOP-16	2500 / Reel

MC74HC595A**MAXIMUM RATINGS***

Symbol	Parameter	Value	Unit
V_{CC}	DC Supply Voltage (Referenced to GND)	- 0.5 to + 7.0	V
V_{in}	DC Input Voltage (Referenced to GND)	- 0.5 to $V_{CC} + 0.5$	V
V_{out}	DC Output Voltage (Referenced to GND)	- 0.5 to $V_{CC} + 0.5$	V
I_{in}	DC Input Current, per Pin	± 20	mA
I_{out}	DC Output Current, per Pin	± 35	mA
I_{CC}	DC Supply Current, V_{CC} and GND Pins	± 75	mA
P_D	Power Dissipation in Still Air, Plastic DIP† SOIC Package† TSSOP Package†	750 500 450	mW
T_{stg}	Storage Temperature	- 65 to + 150	°C
T_L	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP, SOIC or TSSOP Package)	260	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range $GND \leq (V_{in} \text{ or } V_{out}) \leq V_{CC}$. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

*Maximum Ratings are those values beyond which damage to the device may occur.

Functional operation should be restricted to the Recommended Operating Conditions.

†Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C

SOIC Package: - 7 mW/°C from 65° to 125°C

TSSOP Package: - 6.1 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High-Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	2.0	6.0	V
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V
T _A	Operating Temperature, All Package Types	− 55	+ 125	°C
t _r , t _f	Input Rise and Fall Time (Figure 1)	V _{CC} = 2.0 V V _{CC} = 4.5 V V _{CC} = 6.0 V	0 0 0	1000 500 400
				ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V_{CC} V	Guaranteed Limit			Unit
				- 55 to 25°C	$\leq 85^\circ\text{C}$	$\leq 125^\circ\text{C}$	
V_{IH}	Minimum High-Level Input Voltage	$V_{out} = 0.1 \text{ V or } V_{CC} - 0.1 \text{ V}$ $ I_{out} \leq 20 \mu\text{A}$	2.0 3.0 4.5 6.0	1.5 2.1 3.15 4.2	1.5 2.1 3.15 4.2	1.5 2.1 3.15 4.2	V
V_{IL}	Maximum Low-Level Input Voltage	$V_{out} = 0.1 \text{ V or } V_{CC} - 0.1 \text{ V}$ $ I_{out} \leq 20 \mu\text{A}$	2.0 3.0 4.5 6.0	0.5 0.9 1.35 1.8	0.5 0.9 1.35 1.8	0.5 0.9 1.35 1.8	V
V_{OH}	Minimum High-Level Output Voltage, $Q_A - Q_H$	$V_{in} = V_{IH} \text{ or } V_{IL}$ $ I_{out} \leq 20 \mu\text{A}$	2.0 4.5 6.0	1.9 4.4 5.9	1.9 4.4 5.9	1.9 4.4 5.9	V
		$V_{in} = V_{IH} \text{ or } V_{IL}$ $ I_{out} \leq 2.4 \text{ mA}$ $ I_{out} \leq 6.0 \text{ mA}$ $ I_{out} \leq 7.8 \text{ mA}$	3.0 4.5 6.0	2.48 3.98 5.48	2.34 3.84 5.34	2.2 3.7 5.2	V
V_{OL}	Maximum Low-Level Output Voltage, $Q_A - Q_H$	$V_{in} = V_{IH} \text{ or } V_{IL}$ $ I_{out} \leq 20 \mu\text{A}$	2.0 4.5 6.0	0.1 0.1 0.1	0.1 0.1 0.1	0.1 0.1 0.1	V
		$V_{in} = V_{IH} \text{ or } V_{IL}$ $ I_{out} \leq 2.4 \text{ mA}$ $ I_{out} \leq 6.0 \text{ mA}$ $ I_{out} \leq 7.8 \text{ mA}$	3.0 4.5 6.0	0.26 0.26 0.26	0.33 0.33 0.33	0.4 0.4 0.4	V

<http://onsemi.com>

MC74HC595A**DC ELECTRICAL CHARACTERISTICS** (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				– 55 to 25 °C	≤ 85 °C	≤ 125 °C	
V _{OH}	Minimum High-Level Output Voltage, SQ _H	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
			6.0	5.9	5.9	5.9	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 2.4 mA I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	3.0	2.98	2.34	2.2	
			4.5	3.98	3.84	3.7	
			6.0	5.48	5.34	5.2	
V _{OL}	Maximum Low-Level Output Voltage, SQ _H	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
			6.0	0.1	0.1	0.1	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 2.4 mA I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	3.0	0.26	0.33	0.4	
			4.5	0.26	0.33	0.4	
			6.0	0.26	0.33	0.4	
I _{in}	Maximum Input Leakage Current	V _{in} = V _{CC} or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I _{OZ}	Maximum Three-State Leakage Current, Q _A – Q _H	Output in High-Impedance State V _{in} = V _{IL} or V _{IH} V _{out} = V _{CC} or GND	6.0	± 0.5	± 5.0	± 10	μA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND I _{out} = 0 μA	6.0	4.0	40	160	μA

NOTE: Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High-Speed CMOS Data Book (DL129/D).

AC ELECTRICAL CHARACTERISTICS (C_L = 50 pF, Input t_r = t_f = 6.0 ns)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			– 55 to 25 °C	≤ 85 °C	≤ 125 °C	
f _{max}	Maximum Clock Frequency (50% Duty Cycle) (Figures 1 and 7)	2.0	6.0	4.8	4.0	MHz
		3.0	15	10	8.0	
		4.5	30	24	20	
		6.0	35	28	24	
		6.0	35	28	24	
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Shift Clock to SQ _H (Figures 1 and 7)	2.0	140	175	210	ns
		3.0	100	125	150	
		4.5	28	35	42	
		6.0	24	30	36	
		6.0	24	30	36	
t _{PHL}	Maximum Propagation Delay, Reset to SQ _H (Figures 2 and 7)	2.0	145	180	220	ns
		3.0	100	125	150	
		4.5	29	36	44	
		6.0	25	31	38	
		6.0	25	31	38	
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Latch Clock to Q _A – Q _H (Figures 3 and 7)	2.0	140	175	210	ns
		3.0	100	125	150	
		4.5	28	35	42	
		6.0	24	30	36	
		6.0	24	30	36	
t _{PLZ} , t _{PHZ}	Maximum Propagation Delay, Output Enable to Q _A – Q _H (Figures 4 and 8)	2.0	150	190	225	ns
		3.0	100	125	150	
		4.5	30	38	45	
		6.0	26	33	38	
		6.0	26	33	38	
t _{PZL} , t _{PZH}	Maximum Propagation Delay, Output Enable to Q _A – Q _H (Figures 4 and 8)	2.0	135	170	205	ns
		3.0	90	110	130	
		4.5	27	34	41	
		6.0	23	29	35	
		6.0	23	29	35	
t _{TLH} , t _{THL}	Maximum Output Transition Time, Q _A – Q _H (Figures 3 and 7)	2.0	60	75	90	ns
		3.0	23	27	31	
		4.5	12	15	18	
		6.0	10	13	15	
		6.0	10	13	15	

MC74HC595A**AC ELECTRICAL CHARACTERISTICS** ($C_L = 50$ pF, Input $t_r = t_f = 6.0$ ns)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			– 55 to 25°C	≤ 85°C	≤ 125°C	
t_{TLH} , t_{THL}	Maximum Output Transition Time, SQ_H (Figures 1 and 7)	2.0 3.0 4.5 6.0	75 27 15 13	95 32 19 16	110 36 22 19	ns
C_{in}	Maximum Input Capacitance	—	10	10	10	pF
C_{out}	Maximum Three-State Output Capacitance (Output in High-Impedance State), $Q_A - Q_H$	—	15	15	15	pF

NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the ON Semiconductor High-Speed CMOS Data Book (DL129/D).

CPD	Power Dissipation Capacitance (Per Package)*	Typical @ 25°C, V _{CC} = 5.0 V	pF
		300	

* Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$. For load considerations, see Chapter 2 of the ON Semiconductor High-Speed CMOS Data Book (DL129/D).

TIMING REQUIREMENTS (Input $t_r = t_f = 6.0$ ns)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			25°C to – 55°C	≤ 85°C	≤ 125°C	
t_{su}	Minimum Setup Time, Serial Data Input A to Shift Clock (Figure 5)	2.0 3.0 4.5 6.0	50 40 10 9.0	65 50 13 11	75 60 15 13	ns
t_{su}	Minimum Setup Time, Shift Clock to Latch Clock (Figure 6)	2.0 3.0 4.5 6.0	75 60 15 13	95 70 19 16	110 80 22 19	ns
t_h	Minimum Hold Time, Shift Clock to Serial Data Input A (Figure 5)	2.0 3.0 4.5 6.0	5.0 5.0 5.0 5.0	5.0 5.0 5.0 5.0	5.0 5.0 5.0 5.0	ns
t_{rec}	Minimum Recovery Time, Reset Inactive to Shift Clock (Figure 2)	2.0 3.0 4.5 6.0	50 40 10 9.0	65 50 13 11	75 60 15 13	ns
t_w	Minimum Pulse Width, Reset (Figure 2)	2.0 3.0 4.5 6.0	60 45 12 10	75 60 15 13	90 70 18 15	ns
t_w	Minimum Pulse Width, Shift Clock (Figure 1)	2.0 3.0 4.5 6.0	50 40 10 9.0	65 50 13 11	75 60 15 13	ns
t_w	Minimum Pulse Width, Latch Clock (Figure 6)	2.0 3.0 4.5 6.0	50 40 10 9.0	65 50 13 11	75 60 15 13	ns
t_r, t_f	Maximum Input Rise and Fall Times (Figure 1)	2.0 3.0 4.5 6.0	1000 800 500 400	1000 800 500 400	1000 800 500 400	ns

MC74HC595A**FUNCTION TABLE**

Operation	Inputs					Resulting Function			
	Reset	Serial Input A	Shift Clock	Latch Clock	Output Enable	Shift Register Contents	Latch Register Contents	Serial Output SQ _H	Parallel Outputs Q _A – Q _H
Reset shift register	L	X	X	L, H, ↓	L	L	U	L	U
Shift data into shift register	H	D	↑	L, H, ↓	L	D SR _A ; SR _N SR _{N+1}	U	SR _G SR _H	U
Shift register remains unchanged	H	X	L, H, ↓	L, H, ↓	L	U	U	U	U
Transfer shift register contents to latch register	H	X	L, H, ↓	↑	L	U	SR _N LR _N	U	SR _N
Latch register remains unchanged	X	X	X	L, H, ↓	L	*	U	*	U
Enable parallel outputs	X	X	X	X	L	*	**	*	Enabled
Force outputs into high impedance state	X	X	X	X	H	*	**	*	Z

SR = shift register contents
LR = latch register contents

D = data (L, H) logic level
U = remains unchanged

↑ = Low-to-High
↓ = High-to-Low

* = depends on Reset and Shift Clock inputs
** = depends on Latch Clock input

PIN DESCRIPTIONS**INPUTS****A (Pin 14)**

Serial Data Input. The data on this pin is shifted into the 8-bit serial shift register.

CONTROL INPUTS**Shift Clock (Pin 11)**

Shift Register Clock Input. A low-to-high transition on this input causes the data at the Serial Input pin to be shifted into the 8-bit shift register.

Reset (Pin 10)

Active-low, Asynchronous, Shift Register Reset Input. A low on this pin resets the shift register portion of this device only. The 8-bit latch is not affected.

Latch Clock (Pin 12)

Storage Latch Clock Input. A low-to-high transition on this input latches the shift register data.

Output Enable (Pin 13)

Active-low Output Enable. A low on this input allows the data from the latches to be presented at the outputs. A high on this input forces the outputs (Q_A–Q_H) into the high-impedance state. The serial output is not affected by this control unit.

OUTPUTS**Q_A – Q_H (Pins 15, 1, 2, 3, 4, 5, 6, 7)**

Noninverted, 3-state, latch outputs.

SQ_H (Pin 9)

Noninverted, Serial Data Output. This is the output of the eighth stage of the 8-bit shift register. This output does not have three-state capability.

MC74HC595A

SWITCHING WAVEFORMS




Figure 1.




Figure 2.




Figure 3.




Figure 4.




Figure 5.






Figure 6.

TEST CIRCUITS




*Includes all probe and jig capacitance

Figure 7.




*Includes all probe and jig capacitance

Figure 8.

MC74HC595A**EXPANDED LOGIC DIAGRAM**


<http://onsemi.com>

7

MC74HC595A**TIMING DIAGRAM**

MC74HC595A**PACKAGE DIMENSIONS**


PDIP-16
N SUFFIX
CASE 648-08
ISSUE R

**NOTES:**

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.740	0.770	18.80	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.39	0.53
F	0.040	0.070	1.02	1.77
G	0.100 BSC		2.54 BSC	
H	0.050 BSC		1.27 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.130	2.80	3.30
L	0.295	0.305	7.50	7.74
M	0°	10°	0°	10°
S	0.020	0.040	0.51	1.01

SOIC-16
D SUFFIX
CASE 751B-05
ISSUE J


**NOTES:**

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	9.80	10.00	0.386	0.393
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.35	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	5.80	6.20	0.229	0.244
R	0.25	0.50	0.010	0.019

MC74HC595A**PACKAGE DIMENSIONS**

TSSOP-16
DT SUFFIX
CASE 948F-01
ISSUE O




- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 2. CONTROLLING DIMENSION: MILLIMETER.
 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE.
 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION. INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE.
 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION.
 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY.
 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE -W-.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	4.90	5.10	0.193	0.200
B	4.30	4.50	0.169	0.177
C	—	1.20	—	0.047
D	0.05	0.15	0.002	0.006
F	0.50	0.75	0.020	0.030
G	0.65 BSC		0.026 BSC	
H	0.18	0.28	0.007	0.011
J	0.09	0.20	0.004	0.008
J1	0.09	0.16	0.004	0.006
K	0.19	0.30	0.007	0.012
K1	0.19	0.25	0.007	0.010
L	6.40 BSC		0.252 BSC	
M	0°	8°	0°	8°

MC74HC595A

Notes

MC74HC595A

ON Semiconductor and  are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION**NORTH AMERICA Literature Fulfillment:**

Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada
Email: ONlit@hibbertco.com
Fax Response Line: 303-675-2167 or 800-344-3810 Toll Free USA/Canada

N. American Technical Support: 800-282-9855 Toll Free USA/Canada

EUROPE: LDC for ON Semiconductor – European Support

German Phone: (+1) 303-308-7140 (M-F 1:00pm to 5:00pm Munich Time)
Email: ONlit-german@hibbertco.com
French Phone: (+1) 303-308-7141 (M-F 1:00pm to 5:00pm Toulouse Time)
Email: ONlit-french@hibbertco.com
English Phone: (+1) 303-308-7142 (M-F 12:00pm to 5:00pm UK Time)
Email: ONlit@hibbertco.com

EUROPEAN TOLL-FREE ACCESS: 00-800-4422-3781

*Available from Germany, France, Italy, England, Ireland

CENTRAL/SOUTH AMERICA:

Spanish Phone: 303-308-7143 (Mon-Fri 8:00am to 5:00pm MST)
Email: ONlit-spanish@hibbertco.com

ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support

Phone: 303-675-2121 (Tue-Fri 9:00am to 1:00pm, Hong Kong Time)
Toll Free from Hong Kong & Singapore:
001-800-4422-3781
Email: ONlit-asia@hibbertco.com

JAPAN: ON Semiconductor, Japan Customer Focus Center
4-32-1 Nishi-Gotanda, Shinagawa-ku, Tokyo, Japan 141-8549
Phone: 81-3-5740-2745
Email: r14525@onsemi.com

ON Semiconductor Website: <http://onsemi.com>

For additional information, please contact your local Sales Representative.

MC74HC595A/D



NTE3078 & NTE3079 0.56" Single Digit Numeric Display Seven Segment, RHDP

Description:

The NTE3078 (Common Anode) and NTE3079 (Common Cathode) are 0.56 inch (14.2mm) height single digit displays utilizing LED chips which are made from GaAsP on a GaAs substrate.

Features:


- 0.56 Inch (14.2mm) Digit Height
- Low Power Requirement
- Excellent Characters Appearance
- Catagorized for Luminous Intensity
- IC Compatible
- Easy Mounting on PC Board or Socket

Absolute Maximum Ratings: ($T_A = +25^\circ\text{C}$ unless otherwise specified)

Power Dissipation (Per Segment), P_T	55mW
Peak Forward Current (Per Segment, 1/10 Duty Cycle, 0.1ms Pulse Width), $I_{F\text{peak}}$	160mA
Continuous Forward Current (Per Segment), I_F	25mA
Derate Linearly from 25°C (Per Segment)	0.30mA/ $^\circ\text{C}$
Reverse Voltage (Per Segment), V_R	5V
Operating Temperature Range, T_{opr}	-25° to $+85^\circ\text{C}$
Storage Temperature Range, T_{stg}	-25° to $+85^\circ\text{C}$
Lead Temperatue (During Solder, 1/16" Below Seating Plane, 3sec max), T_L	$+260^\circ\text{C}$

Electrical/Optical Characteristics: ($T_A = +25^\circ\text{C}$ unless otherwise specified)

Parameter	Symbol	Test Conditions	Min	Typ	Max	Unit
Average Luminous Intensity	I_V	$I_F = 10\text{mA}$	200	500	—	μcd
Peak Emission Wavelength	λ_P	$I_F = 20\text{mA}$	—	655	—	nm
Spectral Line Half-Width	$\Delta\lambda$	$I_F = 20\text{mA}$	—	24	—	nm
Forward Voltage, Any Segment or D.P.	V_F	$I_F = 20\text{mA}$	—	1.7	2.0	V
Reverse Current, Any Segment or D.P.	I_R	$V_R = 5\text{V}$	—	—	100	μA
Luminous Intensity Matching Ratio	I_{V-m}	$I_F = 20\text{mA}$	—	—	2:1	



Referencias

- [1] Matthew B Akanle and Victoria Oguntosin. A digital indicator system with 7-segment display. In *Journal of Physics: Conference Series*, volume 1299, page 012139. IOP Publishing, 2019. 2.2