

Министерство образования и науки Российской Федерации
Московский физико-технический институт (государственный университет)

Физтех-школа радиотехники и компьютерных технологий
Кафедра микропроцессорных технологий в интеллектуальных системах управления

Выпускная квалификационная работа магистра

Изменение трасс исполнения для модификации записанных образов памяти

Автор:

Студент М01-4076 группы
Матренин Василий Николаевич

Научный руководитель:

Лисицын Сергей Алексеевич

Научный консультант:

Матвеев Сергей Владимирович



Москва 2026

Аннотация

Трасса исполнения представляет собой упорядоченный набор записей о событиях, происходивших в ходе трассировочного запуска приложения [39; 53]. Такие трассы широко применяются в индустрии для решения различных задач, в том числе для анализа производительности платформ [15; 39; 54]. В работе рассматривается задача адаптации трасс исполнения, записанных для RISC-архитектуры, к новой конфигурации системы памяти. Настройки системы памяти трассируемой платформы могут отличаться от настроек целевой платформы, поэтому требуется изменить записанный в трассе образ памяти, сохранив согласованность потоков управления и данных.

Цель работы – разработать средство для модификации трасс, которое переносит области образа памяти в соответствии с ограничениями новой конфигурации. Решение анализирует граф потока данных для поиска и модификации адресов и смещений в трассе. Описаны алгоритмы для сбора и анализа данного графа, а также симуляционный проход по модифицированной трассе для обработки граничных случаев. Рассмотренный подход позволяет получать консистентные и репрезентативные трассы.

Показано, что временная и пространственная сложности обработки трасс линейны по числу инструкций и зависимостей по данным. Предложены метрики для оценки влияния модификаций на репрезентативность трасс, приведены результаты запусков средства на целевых трассах заказчика для одной конфигурации системы памяти. Решение применяется для анализа поведения разрабатываемой платформы на целевых сценариях исполнения.

Содержание

Аббревиатуры	5
Математические обозначения	5
Словарь терминов	5
1 Введение	7
1.1 Трассы исполнения	7
1.2 Репрезентативность трасс	9
1.3 Виртуальное адресное пространство	10
1.4 Цель работы	11
2 Обзор существующих решений	12
2.1 Позиционно-независимый код	12
2.2 Компоновщики	12
2.3 Компиляторы	13
2.4 Сборщики мусора ВМ	14
2.5 Динамическое восстановление вырезанных таблиц перемещений	14
2.6 Недостатки существующих решений	15
3 Решение задачи	16
3.1 Архитектура решения	16
3.2 Генерация карты перемещений	17
3.3 Сбор графа потока данных	18
3.4 Генерация модификаций трассы	22
3.4.1 Поиск адресов и смещений	24
3.4.2 Симуляционный проход по модифицированной трассе	26
3.5 Запись модифицированной трассы	27
3.6 Симуляция по трассе	27
3.7 Тестирование	29
3.8 Оценка решения	33
3.8.1 Пространственная и временная сложность	33
3.8.2 Оценка репрезентативности трасс	34
3.8.3 Профилировка решения по памяти	35

3.8.4	Тестовые запуски на целевых трассах	35
3.9	Возможные направления дальнейшего развития решения	37
3.9.1	Поддержка граничных случаев	38
3.9.2	Оптимизация по памяти	38
3.9.3	Поддержка векторных регистров	39
3.9.4	Модификация защищенных адресов	39
4	Заключение	41
A	Экспериментальные данные	48

Аббревиатуры

ASLR Address Space Layout Randomization, рандомизация адресного пространства. 12

GOT Global Offset Table, глобальная таблица смещений. 12

PIC Position-Independent Code, позиционно-независимый код. 12

PLT Procedure Linkage Table, таблица связывания процедур. 12

ВМ виртуальная машина языка программирования. 14

ГПД граф потока данных. Вершины графа моделируют инструкции трассы. Ребра графа задают зависимости по данным между инструкциями: значение, вычисленное или переданное одной инструкцией, используется другой инструкцией. С каждым ребром ассоциируются передаваемое значение и локация, в которой это значение находилось в момент трассировки, например регистр или область памяти. Термины вершина, динамическая инструкция и, если это не приводит к неоднозначности, инструкция используются взаимозаменяемо.. 16

ОС операционная система. 8

ПО программное обеспечение. 29

Математические обозначения

$G = (V, E)$ ГПД, где: V – множество вершин графа, E – множество ребер графа. 18

$\mathcal{P}(E)$ Множество всех подмножеств ребер ГПД. 18

Словарь терминов

Адресное ребро Ребро ГПД, значение которого используется целевой инструкцией в качестве адреса или считается адресом по другим косвенным признакам. 24

Инструкция приложения (статическая инструкция) Статическая машинная инструкция, расположенная в памяти трассируемой программы. 7

Инструкция трассы (динамическая инструкция) Записи трассы исполнения, отвечающие одному выполнению инструкции приложения. Далее, если не оговорено иное, под инструкцией понимается именно динамическая инструкция. 7

Исходное адресное ребро Ребро ГПД, на котором заканчивается построение обратного пути из адресного ребра в алгоритме поиска адресов. Значение этого ребра рассматривается как исходное значение, из которого формируется адрес. 25

Модуль Библиотека или приложение. 12

Модульное тестирование Тестирование группы связанных компонентов, образующих законченный модуль системы. Проверяет корректность взаимодействия внутри модуля и его интерфейсов. 29

Псевдоинструкция Служебная вершина-исток ГПД, не отвечающая реальной инструкции трассы. Используется для отображения зависимостей, не порождаемых отдельными инструкциями, или для добавления вспомогательных зависимостей. 18

Репрезентативность трассы Степень соответствия трассы исполнения заданному целевому сценарию, оцениваемая по набору формализованных метрик, отражающих структуру, частотные характеристики, временные параметры и иные существенные свойства исполнения. 9

Сквозное тестирование (end-to-end testing) Тестирование полного бизнес-сценария в условиях, максимально приближенных к реальным. Проверяет работу всех компонентов системы вместе, включая внешние зависимости. 29

Трасса исполнения Набор упорядоченных записей о событиях, происходивших во время трассировочного запуска приложения. В рамках данной работы рассмотрены трассы для RISC-архитектуры. 7

Юнит тестирование Тестирование минимального фрагмента кода (функции или метода) в изоляции от других компонентов. 29

1 Введение

1.1 Трассы исполнения

Трасса исполнения представляет собой упорядоченный набор записей о событиях: исполнениях инструкций, операциях с памятью, системных вызовах, сигналах и т. д., происшедших во время трассировочного запуска приложения.

Трассы исполнения применяются в индустрии для различных задач, таких как микроархитектурный анализ приложений, сбор профилей исполнения, отладка [7; 14; 39; 40; 54]. В рамках данной работы рассмотрены трассы для RISC-архитектуры.

Трасса может содержать записи для нескольких потоков исполнения, однако для простоты в дальнейшем будем рассматривать только трассы исполнения с одним потоком. Описанное в данной работе решение нетрудно обобщается на трассы с произвольным числом потоков.

Будем называть инструкцией приложения (статической инструкцией) статическую машинную инструкцию, расположенную в памяти трассируемой программы. Записи трассы исполнения, отвечающие одному выполнению инструкции приложения, назовем инструкцией трассы (динамической инструкцией). Далее, если не оговорено иное, под инструкцией понимается именно динамическая инструкция.

Рассматриваемые трассы исполнения содержат следующие основные виды записей:

- Начальное регистровое состояние

Содержит значения регистров общего назначения, векторных регистров и условных флагов в момент начала трассировки. Также такие записи используются для отображения состояния машины при переключениях контекста исполнения (обработка сигналов, изменение уровня привилегий).

- Исполнение инструкции

Содержит информацию об исполнении инструкции: адрес, кодировку и номер инструкции в трассе. С данной записью могут быть ассоциированы обращения в память и записи в регистры (см. ниже).

- Обращение в память

Содержит адрес, размер, данные и тип обращения (запись или чтение). Одна инструкция может иметь несколько ассоциированных с ней обращений к памяти. Данные для чтения из памяти соответствуют состоянию памяти до исполнения инструкции.

- Запись в регистр общего назначения

Содержит идентификатор регистра и его значение **после** исполнения инструкции. Одна инструкция может иметь несколько ассоциированных с ней записей в регистры. Такие записи используются для отслеживания изменений регистров общего назначения системными (системные вызовы, чтения системных регистров) и другими инструкциями.

Изменения памяти, осуществляемые операционной системой (ОС) или другими потоками исполнения, будут отражены в трассе (в записях для рассматриваемого потока) только косвенно: при чтении памяти может быть прочитано новое значение, не соответствующее образу памяти, который наблюдался ранее. На рис. 1 приведен пример трассы исполнения, который, в частности, иллюстрирует данную особенность: из памяти читается значение 0x0 (запись 2); системный вызов (запись 3) изменяет состояние памяти, однако эта информация напрямую не попадает в трассу; из памяти читается новое значение 0xff (запись 6).




Рис. 1: Пример трассы исполнения.

При анализе трасс исполнения часто используются симуляторы [1; 48]. В таких случаях в состояние симулятора пробрасываются данные из трассы; для рассматриваемых трасс это начальное регистровое состояние, коды инструкций, данные для чтений из памяти, новые значения регистров общего назначения. При этом зачастую потоки управления и данных симулятора проверяются на соответствие трассе для детектирования ошибок симуляции или невалидных трасс. Такой подход называется симуляцией по трассе.

Описанные особенности трасс исполнения и их обработки позволяют существенно модифицировать записанные сценарии и получать валидные трассы для дальнейшей обработки: можно изменить или добавить необходимые записи для коррекции потоков управления

и данных. На рис. 2 приведен пример модифицированной трассы исполнения. Измененные данные выделены красным цветом.




Рис. 2: Пример модифицированной трассы исполнения.

1.2 Репрезентативность трасс

Репрезентативность трассы – это степень соответствия трассы исполнения заданному целевому сценарию, оцениваемая по набору формализованных метрик, отражающих структуру, частотные характеристики, временные параметры и иные существенные свойства исполнения. Для оценки репрезентативности обычно сопоставляются метрики, характеризующие целевой сценарий исполнения, и метрики, получаемые при анализе трассы, собранной в ходе выполнения этого сценария. Значения метрик могут расходиться по разным причинам: трассировка может влиять на поведение приложения; используемая модель или методы анализа трасс могут искажать получаемые значения; на исследуемую нагрузку могут влиять внешние факторы.

Как уже было упомянуто ранее, данная работа сфокусирована на использовании трасс для анализа производительности разрабатываемых платформ. Поэтому основными целевыми метриками являются значения микроархитектурных счетчиков. Для оценки репрезентативности сличаются счетчики, снятые с трассируемого приложения, и счетчики, полученные от используемой модели (сконфигурированной для симуляции трассируемой системы).

При обработке некоторых записей трассы исполнения моделью появляется необходимость компенсации ее состояния. Пример: из памяти прочитано новое значение, которое ранее не наблюдалось – требуется модификация памяти симулятора для корректного продолжения работы. Подобные изменения состояния модели производятся посредством исполнения

дополнительного кода (далее – компенсационный код), что может существенно искажать собираемые метрики. Более того, компенсационный код фиксирован для каждой инструкции приложения – единожды произошедшая при симуляции инструкции трассы компенсация приводит к добавлению компенсационного кода для **всех** инструкций трассы, отвечающих той же инструкции приложения. Поэтому репрезентативность трасс исполнения существенно зависит от компенсаций, требуемых при обработке.

Подробно методология сбора микроархитектурных метрик и оценки репрезентативности трасс в данной работе рассмотрена не будет. Однако будут приведены метрики, используемые для предварительной оценки качества получаемых трасс.

1.3 Виртуальное адресное пространство

Большинство современных компьютерных систем поддерживает виртуализацию адресного пространства [6]. Данная технология позволяет отображать (транслировать) адреса оперативной памяти, используемые кодом (виртуальные адреса), в адреса аппаратуры (физические адреса). Такой подход позволяет запускать множество приложений изолированно в одинаковой среде исполнения. Виртуальные адреса приложений могут пересекаться, однако при обращении к памяти будут использованы разные физические адреса. Карты трансляции формирует операционная система по запросам приложений и загрузчиков.

При этом трансляция адресов обычно происходит постранично: виртуальное адресное пространство разбивается на непрерывные блоки одинакового размера (виртуальные страницы), последовательные адреса внутри одного блока отображаются в последовательные физические адреса (адреса физической страницы). Размер страницы – очень важный параметр системы, напрямую влияющий на производительность. Уменьшение размера страницы приводит к замедлению трансляции адресов, а увеличение – к большему расходу памяти. Типовые размеры страниц для современных систем: 4096, 16384 и 65536 байт.

К другим настройкам адресации можно отнести расположение запрещенных областей виртуального адресного пространства – областей, использование которых пользовательским кодом запрещено или ограничено. Такие области могут быть заняты данными операционной системы, зарезервированы для будущих расширений, а также использоваться для детектирования ошибок адресации (например, нулевая страница и сторожевые страницы). Подобные области могут быть доступны из пользовательского кода только на чтение или недоступны вовсе.

Также многие современные системы имеют ограничения на создание отображений с правами на исполнение и запись (WX-права) для повышения безопасности [30; 52].

1.4 Цель работы

Трассы исполнения могут быть использованы для анализа производительности разрабатываемых платформ. В случае когда настройки системы памяти новой платформы отличаются от настроек устройства, на котором выполняется трассировка, появляется необходимость адаптации трасс под конфигурацию новой системы. Это мотивирует разработку решения, позволяющего модифицировать записанные в трассах образы памяти в соответствии с ограничениями новой конфигурации. Для достижения данной цели достаточно разработать решение, позволяющее перемещать регионы образов памяти в соответствии с новыми ограничениями.

Цель работы: Разработать решение, позволяющее изменять трассы исполнения для модификации записанных в них образов памяти приложений в соответствии с ограничениями новой конфигурации системы памяти.

Задачи:

- Разработать решение, позволяющее перемещать регионы записанных в трассах образов памяти для удовлетворения ограничений новой конфигурации системы памяти.
- Протестировать решение на наборе целевых трасс заказчика.
- Оценить влияние производимых модификаций на репрезентативность трасс.

Работа будет осуществляться в рамках проекта для сбора и анализа трасс исполнения. Будут использованы некоторые компоненты проекта, внешние по отношению к разрабатываемому решению: функциональный симулятор целевой архитектуры, библиотека для чтения и записи трасс исполнения.

2 Обзор существующих решений

В данной главе будут рассмотрены существующие решения в области переноса кода и данных.

2.1 Позиционно-независимый код

Позиционно-независимый код (Position-Independent Code, PIC) [8; 31] – это код, который может быть размещен по любому адресу. PIC-библиотека или приложение (модуль) напрямую не использует фиксированные адреса и для доступа к коду и данным использует относительные смещения или глобальную таблицу смещений (Global Offset Table, GOT) и таблицу связывания процедур (Procedure Linkage Table, PLT) [8; 49]. PIC-модули могут быть загружены по любым адресам, что позволяет использовать их с технологией рандомизации адресного пространства (Address Space Layout Randomization, ASLR) и существенно упрощает динамическое связывание библиотек.




Рис. 3: Схема работы PLT: первый вызов процедуры [8].




Рис. 4: Схема работы PLT: последующие вызовы [8].

Данная технология используется на целевой платформе, что упрощает модификацию записанного в трассе образа памяти, так как при переносе PIC-сегмента целиком относительная адресация внутри сегмента будет работать как в оригинальном сценарии (смещения между символами сегмента не изменятся). Однако исходные адреса кода и данных могут остаться на стеке, в куче и GOT. Также относительная адресация внутри одного модуля перестанет корректно работать в случае переноса сегментов модуля с разными смещениями.

2.2 Компоновщики

В ходе статической компоновки [31] из набора объектных файлов и статических библиотек создается один готовый исполняемый файл или библиотека (статическая или динамическая). Сегменты кода и данных входных файлов объединяются, происходит разрешение

символов, с помощью данных из таблиц перемещений производятся замены адресов и смещений в коде и данных на финальные. Результирующий модуль содержит код и данные входных объектных файлов и статических библиотек, все символы разрешаются при компоновке.

Статическая компоновка позволяет осуществлять интермодульные оптимизации (post-link optimizations) и уменьшает вычислительные расходы на загрузку приложения, так как связывание происходит один раз при компоновке исполняемого файла. При этом данный метод может существенно увеличивать нагрузку на подсистему памяти во время исполнения множества приложений с одинаковыми зависимостями, поскольку код и данные каждой статической библиотеки будут продублированы в каждом приложении.

При динамической компоновке [31; 49] разрешение символов динамических библиотек откладывается до их загрузки (или даже непосредственно до использования). Компоновщик проверяет, что все внешние символы экспортируются какой-то из динамических библиотек, записывает имена динамических библиотек и их символов, создает GOT и PLT. Адреса динамически связываемых символов разрешаются во время их загрузки или использования специально сгенерированным кодом с помощью таблиц перемещений.

Динамическая компоновка позволяет ОС единожды загрузить динамическую библиотеку и предоставить ее код и данные в общее пользование всем зависимым процессам. Применение данного подхода позволяет существенно снижать потребление памяти современных систем. При этом динамическое связывание происходит непосредственно во время исполнения приложения, что приводит к дополнительным вычислительным расходам.

Следует отметить, что в обоих сценариях используются подготовленные компилятором и компоновщиком таблицы перемещений, т. е. локации заменяемых адресов и смещений известны.

2.3 Компиляторы

При однопроходной или двухпроходной компиляции адреса целевых меток кода могут быть неизвестны на момент генерации инструкций перехода (здесь и далее в этом разделе имеются в виду машинные инструкции) на эти метки. Часто для корректного формирования инструкций перехода используется метод отложенного связывания (backpatching) [16]. При таком подходе инструкции перехода, для которых неизвестны смещения до целевых меток, генерируются с незаполненными смещениями, а локации таких инструкций помещаются в список для дальнейшего исправления. Когда расположение целевой метки становится известным (например, после обработки всей единицы трансляции), смещения зависимых инструкций заполняются корректными значениями.

Данный подход позволяет генерировать код без дополнительных полных проходов по промежуточному представлению. В качестве недостатков этого метода можно выделить затраты памяти на хранение вспомогательной информации и потенциальное усложнение оптимизаций, переставляющих участки кода.

2.4 Сборщики мусора ВМ

Среды выполнения многих языковых виртуальных машин (ВМ) включают сборщики мусора [25; 47], которые помимо освобождения неиспользуемой памяти могут перемещать используемые данные для решения проблемы фрагментации памяти, улучшения кеш-локальности и других оптимизаций.

Одним из наиболее распространенных семейств алгоритмов сборки мусора является семейство трассирующих сборщиков мусора. Зависимости между объектами, расположенными в памяти виртуальной машины, можно представить в виде направленного графа (граф объектов). Вершины графа – объекты, ребра – ссылки между объектами. Для определения того, какие объекты можно удалять и как обновлять ссылки на еще используемые объекты при их перемещении, осуществляются обходы графа из "корневых" объектов: объектов, расположенных на регистрах и стеке ВМ, глобальных объектов, и т. д. Объекты, недостижимые из корневых объектов, можно очищать. А для перемещаемых объектов в ходе такого обхода собираются все ссылки, которые необходимо обновить.

Описанная методология позволяет эффективно освобождать память (в том числе очищать объекты, использующие циклические ссылки) и осуществлять дефрагментацию используемой памяти.

2.5 Динамическое восстановление вырезанных таблиц перемещений

Старые бинарные выпуски библиотек могут являться позиционно-зависимыми, что делает системы, которые используют подобные версии библиотек, уязвимыми для атак повторного использования кода (code reuse attacks). В [38] представлен метод динамического восстановления таблиц перемещений для позиционно-зависимых библиотек, из которых была вырезана данная информация. Технология применяется для частичной рандомизации адресов загрузки позиционно-зависимых библиотек, что повышает безопасность уязвимых систем.

При загрузке позиционно-зависимой библиотеки код загружается по случайным адресам, а адреса, зарезервированные для кода библиотеки (старые адреса кода), запрещаются для использования через механизмы операционной системы, такие как mmap. При досту-

пе к старым адресам кода производится обработка системного исключения, в ходе которой анализируется паттерн обращения и либо осуществляется замена адреса на перемещенный, либо обращение помечается как потенциально вредоносное и выводится ошибка.




Рис. 5: Схема загрузки позиционно-зависимых библиотек с частичной рандомизацией адресов [38]

2.6 Недостатки существующих решений

Все описанные в данной главе решения для переноса кода и данных либо используют подготовленные заранее локации адресов и смещений, либо восстанавливают эти локации из доступной информации о коде, либо работают с ограниченным набором краевых случаев (например, перемещают только код).

Локации адресов и смещений, находящихся среди данных трасс исполнения, известны только частично: записи для обращений в память содержат адреса, но предшествующий поток данных для этих адресов неизвестен; известны адреса исполняемого кода, но локации, в которых хранятся адреса и смещения для переходов потока управления, отсутствуют. При этом необходима поддержка переноса различных областей памяти: кучи, стека, кода, константных данных и т. д.

Недостатки существующих подходов в рамках ограничений рассматриваемой задачи мотивируют разработку нового решения, восстанавливающего информацию о потоках исполнения и данных для детектирования адресов и смещений в трассе.

3 Решение задачи

В данной главе будет рассмотрено решение поставленной задачи. Решение разработано на языке программирования C++.

3.1 Архитектура решения

Общая схема решения представлена на рис. 6.




Рис. 6: Общая схема решения.

Обработка трассы происходит в четыре стадии:

1. Генерация карты перемещений

На этой стадии генерируется карта перемещений областей памяти, удовлетворяющая новым ограничениям, обусловленным изменением настроек адресации.

2. Сбор графа потока данных (ГПД)

На данной стадии осуществляется симуляционный проход по трассе, в ходе которого собирается ГПД. Затем осуществляется ряд обходов графа, в ходе которых собирается вспомогательная информация, размечающая его.

3. Генерация модификаций трассы

Генерация происходит в два этапа:

(а) Поиск адресов на ГПД и генерация первичных модификаций

- (b) Симуляционный проход по модифицированной трассе и генерация вторичных модификаций

4. Запись модифицированной трассы

Генерируемые модификации могут изменять существующие и добавлять новые записи, обеспечивая консистентность выходной трассы. Примеры возможных модификаций были представлены в разделе 1.1. Некоторые модификации могут снижать репрезентативность выходной трассы, так как будут приводить к изменению целевых счетчиков при дальнейшей ее обработке.

3.2 Генерация карты перемещений

На данной стадии с трассы собирается карта прав доступа для всех используемых приложением адресов. Далее производится слияние близких областей памяти с разрешенными комбинациями прав доступа. Максимальное расстояние для слияния областей является параметром командной строки. Затем производится перемещение полученных областей памяти в соответствии с новыми ограничениями адресации:

- При наличии в исходной карте прав доступа областей с запрещенными комбинациями прав выводится ошибка – корректное преобразование трассы невозможно.
- Области, при слиянии прав доступа которых получится комбинация прав, запрещенная новыми настройками адресации, размещаются на расстоянии, превышающем новый размер страниц памяти.
- Также перемещение производится только в области памяти, разрешенные новой конфигурацией.

Полученная карта перемещений используется последующими стадиями для анализа адресации и корректной замены адресов. Пример генерации карты перемещений приведен на рис. 7.




Рис. 7: Пример генерации карты перемещений.

3.3 Сбор графа потока данных

Обозначим $G = (V, E)$ – граф потока данных, где V – множество вершин графа, $E \subseteq V \times V$ – множество ребер графа. Также обозначим: $\mathcal{P}(E)$ – множество всех подмножеств ребер графа. Вершины графа моделируют инструкции трассы. Ребра – зависимости между инструкциями по данным. С каждым ребром ассоциируются значение и локация, по которой данное значение располагалось во время трассировки, например регистр или область памяти. Термины вершина, динамическая инструкция и, если это не приводит к неоднозначности, инструкция используются взаимозаменяемо. Для представления графа потока данных используется реализация списка смежности из библиотеки boost graph (`boost::adjacency_list`) [10; 11].

Boost graph позволяет ассоциировать с вершинами и ребрами пользовательские данные. Для инструкций хранятся: номер инструкции в трассе, адрес инструкции, ее код. Для ребер хранятся: восьмибайтное значение и его локация (уже упомянутые ранее) – в памяти или на регистре общего назначения, модификаторы значения: тип расширения, размеры битовых сдвигов, и т. п. Заметим, что размер значения фиксированный, зависимости по значениям большего размера отображаются с помощью нескольких ребер.

На графе есть вершины, не соответствующие реальным инструкциям (вершина "начальное состояние" на рис. 8). Будем называть такие вершины псевдоинструкциями. Такие вершины всегда являются истоками и используются для отображения зависимостей, не порожденных отдельными инструкциями, или для добавления вспомогательных зависимостей:

- Вершина начального состояния – для зависимостей от начального состояния памяти или начальных значений регистров.
- Вершина внешних зависимостей по памяти – для зависимостей по памяти, модифицированной другим потоком или ОС.

Пример: из памяти прочитано значение, не соответствующее текущему образу памяти. Данное значение могло быть записано другим потоком или ОС во время системного вызова или обработки системного исключения. На графе данная зависимость будет представлена в виде ребра, выходящего из вершины внешних зависимостей и входящего в инструкцию, прочитавшую новое значение.

- Вершина сложных зависимостей по памяти – для зависимостей по памяти от нескольких инструкций.

В данный момент полноценная поддержка таких зависимостей отсутствует.



Рис. 8: Пример графа потока данных.

Сбор графа потока данных начинается с симуляционного прохода по трассе (блок-схема алгоритма представлена на рис. 9), в ходе которого собираются:

- Граф потока данных.
- Данные вершин.
- Данные ребер, кроме модификаторов значений (таких как размеры битовых сдвигов и т. п.).
- Карта, отображающая идентификаторы инструкций в дескрипторы, с помощью которых осуществляется доступ к вершинам.

- Карта зависимостей инструкций от флагов условий.

Заметим, что зависимости между инструкциями по флагам условий хранятся отдельно от графа потока данных. Данное решение позволяет разделить разнородные зависимости, что существенно упрощает обработку.




Рис. 9: Блок-схема алгоритма симуляционного прохода по трассе.

После симуляционного прохода производится ряд обходов графа, в ходе которых собираются:

- Карты подсказок для алгоритмов анализа адресов.
- Модификаторы значений для ребер графа.

Карты подсказок позволяют получать вспомогательные данные для вершин и ребер графа (примеры фрагментов ГПД и сформированных для них подсказок представлены на рис. 10):

- $src_edge_hints: E \rightarrow E$ задает порядок обратного обхода графа для алгоритма поиска адресов в ряде краевых случаев. Формируется с помощью набора эвристик.
- $dst_edge_hints: E \rightarrow 2^E = src_edge_hints^{-1}$ задает порядок прямого обхода графа для алгоритма поиска адресов в ряде краевых случаев. Задает обратное многозначное отображение для src_edge_hints .

- $\text{base_edge_hints}: V \rightarrow E$ отображает вершины в соответствующие им входные ребра базовых адресов.
- $\text{offset_edge_hints}: V \rightarrow E$ отображает вершины в соответствующие им входные ребра смещений адресов.




Рис. 10: Примеры фрагментов ГПД и сформированных для них подсказок.

На рис. 11 представлена UML-диаграмма классов для модуля, отвечающего за сбор и анализ графа потока данных (модуль ГПД) [34; 46].




Рис. 11: UML-диаграмма классов для модуля ГПД.

3.4 Генерация модификаций трассы

Для генерации трасс с консистентными потоками управления и данных необходимо поддержать модификации для следующих данных трассы (см. раздел 1.1):

- Начальное регистровое состояние

Начальное регистровое состояние может содержать адреса, которые необходимо заменить в соответствии с картой перемещений.

- Обращения к памяти

Обращения к памяти должны происходить по измененным адресам. Также данные этих обращений могут сами по себе быть адресами.

- Значения регистров общего назначения

Регистровые значения, используемые в качестве адресов, должны быть заменены.

Для упрощения задачи запретим добавлять записи типа "обращение в память" и модифицировать размеры и типы обращений для существующих записей: поток данных выходной трассы должен быть похож на исходный, но с замененными адресами. Таким образом, будут использованы четыре вида модификаций для записей трассы (три из которых генерируются на рассматриваемой стадии обработки):

- Модификации начального регистрового состояния

- Модификации чтений из памяти

- Данные могут быть заменены, если из памяти читается значение, используемое в дальнейшем в качестве адреса.
- Адрес чтения должен быть получен из исходного с помощью карты перемещений.
- Новые записи не добавляются.

- Модификации записей в память

- Данные получаются из симуляции: в память может записываться перемещенный адрес (возможно, преобразованный) или старые данные.
- Адрес записи должен быть получен из исходного с помощью карты перемещений.
- Новые записи не добавляются.
- Не генерируются на рассматриваемой стадии обработки: преобразования тривиальные и осуществляются при записи выходной трассы.

- Модификации записей в регистры общего назначения

- Регистровые значения для существующих записей могут быть изменены.

- Могут быть добавлены новые записи, исправляющие потоки управления и данных.

Генерация модификаций происходит в два этапа:

1. Поиск адресов и смещений на ГПД

На этом этапе производится поиск ребер, значения которых (возможно, после некоторых преобразований) используются в качестве адресов. Для найденных ребер генерируются первичные модификации трассы.

2. Симуляционный проход по модифицированной трассе

На этом этапе детектируются расхождения потока управления и потока данных симулятора с ожидаемым поведением на модифицированной трассе. При детектировании расхождений генерируются вторичные модификации трассы, исправляющие ошибки.

Предложенный алгоритм по построению поддерживает любые паттерны адресации в трассе, но может генерировать трассы с большим количеством компенсаций. Подробнее свойства предложенного алгоритма будут рассмотрены в дальнейшем.

3.4.1 Поиск адресов и смещений

Введем два маркера для ребер ГПД: красный маркер отмечает ребра, обработанные в ходе обратного обхода ГПД; зеленый маркер отмечает ребра, попавшие в очередь прямого обхода ГПД. В данную очередь будем помещать только ребра, еще не покрашенные зеленым маркером.

Будем называть два ребра близкими по значению, если абсолютная разность их значений меньше некоторого порогового значения, являющегося гиперпараметром решения (обозначим как `ADDR_SIMILARITY_THRESHOLD`). Также будем называть ребро $e \in F \subseteq E$ ближайшим по значению к ребру g среди ребер F , если e и g близки по значению и пара (e, g) обладает минимальной абсолютной разностью значений среди всех пар $F \times \{g\}$.

Сначала с ГПД собираются ребра, значения которых используются целевыми инструкциями в качестве адресов или считаются адресами по другим косвенным признакам (адресные ребра). К таким значениям относятся: базовые адреса обращений в память; адреса переходов потока управления; адреса, используемые для операций с кешами; значения, которые сравниваются с адресами или вычитаются из них; и т. п.

Для каждого адресного ребра строится обратный путь на ГПД, начинающийся с этого ребра. Построение выполняется последовательно. На каждом шаге для текущего конечного

ребра пути (обозначим это ребро как e) выбирается следующее ребро из множества рёбер, входящих в начальную вершину e . Построение пути осуществляется до выполнения одного из условий останова: достижения псевдоинструкции; ошибки поиска следующего ребра; достижения ребра, окрашенного красным маркером; и т. п. Конечное ребро построенного пути будем называть исходным адресным ребром. Для таких ребер, а также ребер пути с локациями в памяти, генерируются первичные модификации трассы, что позволяет заменить большую часть используемых адресов (так как изменения будут распространяться по потоку данных) путем малого количества модификаций трассы. Все ребра построенного пути красятся красным маркером, а исходные адресные ребра также помещаются в очередь прямого обхода ГПД (если они еще не окрашены зеленым маркером). Блок-схема алгоритма построения обратных путей на ГПД представлена на рис. 12.

Затем производится обработка ребер в очереди прямого обхода ГПД. Для каждого ребра e строится обратный путь (если он еще не был построен) и осуществляется поиск ребер для дальнейшего обхода. Найденные ребра добавляются в очередь прямого обхода:

- Ребра с такой же начальной вершиной и локацией
- Ребра, значения которых сравниваются со значением e

Если e входит в вершину v , являющуюся инструкцией сравнения, то все входные ребра v добавляются в очередь.

- Ребра, значения которых участвуют в вычитании со значением e

Сценарий аналогичен предыдущему, но значения добавляемых ребер должны быть больше некоторого порогового значения, являющегося гиперпараметром решения (обозначим как `ADDR_MIN_VALUE`).

- Ребра, соответствующие e в `dst_edge_hints`.
- Ребра, выходящие из v , близкие по значению к e

Данные ребра добавляются только если для e нет записей в `dst_edge_hints`.

Прямой обход ГПД позволяет найти дополнительные адресные ребра для построения обратных путей на графе и генерации первичных модификаций. Этот обход нужен, так как часть значений в трассе может не использоваться в качестве адресов напрямую, но может сравниваться с адресами, использоваться для подсчета хеш-сумм адресов и т. п. Часть таких значений будет найдена при данном обходе, что позволит в дальнейшем сделать меньше вторичных модификаций (которые всегда снижают репрезентативность трассы).




Рис. 12: Блок-схема алгоритма построения обратных путей на ГПД.

3.4.2 Симуляционный проход по модифицированной трассе

На данной стадии производится проход по трассе, аналогичный изображенному на рис. 9. Но записи трассы преобразуются в соответствии со сгенерированными модификациями. Также до и после каждого симуляционного шага потоки управления и данных симулятора проверяются на расхождения с ожидаемым поведением. При детектировании расхождения

состояние симулятора исправляется и генерируются вторичные модификации трассы, соответствующие исправлению. В случае расхождения после симуляционного шага состояние симулятора восстанавливается и шаг делается повторно (с примененными исправлениями). Описанный подход позволяет генерировать трассы с консистентными потоками управления и данных. Блок-схема алгоритма представлена на рис. 13.




Рис. 13: Блок-схема симуляционного прохода по модифицированной трассе.

3.5 Запись модифицированной трассы

На данной стадии обработки происходит проход по исходной трассе, в ходе которого оригинальные записи преобразуются с помощью подготовленных модификаций (первичных и вторичных) и записываются в выходную трассу. Также во время обработки происходит симуляция по модифицированной трассе, аналогичная подходу, описанному в разделе 3.4.2. Симуляция используется для верификации записываемой трассы и получения данных для некоторых записей.

3.6 Симуляция по трассе

Рассмотрим подробнее симуляцию по трассе, ранее упомянутую в разделах 1.1, 3.3, 3.4.2 и 3.5. В процессе симуляции данные из трассы пробрасываются в состояние симулятора; таким образом воспроизводится записанное в трассе исполнение и собираются необходимые

данные, отсутствующие в трассе (например, значения регистров в определенных точках). Также обычно проверяется консистентность потоков управления и данных.

Для ряда рассмотренных задач применяется симуляция по модифицированной трассе. Заметим, что модифицированная трасса при этом еще не записана в выходной файл, а конструируется на лету из записей исходной трассы и подготовленных модификаций. Функционал обычной симуляции по трассе получается повторно использовать с помощью наследования и переопределения виртуальных функций. Переопределенные методы-обработчики подменяют исходные записи трассы (и/или добавляют новые), а после вызывают методы базового класса на полученных данных. Пример переопределенного метода для обработки модифицированной трассы приведен в листинге 1.

```
/// Trace-based simulation for memory record.
/// Called before related instruction simulation for data injection.
/* virtual */ void TraceSim::process_pre_mem(const trace::MemEvent &ev) {
    switch (ev.kind) {
        case trace::MemEventKind::Load:
            // Inject trace data
            m_sim->write_virt_mem(ev.addr, ev.data);
            break;
        case trace::MemEventKind::Store:
            // Allocate touched memory region
            m_sim->allocate_virt_mem(ev.addr, ev.data.size());
            break;
    }
}

/// Patched trace-based simulation for memory record.
/// Patch trace record and delegate to base method.
void PatchedTraceSim::process_pre_mem(const utl::MemEvent &ev) /* override */ {
    // Patch event
    auto new_ev = m_patches.patch_mem_event(m_current_instruction, ev);
    // Delegate
    TraceSim::process_pre_mem(new_ev);
}
```

Листинг 1: Переопределение метода-обработчика записей доступа в память

Также класс симулятора по трассе поддерживает добавление обратных вызовов (callback), что позволяет повторно использовать его для различных симуляционных задач решения. На рис. 14 представлена UML-диаграмма классов симуляционного модуля.




Рис. 14: UML-диаграмма классов симуляционного модуля.

3.7 Тестирование

Для тестирования программного обеспечения (ПО) часто применяются следующие подходы:

- Юнит тестирование – проверяется корректность работы отдельных функций или методов изолированно от других компонентов [12; 13; 20].
- Модульное тестирование – проверяется работа отдельных модулей. Тестируются корректность взаимодействий внутри модуля и его интерфейсов.
- Сквозное тестирование (end-to-end testing) – решение тестируется полностью на целевых сценариях и данных.

Для юнит- и модульного тестирования решения используются фреймворк GoogleTest [20] и тестовая инфраструктура используемой системы сборки CMake [23; 28]. Также возможно добавление сквозных тестов с использованием реальных или синтетических трасс и инфраструктуры проекта.

Дизайн ключевых компонентов решения позволяет применять юнит- и модульное тестирование, возможно, после нескольких незначительных изменений. Основной задачей для поддержки подобного тестирования является отделение компонентов решения от библиотеки для чтения трасс. Это позволит осуществлять частичную обработку тестовых данных без наличия реальной трассы. Примером подобного отделения является публичный интерфейс модуля ГПД (см. рис. 11): класс *DfgCollector* принимает данные, не привязанные явно к библиотеке для чтения трасс (хотя формат данных сильно похож на формат записей трассы). Это позволяет собирать ГПД и вспомогательные данные на тестовых сценариях, а затем проверять консистентность, инварианты и выполнение тестовых условий. Для упрощения описания тестовых сценариев была реализована вспомогательная инфраструктура, в упрощенном виде представленная в листингах 2 и 3. Пример юнит-теста, использующего описанную инфраструктуру, представлен в листинге 4.

С помощью описанной тестовой инфраструктуры было добавлено 7 юнит-тестов, покрывающих базовый функционал для работы с ГПД и ряд краевых случаев. Примененный подход показал свою эффективность: тестовые сценарии описываются легко и могут быть повторно использованы несколькими тестами для проверки различных компонентов. Полное тестирование модуля ГПД и других модулей может быть осуществлено в рамках дальнейшего развития решения.

```
/// DFG builder for testing
struct DfgBuilder {
    /// Set sim gpr
    void set_gpr(uint8_t id, uint64_t value);

    /// Simulator data getters
    uint64_t pc() const;
    uint64_t sp() const;
    uint64_t icount() const;

    /// Sink vertices getters
    dfg::Vertex init() const;
    dfg::Vertex extmod() const;
    dfg::Vertex complex() const;

    /// Info about test basic block
    struct BasicBlockInfo {
        const dfg::DfgData &dfg_data;
        /// Global icount range
        uint64_t start_ic = 0;
        uint64_t end_ic = 0;

        // Helper getters ...
    };

    /// Info about load
    struct Ld {
        uint64_t addr = 0;
        std::vector<uint8_t> data;
    };

    /// Info about store
    struct St {
        uint64_t addr = 0;
        std::vector<uint8_t> data;
    };

    /// Add specified basic block & return aggregated info about it
    template <class... Args>
    BasicBlockInfo bb(Args &&...args);

    /// Finalize DFG building
    void finalize();
};
```

Листинг 2: Класс для генерации тестовых ГПД.

```

/// Fixture for `DfgCollector` tests
struct DfgCollectTest : public DfgBuilder, public ::testing::Test {
protected:
    /// Check that vertex with specified icount exists and return descriptor for it
    dfg::Vertex expect_vertex(uint64_t ic);
    /// Check that specified edge exists and return descriptor for it
    dfg::Edge expect_edge(dfg::Vertex src, dfg::Vertex dst,
        uint64_t value, uint8_t gpr_id, uint8_t op_id);
    /// Check that specified edge exists and return descriptor for it
    dfg::Edge expect_edge(dfg::Vertex src, dfg::Vertex dst,
        uint64_t value, const MemoryLocation &loc);
    /// Check that edge `src` has a destination hint pointing to `dst` edge
    void expect_src_dst_hint(dfg::Edge src, dfg::Edge dst);
};

```

Листинг 3: Класс-фикстура для юнит-тестирования класса DfgCollector.

```

/// Test for `ldp` instruction processing based on `DfgCollectTest` fixture
TEST_F(DfgCollectTest, ldpImmediateOffset) {
    auto bb1 = bb(
        "ldp x3, x4, [sp, #16]",
        Ld{sp() + 16, {uint64_t{10}, uint64_t{20}}},
        "add x5, x3, x4"
    );
    DfgBuilder::finalize();

    expect_edge(init(), bb1.vertex(0), sp(), uint8_t{31}, uint8_t{2});
    // Check edges from initial memory to `ldp`
    auto edge_init_to_ldp_mem0 = expect_edge(init(), bb1.vertex(0), 10, ....);
    auto edge_init_to_ldp_mem1 = expect_edge(init(), bb1.vertex(0), 20, ....);
    // Check edges from `ldp` to `add`
    auto edge_ldp_to_add_x3 = expect_edge(bb1.vertex(0), bb1.vertex(1), 10, ....);
    auto edge_ldp_to_add_x4 = expect_edge(bb1.vertex(0), bb1.vertex(1), 20, ....);

    // Check hints for related edges
    expect_src_dst_hint(edge_init_to_ldp_mem0, edge_ldp_to_add_x3);
    expect_src_dst_hint(edge_init_to_ldp_mem1, edge_ldp_to_add_x4);
}

```

Листинг 4: Пример юнит-теста для класса DfgCollector.

3.8 Оценка решения

В данном разделе будет произведена качественная и количественная оценка решения.

3.8.1 Пространственная и временная сложность

Рассмотрим алгоритмическую сложность [24] решения. Размеры трассы и количество итераций при проходе по ней пропорциональны количеству инструкций в трассе N . Заметим, что $N \sim |V|$ – множество V состоит из инструкций трассы и фиксированного количества псевдоинструкций.

Рассмотрим временную и пространственную сложность стадий обработки трассы:

- Генерация карты перемещений

Временная сложность – $O(N)$ (полный проход по трассе). Пространственная сложность – $O(N)$ (агрегация данных с записей трассы).

- Сбор ГПД

Временная сложность – $O(N)$ (полный проход по трассе). Пространственная сложность – $O(N + K)$, где $K = |E|$ – количество ребер ГПД.

- Генерация модификаций трассы

На данной стадии производятся два обхода ГПД: построение обратных путей и прямой обход. При этом ни одно ребро не обходится дважды, так как обработанные ребра отмечаются маркерами. Временная сложность обходов графа – $O(N + K)$. Также в конце производится симуляционный проход по модифицированной трассе, временная сложность – $O(N)$.

Результирующая временная сложность – $O(N + K)$.

На данной стадии генерируются модификации трассы, количество которых пропорционально количеству инструкций и количеству ребер ГПД. Пространственная сложность – $O(N + K)$.

- Модификация трассы

Временная сложность – $O(N)$ (полный проход по трассе). Пространственная сложность – $O(1)$.

Заметим, что количество ребер, входящих в любую вершину, ограничено константой (ограничение системы команд платформы). Значит, выполняется асимптотическая оценка:

$K = O(N)$. Таким образом, пространственная и временная сложность обработки трассы $O(N + K) = O(N)$.

3.8.2 Оценка репрезентативности трасс

Как было описано в разделе 1.2, компенсируемые записи могут существенно ухудшать репрезентативность трасс. При этом единожды произошедшая при симуляции инструкции трассы компенсация приводит к добавлению компенсационного кода для **всех** инструкций трассы, отвечающих той же инструкции приложения. Рассмотрим различные модификации трассы и их влияние на репрезентативность:

- Замена адреса для операции с памятью – не влияет на репрезентативность, так как не требует компенсации при дальнейшей обработке выходной трассы.
- Замена значения для записи в память – не требует компенсации (поток данных консистентен).
- Замена значения для чтения из памяти – может влиять на репрезентативность в некоторых сценариях.

При чтении значения, не соответствующего текущему образу памяти рассматриваемого потока, может потребоваться компенсация, аналогичная компенсации для внешней модификации памяти. Заметим, что если в оригинальной трассе уже присутствовала внешняя модификация памяти, репрезентативность существенно не изменится.

- Замена значения регистра в начальном состоянии – не требует дополнительной компенсации.
- Замена значения для записи в регистр общего назначения – не требует дополнительной компенсации.
- Добавление записи в регистр общего назначения – требует компенсации и будет снижать репрезентативность.

Для оценки влияния модификаций на репрезентативность трасс будем использовать кумулятивную метрику N_{comp} – количество инструкций трассы, при симуляции которых будет исполнен компенсационный код, появившийся из-за произведенных над трассой модификаций (далее – компенсируемые инструкции). Обозначим также $P_{comp} = \frac{N_{comp}}{N}$ – долю компенсируемых инструкций в трассе. Данные метрики позволяют предварительно (без полноцен-

ного анализа выходных трасс на симуляторе) оценить качество произведенных модификаций и репрезентативность получаемых трасс.

3.8.3 Профилировка решения по памяти

Для получения грубой оценки потребления памяти различными компонентами использовалась утилита `heaptrack` [26], позволяющая отследить объемы выделений памяти различными участками кода. Данные `heaptrack` для набора тестовых трасс показывают, что в коде библиотеки `boost graph` выделяется больше 90 процентов используемой памяти. Значит, большую часть потребляемой памяти занимает ГПД. При этом выполняется: $M_{\text{ГПД}} = O(N + K) = O(N)$, где $M_{\text{ГПД}}$ – объем памяти, занимаемый графом.

3.8.4 Тестовые запуски на целевых трассах

В данном разделе будут представлены результаты тестовых запусков на целевых трассах заказчика. Трассы сгруппированы по целевым сценариям исполнения, для каждого сценария приведено до 10 трасс. Для тестов используется одна из исследуемых конфигураций системы памяти: с увеличенным размером страниц и резервированием дополнительных областей под данные ядра ОС. На этапе обработки трасс собирались следующие метрики:

- N – общее количество инструкций трассы.
- N_{comp} – число компенсируемых инструкций.
- $P_{\text{comp}} = \frac{N_{\text{comp}}}{N}$ – доля компенсируемых инструкций. Будем считать трассы с $P_{\text{comp}} \leq 0.01$ репрезентативными.
- RSS_{max} – максимальный объем резидентной памяти (resident set size) [19; 32], занятый при модификации трассы.
- $P_{RSS} = \frac{RSS_{\text{max}}}{N}$ – объем резидентной памяти на инструкцию трассы.
- T – время обработки трассы.
- $V = \frac{N}{T}$ – средняя скорость обработки (инструкций трассы в секунду).

После завершения обработки результирующие трассы были верифицированы с помощью функционального симулятора. Собранные метрики представлены в таблице 1 (приложение А).

Значения для P_{comp} представлены на рис. 15–17.




Рис. 15: P_{comp} на наборе тестовых трасс (логарифмический масштаб, 1/3)




Рис. 16: P_{comp} на наборе тестовых трасс (логарифмический масштаб, 2/3)




Рис. 17: P_{comp} на наборе тестовых трасс (логарифмический масштаб, 3/3)

Общее количество тестовых трасс: $M = 272$, из них **264 (97%)** успешно прошли обработку, **217 (80%)** прошли верификацию. **132 (49%)** трассы прошли верификацию и имеют $P_{comp} \leq 0.01$ – данные трассы могут быть использованы для исследования производительности платформы.

Рассчитаем обобщающие показатели для P_{comp} , P_{RSS} и V .

Для P_{comp} приведено среднее арифметическое: доля компенсированных инструкций трассы характеризует качество выходной трассы, а подобное усреднение позволит оценить долю компенсаций в случайно выбранной трассе. При этом не учитываются размеры тестовых трасс, так как на долю компенсаций в первую очередь влияют особенности потоков данных и управления. Также приведена медиана, так как на ряде тестовых трасс данная метрика существенно выше, что может говорить о наличии большого количества еще не поддержанных краевых случаев.

$$\overline{P_{comp}} = \frac{1}{M} \sum_i P_{comp_i} = (2.50 \pm 0.15) \cdot 10^{-2}$$

$$\text{Med}(P_{comp}) = 9.97 \cdot 10^{-3}$$

P_{RSS} также усреднено с помощью среднего арифметического: потребление памяти линейно зависит от количества инструкций (остальные накладные расходы пренебрежимо малы). Значит, потребление памяти на одну инструкцию также будет в первую очередь зависеть от свойств потоков управления и данных (например, от количества ребер на одну инструкцию), но не от размеров трасс. Подобная оценка позволит оценить максимальное суммарное количество инструкций в наборе трасс, который можно обрабатывать одновременно в условиях ограниченной памяти.

$$\overline{P_{RSS}} = \frac{1}{M} \sum_i P_{RSS_i} = (0.443 \pm 0.002) \frac{\Gamma 6}{10^6}$$

Для V приведено взвешенное гармоническое среднее, являющееся средней скоростью обработки всего массива тестовых трасс.

$$\bar{V} = \frac{\sum_i N_i}{\sum_i T_i} = (1.08 \pm 0.04) \cdot 10^5 \frac{1}{\text{с}}$$

3.9 Возможные направления дальнейшего развития решения

В данном разделе будут предложены возможные направления дальнейшего развития решения и новые способы его применения.

3.9.1 Поддержка граничных случаев

Специализированная обработка ряда граничных случаев может существенно повысить качество генерируемых для них модификаций. Примеры возможных оптимизаций представлены далее.

32-битные адресные значения Некоторые среды выполнения на 64-битных платформах используют компактные 32-битные представления ссылок для снижения потребления памяти: подобные представления используются в Android Runtime, HotSpot JVM и V8 [2; 35; 51]. Свободные биты указателей могут использоваться для хранения метаданных [3; 51]. При модификации такого компактного адреса новое значение может не помещаться в исходное представление. В подобных случаях появляются типовые компенсации: выставление нескольких старших бит адреса (часто одинаковых от обращения к обращению). Для таких случаев можно добавлять в трассу специализированные записи, которые позволят компенсировать только эти старшие биты, что может существенно улучшить репрезентативность для ряда сценариев. Подобная оптимизация требует поддержки в обработчиках трасс.

Хеширование адресов Для оптимизации компенсаций хешей адресов можно детектировать хеш-функции по символьной информации (в случае полноценного вызова) или с помощью специализированного алгоритма, детектирующего хеширование на ГПД с помощью методов сопоставления сигнатур графов [18; 22], символьного исполнения [27] и SAT-решателей [21] (при отсутствии символьной информации или инлайнинге). Значения хешей для детектированных функций можно компенсировать сразу после их вычисления, что позволит избежать распространения некорректных значений по потоку данных и уменьшить количество инструкций приложения, для которых добавляется компенсационный код.

3.9.2 Оптимизация по памяти

В разделе 3.8.3 показано, что большую часть памяти во время обработки трассы занимает ГПД и что объем памяти, занимаемый графом, линейен по количеству инструкций трассы.

В разделе 3.8.4 приведено усредненное потребление RAM во время тестовых запусков на реальных трассах исполнения заказчика. Подобное потребление не позволяет обрабатывать трассы с количеством инструкций порядка $1 \cdot 10^9$ и более при доступном объеме RAM, характерном для инфраструктуры заказчика. Также высокое потребление памяти существенно ограничивает возможности для параллельной обработки наборов трасс.

Для снижения потребления памяти можно использовать специализированные библиотеки для работы с большими графами [29]. Такие решения хранят графы на диске и подкачивают данные в RAM при необходимости. Также могут быть применены менее специализированные библиотеки: библиотека STXXL [17], предоставляющая реализации для типовых C++ контейнеров, оптимизированных под большие объемы данных; библиотеки LLNL Metall [33] и LLNL Umap [50], предоставляющие высокоуровневые интерфейсы для выделения памяти через отображаемые файлы (ОС может выгружать такую память на диск) и контроля над выгрузкой страниц соответственно, что позволяет использовать эти библиотеки для ограничения объема используемой RAM.

Другим вариантом решения проблемы является отказ от хранения ГПД для всей трассы. Возможна блочная обработка трассы, со сбором ГПД только для обрабатываемого в данный момент блока. Такой подход потребует многократного сбора одних и тех же участков графа для осуществления всех необходимых обходов графа и обходов трассы, использующих данные графа. Подобное многократное восстановление данных может существенно замедлить обработку трасс, в таком случае потребуются дополнительные оптимизации.

3.9.3 Поддержка векторных регистров

В данный момент на ГПД добавляются только зависимости по памяти и регистрам общего назначения. В итоге поток данных векторных инструкций не отслеживается и не анализируется, хотя в этих данных также могут быть адреса. Более того, некоторые инструкции могут напрямую использовать векторные регистры при обращениях к памяти, например инструкции `gather load` и `scatter store` из расширения SVE архитектуры ARM64 или индексированные векторные загрузки и сохранения из векторного расширения RISC-V [5; 42]. Корректная обработка таких инструкций без отслеживания значений векторных регистров невозможна.

Поддержка векторных регистров может быть добавлена без существенной переработки кодовой базы и алгоритмов. Можно разбивать значения таких регистров на восьмибайтные блоки и добавлять отдельные ребра для каждого блока, как это уже делается для больших обращений в память.

3.9.4 Модификация защищенных адресов

Представленное решение может быть использовано не только для изменения записанных в трассах образов памяти, но и для других задач, требующих поиска адресов в трассах.

Одной из подобных задач является обработка адресов, защищенных аппаратными механизмами контроля целостности.

Механизмы защиты потока управления, такие как расширение PAuth архитектуры ARM64 [37; 41] и расширение Zicfiss архитектуры RISC-V [43], позволяют проверять целостность используемых адресных значений. В случае PAuth целостность контролируется с помощью криптографической подписи адреса и ее проверки непосредственно перед использованием адреса. В случае Zicfiss адреса возврата дополнительно сохраняются в теневом стеке и при возврате сравниваются со значениями, извлеченными из обычного стека. Это позволяет защитить систему от ряда кибератак, основанных на подмене адресов потока управления.

При анализе трасс, содержащих инструкции подобных расширений, может потребоваться согласованная модификация защищенных адресных значений и связанных с ними метаданных. Для PAuth это может означать переподпись адресов, так как ключ шифрования трассируемой системы неизвестен (и отличается от ключа, используемого симулятором). Для Zicfiss это может означать обновление копий адресов возврата в теневом стеке, указателей на теневой стек и контрольных значений, используемых при переключении стеков. Локации и контексты использования защищенных адресов можно искать с помощью описанных в данной работе алгоритмов после их незначительной доработки.

4 Заключение

Целью работы была разработка решения для модификации записанных в трассах исполнения образов памяти приложений, позволяющего адаптировать трассы для исследования производительности разрабатываемых платформ с новыми настройками системы памяти. Поставленная цель достигнута.

Задача разработки решения была успешно выполнена: разработано представление ГПД, выбраны виды используемых модификаций трассы, построены многопроходные алгоритмы для сбора ГПД трассы и его анализа, реализованы другие вспомогательные компоненты. Области исходного образа памяти перемещаются для удовлетворения новых ограничений. Генерация необходимых модификаций осуществляется на основании анализа ГПД.

Решение было протестировано на наборе целевых трасс заказчика. Выходные трассы были верифицированы с помощью функциональной симуляции. В ходе тестирования были собраны метрики для количественной оценки решения и выходных трасс. Для оценки влияния производимых модификаций на репрезентативность выходных трасс были введены метрики N_{comp} и P_{comp} , показывающие, сколько инструкций трассы из-за произведенных модификаций потребуют компенсации при дальнейшей обработке. Таким образом, задачи тестирования решения и оценки влияния модификаций на репрезентативность трасс также успешно выполнены.

Предложенное графовое представление и алгоритмы позволяют находить в потоке данных трассы адреса и смещения, а также контексты их использования. Временная и пространственная сложность обработки трассы линейны по количеству инструкций. Симуляционный проход по трассе с применением модификаций позволяет исправлять расхождения потоков управления и данных, хотя и может сильно снижать репрезентативность выходной трассы. В частности, на данном проходе обрабатываются еще не поддерживаемые граничные случаи.

В тестовой выборке было 272 трассы, из них 264 (97%) без ошибок обработаны решением, 217 (80%) прошли верификацию. 132 (49%) трассы прошли верификацию и проверку на репрезентативность ($P_{comp} \leq 0.01$) – данные трассы могут быть использованы для исследования производительности разрабатываемой платформы.

Предложенные метрики для оценки влияния модификаций на репрезентативность трасс собираются во время обработки трассы решением – полноценный анализ трассы на модели не требуется. Это позволяет быстро находить проблемные сценарии.

Была разработана инфраструктура для описания тестовых сценариев для юнит- и

модульных тестов. На основе данной инфраструктуры были написаны базовые тесты для модуля сбора ГПД. Данная инфраструктура может быть применена для покрытия тестами других модулей.

Основным научным вкладом автора является разработка методологии для поиска адресов, смещений и контекстов их использования в потоке данных трассы. Также были предложены уже упомянутые в данном разделе метрики и получены экспериментальные данные для количественной оценки реализации.

Разработанное средство успешно применяется для адаптации трасс исполнения под новую конфигурацию системы памяти. Получаемые трассы используются для исследования поведения разрабатываемой системы. Также разработанные алгоритмы и графовое представление могут быть использованы для решения других задач, связанных с поиском адресов в трассах. Например, для модификации адресов, защищенных аппаратными механизмами контроля целостности (см. раздел 3.9.4).

К основным ограничениям решения относятся высокое потребление памяти (линейно по количеству инструкций), неполная поддержка граничных случаев и связанная с этим низкая репрезентативность выходных трасс на ряде сценариев. Возможные способы решения этих проблем описаны в разделе 3.9.

Список литературы

1. A gem5 Trace-Driven Simulator for Fast Architecture Exploration of OpenMP Workloads / A. Nocua [и др.] // *Microprocessors and Microsystems*. — 2019. — Т. 67. — С. 42–55. — DOI: 10.1016/j.micpro.2019.01.008.
2. *Android Open Source Project*. Android Runtime: Object Reference Representation. — URL: https://android.googlesource.com/platform/art/+master/runtime/mirror/object_reference.h (дата обр. 04.06.2026).
3. *Android Open Source Project*. Tagged Pointers. — URL: <https://source.android.com/docs/security/test/tagged-pointers> (дата обр. 04.06.2026).
4. *Arm Limited*. Armv8-A Instruction Set Architecture. — 2020. — URL: <https://developer.arm.com/-/media/Arm%20Developer%20Community/PDF/Learn%20the%20Architecture/Armv8-A%20Instruction%20Set%20Architecture.pdf> (дата обр. 04.06.2026). Arm Developer.
5. *Arm Limited*. Introduction to SVE. — 2020. — URL: https://developer.arm.com/-/media/Arm%20Developer%20Community/PDF/SVE%20programmers%20guide/102476_0001_00_en_introduction-to-sve.pdf (дата обр. 04.06.2026).
6. *Arm Limited*. Memory Management. — 2021. — URL: https://developer.arm.com/-/media/Arm%20Developer%20Community/PDF/Learn%20the%20Architecture/LearnTheArchitectureMemoryManagement-101811_0100_00_en.pdf (дата обр. 04.06.2026). Arm Developer.
7. Atlantis: Improving the Analysis and Visualization of Large Assembly Execution Traces / H. N. Huang [и др.] // 2017 IEEE International Conference on Software Maintenance and Evolution (ICSME). — 2017. — С. 623–627. — DOI: 10.1109/ICSME.2017.23.
8. *Bendersky E.* Position Independent Code (PIC) in shared libraries. — 11.2011. — URL: <https://eli.thegreenplace.net/2011/11/03/position-independent-code-pic-in-shared-libraries/> (дата обр. 16.04.2026). eli.thegreenplace.net.
9. *Bertolino A.* Software Testing Research: Achievements, Challenges, Dreams // 2007 Future of Software Engineering. — 2007. — С. 85–103. — DOI: 10.1109/F0SE.2007.25.
10. *Boost C++ Libraries*. Boost Graph Library. — URL: https://www.boost.org/doc/libs/latest/libs/graph/doc/table_of_contents.html (дата обр. 04.06.2026).
11. *Boost C++ Libraries*. Boost Graph Library: Adjacency List. — URL: https://www.boost.org/doc/libs/latest/libs/graph/doc/adjacency_list.html (дата обр. 04.06.2026).

12. *Boost C++ Libraries*. Boost.Test Documentation. — URL: <https://www.boost.org/doc/libs/latest/libs/test/doc/html/index.html> (дата обр. 04.06.2026).
13. *Catch2 Authors*. Catch2 Documentation. — URL: <https://catch2-temp.readthedocs.io/en/latest/> (дата обр. 04.06.2026).
14. Checkpoint Extraction Using Execution Traces for Intra-task DVFS in Embedded Systems / Т. Tatematsu [и др.] // 2011 Sixth IEEE International Symposium on Electronic Design, Test and Application. — 2011. — С. 19–24. — DOI: 10.1109/DELTA.2011.13.
15. *Chen D., Li D. X., Moseley T.* AutoFDO: Automatic Feedback-Directed Optimization for Warehouse-Scale Applications // Proceedings of the 2016 International Symposium on Code Generation and Optimization. — 2016. — С. 12–23. — DOI: 10.1145/2854038.2854044.
16. *Compilers: Principles, Techniques, and Tools* / А. В. Aho [и др.]. — 2-е изд. — Addison-Wesley, 2007. — ISBN 978-0-321-48681-3.
17. *Dementiev R., Kettner L., Sanders P.* STXXL: Standard Template Library for XXL Data Sets // Software: Practice and Experience. — 2008. — Т. 38, № 6. — С. 589–637. — DOI: 10.1002/spe.844.
18. *Emmert-Streib F., Dehmer M., Shi Y.* Fifty Years of Graph Matching, Network Alignment and Network Comparison // Information Sciences. — 2016. — Т. 346/347. — С. 180–197. — DOI: 10.1016/j.ins.2016.01.074.
19. *Free Software Foundation*. GNU Time: Memory Resources. — URL: https://www.gnu.org/software/time/manual/html_node/Memory-Resources.html (дата обр. 04.06.2026).
20. *Google*. GoogleTest User’s Guide. — URL: <https://google.github.io/googletest/> (дата обр. 04.06.2026).
21. *Handbook of Satisfiability* / под ред. А. Biere [и др.]. — 2-е изд. — IOS Press, 2021. — ISBN 978-1-64368-160-3.
22. *Haq I. U., Caballero J.* A Survey of Binary Code Similarity // ACM Computing Surveys. — 2021. — Т. 54, № 3. — С. 1–38. — DOI: 10.1145/3446371.
23. *Hoffman B., Martin K.* CMake // The Architecture of Open Source Applications. Т. 1. — Lulu.com, 2011. — URL: <https://aosabook.org/en/v1/cmake.html> (дата обр. 04.06.2026).
24. *Introduction to Algorithms* / Т. Н. Cormen [и др.]. — 4-е изд. — MIT Press, 2022. — ISBN 978-0-262-04630-5.

25. *Jones R., Hosking A., Moss E.* The Garbage Collection Handbook: The Art of Automatic Memory Management. — 2-е изд. — CRC Press, 2023. — DOI: 10.1201/9781003276142.
26. *KDE.* Heaptrack: A Heap Memory Profiler for Linux. — URL: <https://github.com/KDE/heaptrack> (дата обр. 04.06.2026).
27. *King J. C.* Symbolic Execution and Program Testing // Communications of the ACM. — 1976. — Т. 19, № 7. — С. 385—394. — DOI: 10.1145/360248.360252.
28. *Kitware.* Testing and CTest. — URL: <https://cmake.org/cmake/help/latest/guide/tutorial/Testing%20and%20CTest.html> (дата обр. 04.06.2026).
29. *Kyrola A., Blelloch G., Guestrin C.* GraphChi: Large-Scale Graph Computation on Just a PC // 10th USENIX Symposium on Operating Systems Design and Implementation. — 2012. — С. 31—46.
30. *Larkin M.* Kernel W^X Improvements in OpenBSD. — 2015. — URL: <https://www.openbsd.org/papers/hackfest2015-w-xor-x.pdf> (дата обр. 04.06.2026). Hackfest 2015.
31. *Levine J. R.* Linkers and Loaders. — Morgan Kaufmann, 2000. — ISBN 978-1-55860-496-4.
32. *Linux Kernel Documentation.* The /proc Filesystem. — URL: <https://docs.kernel.org/filesystems/proc.html> (дата обр. 04.06.2026).
33. Metall: A Persistent Memory Allocator for Data-Centric Analytics / K. Iwabuchi [и др.] // Parallel Computing. — 2022. — Т. 111. — С. 102905. — DOI: 10.1016/j.parco.2022.102905.
34. *Object Management Group.* OMG Unified Modeling Language, Version 2.5.1. — 2017. — URL: <https://www.omg.org/spec/UML/2.5.1/PDF> (дата обр. 04.06.2026).
35. *OpenJDK.* CompressedOops. — URL: <https://wiki.openjdk.org/display/HotSpot/CompressedOops> (дата обр. 04.06.2026).
36. *Orso A., Rothmel G.* Software Testing: A Research Travelogue (2000–2014) // Proceedings of the on Future of Software Engineering. — 2014. — С. 117—132. — DOI: 10.1145/2593882.2593885.
37. PACMAN: Attacking ARM Pointer Authentication with Speculative Execution / J. Ravichandran [и др.] // Proceedings of the 49th Annual International Symposium on Computer Architecture. — 2022. — DOI: 10.1145/3470496.3527429.

38. Pappas V., Polychronakis M., Keromytis A. D. Dynamic Reconstruction of Relocation Information for Stripped Binaries // Research in Attacks, Intrusions and Defenses / под ред. A. Stavrou, H. Bos, G. Portokalidis. — Springer International Publishing, 2014. — С. 68—87. — ISBN 978-3-319-11379-1.
39. PinPlay: A framework for deterministic replay and reproducible analysis of parallel programs / H. Patil [и др.] //. — 04.2010. — С. 2—11. — DOI: 10.1145/1772954.1772958.
40. Prähofer H., Schatz R., Grimmer A. Behavioral model synthesis of PLC programs from execution traces // Proceedings of the 2014 IEEE Emerging Technology and Factory Automation (ETFA). — 2014. — С. 1—5. — DOI: 10.1109/ETFA.2014.7005259.
41. Qualcomm Technologies, Inc. Pointer Authentication on ARMv8.3. — 2017. — URL: <https://www.qualcomm.com/media/documents/files/whitepaper-pointer-authentication-on-armv8-3.pdf> (дата обр. 04.06.2026).
42. RISC-V International. “V” Standard Extension for Vector Operations, Version 1.0. — 2025. — URL: <https://docs.riscv.org/reference/isa/unpriv/v-st-ext.html> (дата обр. 11.06.2026).
43. RISC-V International. Control-flow Integrity (CFI). — 2025. — URL: <https://docs.riscv.org/reference/isa/unpriv/unpriv-cfi.html> (дата обр. 11.06.2026).
44. RISC-V International. Cryptography Extensions: Scalar and Entropy Source Instructions, Version 1.0.1. — 2025. — URL: <https://docs.riscv.org/reference/isa/unpriv/scalar-crypto.html> (дата обр. 11.06.2026).
45. RISC-V International. Cryptography Extensions: Vector Instructions, Version 1.0. — 2025. — URL: <https://docs.riscv.org/reference/isa/unpriv/vector-crypto.html> (дата обр. 11.06.2026).
46. Selic B. Tutorial: An Overview of UML 2.0 // Proceedings of the 26th International Conference on Software Engineering. — 2004. — С. 741—742. — DOI: 10.1109/ICSE.2004.1317514.
47. Smith J. E., Nair R. Virtual Machines: Versatile Platforms for Systems and Processes. — Morgan Kaufmann, 2005. — ISBN 978-1-55860-910-5.
48. SynchroTrace: Synchronization-Aware Architecture-Agnostic Traces for Lightweight Multicore Simulation of CMP and HPC Workloads / K. Sangaiah [и др.] // ACM Transactions on Architecture and Code Optimization. — 2018. — Т. 15, № 1. — 2:1—2:26.

49. *Tool Interface Standards Committee*. Executable and Linking Format Specification, Version 1.1. — 1995. — URL: <https://refspecs.linuxfoundation.org/elf/TIS1.1.pdf> (дата обр. 04.06.2026).
50. UMap: Enabling Application-Driven Optimizations for Page Management / I. B. Peng [и др.] // 2019 IEEE/ACM Workshop on Memory Centric High Performance Computing. — 2019. — С. 71—78. — DOI: 10.1109/MCHPC49590.2019.00017.
51. *V8 Team*. Pointer Compression in V8. — 2020. — URL: <https://v8.dev/blog/pointer-compression> (дата обр. 04.06.2026).
52. *Ye H., Hu H.* Too Subtle to Notice: Investigating Executable Stack Issues in Linux Systems // Network and Distributed System Security Symposium. — 2025. — DOI: 10.14722/ndss.2025.230924.
53. *Zhang X., Gupta R.* Whole Execution Traces and Their Applications // ACM Transactions on Architecture and Code Optimization. — 2005. — Т. 2, № 3. — С. 301—334. — DOI: 10.1145/1089008.1089012.
54. *С.А. Л.* Исследование и оптимизация применения трасс исполнения приложения для статической бинарной трансляции под RISC архитектуры : дис. ... канд. / С.А. Лисичин. — ФГАОУ ВО Московский физико-технический институт (национальный исследовательский университет), 2022.

А Экспериментальные данные

В таблице 1 приведены метрики, снятые в ходе тестовых запусков реализации на целевых трассах заказчика. Обозначения: № – порядковый номер трассы в сценарии; Обр. – признак успешной обработки трассы; Вер. – признак успешной верификации выходной трассы. Значение 1 означает успешное завершение этапа, 0 – ошибку; «-» – данные отсутствуют из-за ошибки при обработке трассы.

Таблица 1: Метрики, снятые в ходе тестовых запусков реализации

Сценарий	№	N	RSS_{max} , Кб	T , С	N_{comp}	P_{comp}	P_{RSS} , $\frac{\text{гб}}{10^6}$	V , $\frac{1}{\text{с}}$	Обр.	Вер.
Logic1	1	1.83E+07	8.17E+06	183.12	1.11E+05	6.05E-03	4.46E-01	1.00E+05	1	1
Logic1	2	1.68E+07	7.52E+06	177.59	1.08E+05	6.44E-03	4.48E-01	9.44E+04	1	1
Logic1	3	1.17E+07	5.44E+06	127.86	7.24E+04	6.18E-03	4.64E-01	9.17E+04	1	1
Logic1	4	1.48E+07	6.64E+06	159.83	1.03E+05	6.97E-03	4.49E-01	9.25E+04	1	1
Logic1	5	1.53E+07	6.80E+06	161.63	9.20E+04	6.00E-03	4.44E-01	9.48E+04	1	1
Logic1	6	1.52E+07	6.74E+06	154.58	8.23E+04	5.42E-03	4.44E-01	9.83E+04	1	1
Logic1	7	1.43E+07	6.37E+06	150.1	7.45E+04	5.19E-03	4.44E-01	9.55E+04	1	1
Logic1	8	4.45E+07	1.97E+07	502.28	6.33E+05	1.42E-02	4.43E-01	8.86E+04	1	1
Logic1	9	1.47E+07	6.63E+06	155.19	1.40E+05	9.52E-03	4.50E-01	9.50E+04	1	1
Logic1	10	1.67E+07	7.43E+06	176.68	1.27E+05	7.59E-03	4.44E-01	9.46E+04	1	1
Logic2	1	2.51E+07	1.13E+07	252.08	4.72E+05	1.88E-02	4.51E-01	9.97E+04	1	1
Logic2	2	2.43E+07	1.09E+07	252.43	1.46E+05	6.02E-03	4.49E-01	9.63E+04	1	1
Logic2	3	3.24E+07	1.39E+07	335.95	3.16E+05	9.73E-03	4.28E-01	9.65E+04	1	1
Logic2	4	1.77E+07	7.71E+06	186.36	1.31E+05	7.38E-03	4.35E-01	9.51E+04	1	0
Logic2	5	2.72E+07	1.18E+07	284.53	2.36E+05	8.67E-03	4.35E-01	9.56E+04	1	1
Logic2	6	2.45E+07	1.05E+07	242.77	1.63E+05	6.66E-03	4.30E-01	1.01E+05	1	1
Logic2	7	1.69E+07	7.68E+06	181.3	1.27E+05	7.52E-03	4.54E-01	9.33E+04	1	0
Logic2	8	2.62E+07	1.16E+07	281.79	2.20E+05	8.40E-03	4.42E-01	9.31E+04	1	1
Logic2	9	1.38E+07	6.19E+06	145.49	1.01E+05	7.34E-03	4.50E-01	9.46E+04	1	1
Logic2	10	4.08E+07	1.77E+07	434.99	3.92E+05	9.60E-03	4.33E-01	9.38E+04	1	1
Gfx1	1	1.46E+07	6.39E+06	158.95	1.43E+05	9.81E-03	4.37E-01	9.18E+04	1	1
Gfx1	2	1.96E+07	8.74E+06	223.38	2.40E+05	1.23E-02	4.47E-01	8.76E+04	1	1
Gfx1	3	1.55E+07	6.78E+06	183.9	1.79E+05	1.15E-02	4.37E-01	8.43E+04	1	1
Gfx1	4	1.51E+07	6.58E+06	178.37	1.43E+05	9.46E-03	4.36E-01	8.47E+04	1	1
Gfx1	5	1.41E+07	6.23E+06	170.88	1.40E+05	9.93E-03	4.41E-01	8.28E+04	1	1
Gfx1	6	1.44E+07	6.30E+06	168.02	1.44E+05	1.00E-02	4.39E-01	8.55E+04	1	1
Gfx1	7	9.61E+06	4.24E+06	116.27	1.07E+05	1.12E-02	4.41E-01	8.27E+04	1	1
Gfx1	8	1.14E+07	5.11E+06	131.79	1.23E+05	1.08E-02	4.48E-01	8.65E+04	1	1
Gfx1	9	1.27E+07	5.63E+06	133.8	1.41E+05	1.11E-02	4.42E-01	9.53E+04	1	1
Gfx1	10	1.46E+07	6.39E+06	152.68	1.74E+05	1.20E-02	4.39E-01	9.53E+04	1	1
Gfx2	1	2.48E+07	1.09E+07	266.32	2.37E+05	9.55E-03	4.39E-01	9.31E+04	1	1
Gfx2	2	2.74E+07	1.19E+07	289.88	2.84E+05	1.04E-02	4.34E-01	9.47E+04	1	1
Gfx2	3	1.83E+07	7.94E+06	193.71	1.67E+05	9.16E-03	4.35E-01	9.42E+04	1	1
Gfx2	4	2.01E+07	8.82E+06	218.32	2.07E+05	1.03E-02	4.40E-01	9.18E+04	1	1

Продолжение на следующей странице

Таблица 1: Метрики, снятые в ходе тестовых запусков реализации (продолжение)

Сценарий	№	N	RSS_{max} , Кб	T , С	N_{comp}	P_{comp}	P_{RSS} , $\frac{r6}{10^6}$	V , $\frac{1}{с}$	Обр.	Вер.
Gfx2	5	2.53E+07	1.12E+07	278.49	2.42E+05	9.56E-03	4.41E-01	9.08E+04	1	1
Gfx2	6	2.68E+07	1.17E+07	327.64	2.56E+05	9.58E-03	4.37E-01	8.17E+04	1	1
Gfx2	7	2.00E+07	8.73E+06	261.47	1.97E+05	9.88E-03	4.37E-01	7.63E+04	1	1
Gfx2	8	2.59E+07	1.14E+07	348.76	2.80E+05	1.08E-02	4.39E-01	7.43E+04	1	1
Gfx2	9	2.95E+07	1.27E+07	395.36	3.48E+05	1.18E-02	4.31E-01	7.46E+04	1	1
Gfx2	10	3.17E+07	1.38E+07	417.27	3.23E+05	1.02E-02	4.36E-01	7.60E+04	1	1
Gfx3	1	2.00E+08	4.19E+07	355.22	-	-	-	-	0	-
Gfx3	2	2.02E+08	4.19E+07	356.88	-	-	-	-	0	-
Gfx3	3	2.06E+08	4.19E+07	371.66	-	-	-	-	0	-
Gfx3	4	9.99E+06	4.31E+06	129.34	1.21E+05	1.21E-02	4.32E-01	7.72E+04	1	0
Gfx3	5	1.25E+07	5.41E+06	157.26	1.43E+05	1.15E-02	4.34E-01	7.93E+04	1	1
Gfx3	6	2.64E+08	4.19E+07	360.38	-	-	-	-	0	-
Gfx3	7	1.21E+07	5.33E+06	148.87	1.66E+05	1.37E-02	4.40E-01	8.14E+04	1	1
Gfx3	8	1.90E+07	7.93E+06	237.03	4.23E+05	2.22E-02	4.17E-01	8.03E+04	1	1
Gfx3	9	9.73E+06	4.16E+06	126.15	1.41E+05	1.45E-02	4.27E-01	7.71E+04	1	1
Logic3	1	1.82E+07	8.10E+06	231.98	5.01E+04	2.75E-03	4.45E-01	7.86E+04	1	0
Logic3	2	1.62E+07	7.20E+06	224.59	4.73E+04	2.92E-03	4.44E-01	7.22E+04	1	0
Logic3	3	1.78E+07	7.80E+06	227.41	4.79E+04	2.69E-03	4.38E-01	7.83E+04	1	1
Logic3	4	1.86E+07	8.08E+06	227.94	7.66E+04	4.13E-03	4.36E-01	8.14E+04	1	0
Logic3	5	1.74E+07	7.74E+06	226.17	5.54E+04	3.19E-03	4.46E-01	7.68E+04	1	1
Logic3	6	1.77E+07	7.83E+06	235.94	4.92E+04	2.78E-03	4.42E-01	7.51E+04	1	0
Logic3	7	2.10E+07	9.09E+06	279.46	5.52E+04	2.63E-03	4.33E-01	7.50E+04	1	1
Logic3	8	1.73E+07	7.63E+06	216.68	5.45E+04	3.14E-03	4.40E-01	8.00E+04	1	1
Logic3	9	1.77E+07	7.81E+06	238.58	4.94E+04	2.78E-03	4.41E-01	7.43E+04	1	1
Logic3	10	2.11E+07	9.10E+06	258.02	7.96E+04	3.78E-03	4.32E-01	8.17E+04	1	1
Gfx4	1	1.04E+07	4.64E+06	140.68	7.38E+04	7.07E-03	4.45E-01	7.41E+04	1	0
Gfx4	2	1.12E+07	4.93E+06	154.11	7.77E+04	6.95E-03	4.41E-01	7.24E+04	1	0
Gfx4	3	9.99E+06	4.44E+06	131.66	7.06E+04	7.07E-03	4.45E-01	7.59E+04	1	1
Gfx4	4	1.11E+07	4.92E+06	149.52	8.11E+04	7.30E-03	4.43E-01	7.43E+04	1	0
Gfx4	5	1.05E+07	4.62E+06	130.78	7.13E+04	6.80E-03	4.41E-01	8.02E+04	1	0
Gfx4	6	1.04E+07	4.60E+06	132.47	7.36E+04	7.07E-03	4.42E-01	7.86E+04	1	1
Gfx4	7	1.05E+07	4.65E+06	132.87	7.19E+04	6.86E-03	4.44E-01	7.88E+04	1	1
Gfx4	8	1.04E+07	4.61E+06	137.01	7.23E+04	6.92E-03	4.42E-01	7.62E+04	1	1
Gfx4	9	1.02E+07	4.52E+06	137.66	7.18E+04	7.04E-03	4.43E-01	7.41E+04	1	1
Gfx4	10	1.02E+07	4.53E+06	135.37	7.20E+04	7.05E-03	4.44E-01	7.54E+04	1	1
Logic4	1	3.41E+07	1.39E+07	388.2	4.34E+05	1.27E-02	4.06E-01	8.78E+04	1	1
Logic4	2	1.90E+07	9.12E+06	252.13	1.41E+06	7.39E-02	4.79E-01	7.55E+04	1	1
Logic4	3	1.24E+07	6.01E+06	162.34	8.04E+05	6.48E-02	4.84E-01	7.64E+04	1	1
Logic4	4	3.31E+07	1.40E+07	396.03	1.12E+06	3.37E-02	4.24E-01	8.35E+04	1	1
Logic4	5	2.76E+07	1.23E+07	332.42	2.38E+06	8.63E-02	4.44E-01	8.31E+04	1	1
Logic4	6	1.75E+07	8.37E+06	240.29	1.48E+06	8.49E-02	4.79E-01	7.27E+04	1	1
Logic4	7	1.58E+07	7.58E+06	211.2	8.96E+05	5.67E-02	4.80E-01	7.48E+04	1	1
Logic4	8	1.55E+07	6.84E+06	188.83	1.25E+06	8.04E-02	4.41E-01	8.21E+04	1	0
Logic5	1	1.89E+07	9.48E+06	267.47	1.64E+06	8.67E-02	5.02E-01	7.06E+04	1	0

Продолжение на следующей странице

Таблица 1: Метрики, снятые в ходе тестовых запусков реализации (продолжение)

Сценарий	№	N	RSS_{max} , Кб	T , С	N_{comp}	P_{comp}	P_{RSS} , $\frac{r6}{10^6}$	V , $\frac{1}{с}$	Обр.	Вер.
Logic5	2	1.29E+07	6.39E+06	175.83	7.54E+05	5.84E-02	4.94E-01	7.35E+04	1	0
Logic5	3	2.05E+07	1.04E+07	296.26	1.68E+06	8.20E-02	5.07E-01	6.93E+04	1	1
Logic5	4	2.23E+07	1.03E+07	283.98	2.75E+06	1.23E-01	4.60E-01	7.87E+04	1	1
Logic5	5	1.87E+07	9.57E+06	259.13	1.41E+06	7.52E-02	5.11E-01	7.22E+04	1	1
Logic5	6	1.28E+07	6.43E+06	167.47	7.60E+05	5.95E-02	5.03E-01	7.63E+04	1	1
Logic5	7	1.06E+07	4.91E+06	124.04	3.87E+05	3.64E-02	4.63E-01	8.55E+04	1	0
Logic5	8	1.20E+07	6.10E+06	164.47	7.61E+05	6.35E-02	5.08E-01	7.29E+04	1	0
Logic5	9	1.72E+07	8.14E+06	242.42	7.08E+05	4.11E-02	4.72E-01	7.11E+04	1	1
Logic6	1	1.71E+07	7.63E+06	236.93	9.84E+05	5.74E-02	4.45E-01	7.24E+04	1	0
Logic6	2	3.23E+07	1.09E+07	430.83	9.19E+05	2.85E-02	3.39E-01	7.49E+04	1	0
Logic6	3	1.52E+07	6.51E+06	237.33	7.83E+05	5.16E-02	4.29E-01	6.39E+04	1	0
Logic6	4	1.36E+07	5.92E+06	222.44	7.59E+05	5.58E-02	4.35E-01	6.12E+04	1	1
Logic6	5	9.94E+06	4.87E+06	161.87	6.03E+05	6.06E-02	4.90E-01	6.14E+04	1	0
Logic6	6	1.61E+07	7.47E+06	265.4	9.84E+05	6.11E-02	4.64E-01	6.07E+04	1	0
Logic6	7	1.57E+07	7.12E+06	258.81	9.77E+05	6.21E-02	4.53E-01	6.07E+04	1	0
Logic6	8	1.38E+07	6.03E+06	211.55	7.26E+05	5.24E-02	4.35E-01	6.55E+04	1	1
Logic6	9	2.08E+07	7.80E+06	266.97	5.11E+05	2.46E-02	3.75E-01	7.79E+04	1	0
Logic6	10	2.92E+07	1.01E+07	275.2	3.68E+05	1.26E-02	3.46E-01	1.06E+05	1	0
Logic7	1	5.50E+07	2.26E+07	586.65	1.49E+05	2.72E-03	4.10E-01	9.37E+04	1	0
Logic7	2	3.14E+07	1.29E+07	235.05	-	-	-	-	0	-
Logic7	3	3.37E+07	1.40E+07	356.34	1.11E+05	3.29E-03	4.14E-01	9.46E+04	1	1
Logic7	4	2.82E+07	1.17E+07	292.36	7.55E+04	2.68E-03	4.16E-01	9.64E+04	1	0
Logic7	5	2.33E+07	9.74E+06	236.48	6.47E+04	2.78E-03	4.18E-01	9.85E+04	1	1
Logic7	6	3.66E+07	1.52E+07	381.7	1.09E+05	2.98E-03	4.14E-01	9.58E+04	1	1
Logic7	7	3.50E+07	1.44E+07	351.02	8.29E+04	2.37E-03	4.11E-01	9.96E+04	1	1
Logic7	8	3.36E+07	1.38E+07	371.32	7.76E+04	2.31E-03	4.12E-01	9.04E+04	1	1
Logic7	9	3.08E+07	1.26E+07	376.89	9.11E+04	2.96E-03	4.11E-01	8.16E+04	1	1
Logic7	10	3.92E+07	1.63E+07	474.94	1.07E+05	2.73E-03	4.15E-01	8.26E+04	1	1
Gfx5	1	2.58E+07	1.10E+07	359.18	2.22E+05	8.61E-03	4.27E-01	7.18E+04	1	1
Gfx5	2	1.88E+07	8.10E+06	194.49	1.78E+05	9.43E-03	4.31E-01	9.68E+04	1	1
Gfx5	3	1.88E+07	8.10E+06	196.14	1.56E+05	8.34E-03	4.32E-01	9.56E+04	1	1
Gfx5	4	2.07E+07	8.98E+06	211.65	1.65E+05	7.97E-03	4.33E-01	9.79E+04	1	1
Gfx5	5	2.00E+07	8.59E+06	203.69	1.53E+05	7.65E-03	4.30E-01	9.81E+04	1	1
Gfx5	6	2.42E+07	1.04E+07	254.27	2.36E+05	9.75E-03	4.32E-01	9.50E+04	1	1
Gfx5	7	2.01E+07	8.70E+06	214.27	1.52E+05	7.59E-03	4.33E-01	9.37E+04	1	1
Gfx5	8	1.31E+07	5.63E+06	134.76	1.41E+05	1.07E-02	4.29E-01	9.74E+04	1	1
Gfx5	9	1.85E+07	7.92E+06	195.62	1.96E+05	1.06E-02	4.29E-01	9.44E+04	1	1
Gfx5	10	1.53E+07	7.33E+06	157.67	1.46E+05	9.58E-03	4.80E-01	9.67E+04	1	1
Logic8	1	2.39E+07	1.07E+07	242.14	9.57E+05	4.00E-02	4.48E-01	9.89E+04	1	1
Logic8	2	2.02E+07	8.85E+06	201.11	6.05E+05	2.99E-02	4.37E-01	1.01E+05	1	1
Logic8	3	1.33E+07	6.26E+06	152.04	4.10E+05	3.08E-02	4.71E-01	8.74E+04	1	1
Logic8	4	1.31E+07	6.21E+06	142.03	3.90E+05	2.98E-02	4.74E-01	9.23E+04	1	1
Logic8	5	1.88E+07	1.13E+07	229.38	6.33E+05	3.37E-02	6.05E-01	8.18E+04	1	1
Logic8	6	2.34E+07	1.37E+07	281.59	9.96E+05	4.26E-02	5.84E-01	8.30E+04	1	1

Продолжение на следующей странице

Таблица 1: Метрики, снятые в ходе тестовых запусков реализации (продолжение)

Сценарий	№	N	RSS_{max} , Кб	T , С	N_{comp}	P_{comp}	P_{RSS} , $\frac{r_6}{10^6}$	V , $\frac{1}{с}$	Обр.	Вер.
Logic8	7	2.54E+07	1.47E+07	306.02	1.32E+06	5.20E-02	5.79E-01	8.29E+04	1	1
Logic8	8	1.12E+07	5.38E+06	127.23	4.85E+05	4.34E-02	4.81E-01	8.80E+04	1	1
Logic8	9	1.25E+07	5.87E+06	141.06	3.82E+05	3.05E-02	4.69E-01	8.87E+04	1	1
Logic8	10	2.86E+07	1.61E+07	329.95	1.72E+06	6.01E-02	5.64E-01	8.68E+04	1	1
Logic9	1	2.89E+07	1.29E+07	301.98	7.21E+05	2.50E-02	4.48E-01	9.56E+04	1	1
Logic9	2	1.21E+07	5.73E+06	136.09	4.82E+05	3.98E-02	4.72E-01	8.91E+04	1	1
Logic9	3	1.32E+07	6.17E+06	142.38	4.13E+05	3.12E-02	4.66E-01	9.30E+04	1	1
Logic9	4	1.19E+07	5.61E+06	131.92	4.19E+05	3.53E-02	4.73E-01	8.98E+04	1	1
Logic9	5	1.26E+07	5.89E+06	138.89	4.73E+05	3.77E-02	4.70E-01	9.04E+04	1	1
Logic9	6	1.17E+07	5.56E+06	132	4.65E+05	3.97E-02	4.74E-01	8.88E+04	1	1
Logic9	7	1.29E+07	6.02E+06	144.78	4.78E+05	3.70E-02	4.67E-01	8.91E+04	1	1
Logic9	8	1.62E+07	7.36E+06	174.18	7.46E+05	4.61E-02	4.55E-01	9.30E+04	1	1
Logic9	9	3.07E+07	9.68E+06	248.97	6.36E+05	2.07E-02	3.15E-01	1.23E+05	1	1
Logic9	10	1.33E+07	5.88E+06	128.48	4.08E+05	3.07E-02	4.43E-01	1.03E+05	1	1
Gfx6	1	3.39E+06	1.66E+06	38.64	6.17E+04	1.82E-02	4.91E-01	8.76E+04	1	1
Gfx6	2	1.22E+07	5.39E+06	120.08	1.77E+05	1.45E-02	4.40E-01	1.02E+05	1	1
Gfx6	3	8.90E+06	4.17E+06	95.03	1.54E+05	1.73E-02	4.69E-01	9.37E+04	1	1
Logic10	1	2.30E+07	1.02E+07	227.96	1.04E+06	4.50E-02	4.41E-01	1.01E+05	1	1
Logic10	2	1.23E+07	5.84E+06	132.45	7.02E+05	5.69E-02	4.73E-01	9.32E+04	1	1
Logic10	3	1.13E+07	5.47E+06	130.35	4.98E+05	4.43E-02	4.85E-01	8.64E+04	1	1
Logic10	4	1.26E+07	5.95E+06	132.8	7.69E+05	6.12E-02	4.73E-01	9.47E+04	1	1
Logic10	5	1.19E+07	5.89E+06	137.96	8.07E+05	6.77E-02	4.94E-01	8.65E+04	1	1
Logic10	6	2.08E+07	9.69E+06	228.93	1.33E+06	6.41E-02	4.66E-01	9.09E+04	1	1
Logic10	7	1.08E+07	5.13E+06	129.73	2.49E+05	2.31E-02	4.76E-01	8.31E+04	1	1
Logic10	8	1.97E+07	8.85E+06	126.85	-	-	-	-	0	-
Logic10	9	1.73E+07	7.31E+06	157.34	4.62E+05	2.68E-02	4.23E-01	1.10E+05	1	1
Logic10	10	1.74E+07	7.94E+06	177.98	7.05E+05	4.06E-02	4.57E-01	9.76E+04	1	1
Logic11	1	1.63E+07	7.18E+06	178.01	7.61E+05	4.66E-02	4.40E-01	9.17E+04	1	1
Logic11	2	1.33E+07	5.98E+06	136.37	6.53E+05	4.92E-02	4.50E-01	9.74E+04	1	1
Logic12	1	2.42E+07	1.03E+07	242.44	1.46E+05	6.01E-03	4.26E-01	9.99E+04	1	1
Logic12	2	2.71E+07	1.13E+07	265.23	1.58E+05	5.82E-03	4.19E-01	1.02E+05	1	1
Logic12	3	3.05E+07	1.29E+07	369.91	1.64E+05	5.38E-03	4.24E-01	8.26E+04	1	1
Logic12	4	2.71E+07	1.19E+07	360.53	1.54E+05	5.70E-03	4.40E-01	7.51E+04	1	1
Logic12	5	2.20E+07	9.33E+06	310	1.44E+05	6.56E-03	4.24E-01	7.11E+04	1	1
Logic12	6	2.22E+07	9.35E+06	293.35	1.35E+05	6.09E-03	4.22E-01	7.56E+04	1	1
Logic12	7	2.70E+07	1.16E+07	280.17	1.62E+05	5.99E-03	4.30E-01	9.65E+04	1	1
Logic12	8	2.60E+07	1.11E+07	267.08	1.77E+05	6.80E-03	4.29E-01	9.72E+04	1	1
Logic12	9	2.24E+07	9.55E+06	233.27	1.49E+05	6.65E-03	4.26E-01	9.61E+04	1	1
Logic12	10	2.54E+07	1.10E+07	258.24	1.77E+05	6.97E-03	4.33E-01	9.83E+04	1	1
Logic13	1	4.48E+07	1.91E+07	543.91	4.38E+05	9.77E-03	4.27E-01	8.24E+04	1	1
Logic13	2	4.16E+08	4.19E+07	389.37	-	-	-	-	0	-
Logic13	3	3.46E+07	1.44E+07	350.04	2.39E+05	6.90E-03	4.17E-01	9.88E+04	1	1
Logic13	4	6.69E+07	2.83E+07	718.12	5.65E+05	8.45E-03	4.23E-01	9.31E+04	1	1

Продолжение на следующей странице

Таблица 1: Метрики, снятые в ходе тестовых запусков реализации (продолжение)

Сценарий	№	N	RSS_{max} , Кб	T , С	N_{comp}	P_{comp}	P_{RSS} , $\frac{r6}{10^6}$	V , $\frac{1}{с}$	Обр.	Вер.
Logic13	5	4.10E+07	1.73E+07	439.23	3.71E+05	9.04E-03	4.23E-01	9.34E+04	1	1
Logic14	1	3.73E+07	1.48E+07	354.11	2.05E+05	5.50E-03	3.96E-01	1.05E+05	1	1
Logic14	2	4.81E+07	1.82E+07	430.96	3.04E+05	6.32E-03	3.79E-01	1.12E+05	1	1
Logic14	3	1.83E+07	7.75E+06	183.72	1.28E+05	7.00E-03	4.24E-01	9.95E+04	1	1
Logic14	4	2.42E+07	1.00E+07	235.87	2.20E+05	9.11E-03	4.14E-01	1.03E+05	1	1
Logic14	5	3.06E+07	1.25E+07	293.33	2.47E+05	8.08E-03	4.07E-01	1.04E+05	1	1
Logic14	6	4.27E+07	1.63E+07	391.47	2.72E+05	6.37E-03	3.82E-01	1.09E+05	1	1
Logic14	7	4.84E+07	1.27E+07	112.06	-	-	-	-	0	-
Logic14	8	3.47E+07	1.40E+07	341.38	3.03E+05	8.75E-03	4.05E-01	1.02E+05	1	1
Logic14	9	2.89E+07	1.20E+07	284.51	2.94E+05	1.02E-02	4.16E-01	1.02E+05	1	1
Logic15	1	3.02E+07	1.28E+07	301.2	2.76E+05	9.13E-03	4.23E-01	1.00E+05	1	1
Logic15	2	3.36E+07	1.41E+07	330.79	2.83E+05	8.44E-03	4.19E-01	1.02E+05	1	1
Logic15	3	3.82E+07	1.63E+07	388.89	2.86E+05	7.49E-03	4.27E-01	9.81E+04	1	1
Logic15	4	3.60E+07	1.51E+07	366.65	2.39E+05	6.64E-03	4.19E-01	9.83E+04	1	1
Logic15	5	3.08E+07	1.31E+07	307.64	2.51E+05	8.18E-03	4.26E-01	1.00E+05	1	1
Logic15	6	3.07E+07	1.30E+07	304.65	2.86E+05	9.33E-03	4.24E-01	1.01E+05	1	1
Gfx7	1	3.33E+07	1.43E+07	342.42	3.04E+05	9.13E-03	4.29E-01	9.73E+04	1	1
Gfx7	2	3.23E+07	1.41E+07	368.93	3.13E+05	9.68E-03	4.37E-01	8.76E+04	1	1
Gfx7	3	2.93E+07	1.29E+07	314.11	2.73E+05	9.30E-03	4.40E-01	9.34E+04	1	1
Gfx7	4	2.83E+07	1.24E+07	309.21	2.75E+05	9.74E-03	4.40E-01	9.15E+04	1	1
Gfx7	5	3.38E+07	1.50E+07	368.12	3.17E+05	9.35E-03	4.45E-01	9.19E+04	1	1
Gfx7	6	3.27E+07	1.46E+07	362.92	3.15E+05	9.64E-03	4.46E-01	9.00E+04	1	1
Gfx7	7	3.19E+07	1.39E+07	348.51	3.30E+05	1.04E-02	4.37E-01	9.14E+04	1	1
Gfx8	1	5.32E+07	2.36E+07	603.93	5.17E+05	9.71E-03	4.43E-01	8.82E+04	1	1
Gfx8	2	5.98E+07	2.64E+07	653.87	5.57E+05	9.31E-03	4.41E-01	9.15E+04	1	1
Gfx8	3	5.42E+07	2.37E+07	578.93	5.22E+05	9.63E-03	4.37E-01	9.36E+04	1	1
Gfx8	4	6.92E+07	3.03E+07	756.63	5.70E+05	8.23E-03	4.38E-01	9.15E+04	1	1
Gfx8	5	6.78E+07	2.96E+07	738.42	6.26E+05	9.24E-03	4.37E-01	9.18E+04	1	1
Gfx8	6	8.02E+07	3.52E+07	852.24	6.80E+05	8.48E-03	4.39E-01	9.40E+04	1	1
Gfx8	7	5.21E+07	2.31E+07	563.04	4.89E+05	9.40E-03	4.44E-01	9.25E+04	1	1
Gfx8	8	5.65E+07	2.50E+07	618.61	5.25E+05	9.30E-03	4.43E-01	9.13E+04	1	1
Gfx8	9	6.08E+07	2.68E+07	671.23	5.45E+05	8.95E-03	4.40E-01	9.07E+04	1	1
Gfx8	10	8.35E+07	3.52E+07	832.6	6.72E+05	8.05E-03	4.21E-01	1.00E+05	1	1
Gfx9	1	4.48E+07	1.98E+07	492.29	3.96E+05	8.85E-03	4.43E-01	9.09E+04	1	1
Gfx9	2	4.68E+07	2.09E+07	507.46	4.28E+05	9.14E-03	4.46E-01	9.22E+04	1	1
Gfx9	3	5.84E+07	2.58E+07	635.26	5.35E+05	9.16E-03	4.42E-01	9.20E+04	1	1
Gfx9	4	4.61E+07	2.06E+07	508.48	4.39E+05	9.53E-03	4.48E-01	9.07E+04	1	1
Gfx9	5	3.75E+07	1.67E+07	415.38	3.52E+05	9.40E-03	4.45E-01	9.02E+04	1	1
Gfx9	6	4.24E+07	1.89E+07	469.72	3.99E+05	9.41E-03	4.45E-01	9.04E+04	1	1
Gfx9	7	4.02E+07	1.78E+07	446.32	3.57E+05	8.88E-03	4.43E-01	9.02E+04	1	1
Gfx9	8	3.86E+07	1.72E+07	418.86	3.64E+05	9.44E-03	4.44E-01	9.21E+04	1	1
Gfx9	9	3.90E+07	1.73E+07	424.49	3.59E+05	9.19E-03	4.44E-01	9.19E+04	1	1
Gfx9	10	4.09E+07	1.81E+07	447.61	3.77E+05	9.20E-03	4.43E-01	9.14E+04	1	1
Gfx10	1	6.45E+07	2.79E+07	686.68	5.86E+05	9.08E-03	4.33E-01	9.39E+04	1	1

Продолжение на следующей странице

Таблица 1: Метрики, снятые в ходе тестовых запусков реализации (продолжение)

Сценарий	№	N	RSS_{max} , Кб	T , С	N_{comp}	P_{comp}	P_{RSS} , $\frac{r_6}{10^6}$	V , $\frac{1}{с}$	Обр.	Вер.
Gfx10	2	8.48E+07	3.66E+07	876.15	6.72E+05	7.93E-03	4.32E-01	9.68E+04	1	1
Gfx10	3	3.70E+07	1.62E+07	400.33	4.17E+05	1.13E-02	4.38E-01	9.24E+04	1	1
Gfx10	4	8.01E+07	3.49E+07	833.98	6.78E+05	8.46E-03	4.36E-01	9.60E+04	1	1
Gfx10	5	4.27E+07	1.90E+07	461.19	4.39E+05	1.03E-02	4.44E-01	9.27E+04	1	1
Gfx10	6	4.67E+07	2.08E+07	518.81	4.51E+05	9.65E-03	4.45E-01	9.00E+04	1	1
Gfx10	7	6.48E+07	2.85E+07	714.23	6.07E+05	9.36E-03	4.40E-01	9.08E+04	1	1
Gfx10	8	4.74E+07	2.12E+07	519.74	4.94E+05	1.04E-02	4.47E-01	9.12E+04	1	1
Gfx10	9	4.56E+07	2.04E+07	504.59	4.50E+05	9.86E-03	4.47E-01	9.04E+04	1	0
Gfx10	10	4.57E+07	2.05E+07	519.51	4.58E+05	1.00E-02	4.48E-01	8.80E+04	1	1
Logic16	1	1.03E+07	5.04E+06	117.36	4.30E+05	4.17E-02	4.88E-01	8.78E+04	1	1
Logic16	2	1.10E+07	5.43E+06	129.8	6.49E+05	5.89E-02	4.92E-01	8.49E+04	1	0
Logic16	3	1.18E+07	5.79E+06	139.81	6.60E+05	5.59E-02	4.90E-01	8.44E+04	1	0
Logic16	4	1.34E+07	6.46E+06	156.93	7.59E+05	5.67E-02	4.83E-01	8.53E+04	1	1
Logic16	5	1.37E+07	6.64E+06	161.3	8.06E+05	5.87E-02	4.84E-01	8.51E+04	1	0
Logic16	6	2.13E+07	1.02E+07	241.63	9.55E+05	4.48E-02	4.78E-01	8.82E+04	1	1
Logic16	7	1.42E+07	6.72E+06	161	5.58E+05	3.93E-02	4.73E-01	8.82E+04	1	1
Logic16	8	1.17E+07	5.66E+06	136.81	6.16E+05	5.27E-02	4.84E-01	8.54E+04	1	1
Logic16	9	1.19E+07	5.81E+06	136.99	7.72E+05	6.49E-02	4.89E-01	8.68E+04	1	1
Logic16	10	1.57E+07	7.57E+06	185.33	8.85E+05	5.64E-02	4.83E-01	8.46E+04	1	1
Logic17	1	1.54E+07	7.00E+06	166.13	7.02E+05	4.55E-02	4.53E-01	9.29E+04	1	1
Logic17	2	2.30E+07	1.02E+07	234.45	8.99E+05	3.91E-02	4.42E-01	9.82E+04	1	0
Logic17	3	1.54E+07	6.59E+06	147.86	4.60E+05	3.00E-02	4.29E-01	1.04E+05	1	0
Logic17	4	1.60E+07	7.27E+06	166.72	8.93E+05	5.59E-02	4.55E-01	9.58E+04	1	1
Logic17	5	2.47E+07	1.12E+07	255.83	1.17E+06	4.71E-02	4.53E-01	9.67E+04	1	1
Logic17	6	2.08E+07	9.27E+06	205.65	8.81E+05	4.24E-02	4.46E-01	1.01E+05	1	1
Logic17	7	2.28E+07	1.03E+07	241.27	1.12E+06	4.92E-02	4.52E-01	9.44E+04	1	1
Logic17	8	1.50E+07	6.85E+06	158.12	7.38E+05	4.90E-02	4.55E-01	9.52E+04	1	1
Logic17	9	1.30E+07	6.00E+06	135.72	5.02E+05	3.85E-02	4.60E-01	9.60E+04	1	0
Logic17	10	1.59E+07	7.13E+06	166.61	7.01E+05	4.42E-02	4.50E-01	9.52E+04	1	0
Logic19	1	2.63E+07	8.60E+06	186.71	1.18E+04	4.46E-04	3.26E-01	1.41E+05	1	1
Logic19	2	3.95E+07	1.27E+07	286.69	1.94E+04	4.92E-04	3.21E-01	1.38E+05	1	0
Logic19	3	3.95E+07	1.27E+07	279.05	1.88E+04	4.76E-04	3.21E-01	1.42E+05	1	0
Logic19	4	3.83E+07	1.23E+07	273.92	1.75E+04	4.57E-04	3.20E-01	1.40E+05	1	1
Logic19	5	4.06E+07	1.30E+07	289.74	1.90E+04	4.69E-04	3.21E-01	1.40E+05	1	1
Logic19	6	3.78E+07	1.22E+07	272.26	2.03E+04	5.38E-04	3.23E-01	1.39E+05	1	0
Logic19	7	3.40E+07	1.11E+07	243.12	1.81E+04	5.33E-04	3.27E-01	1.40E+05	1	1
Logic19	8	4.50E+07	1.45E+07	320.41	2.29E+04	5.09E-04	3.23E-01	1.41E+05	1	1
Logic19	9	3.71E+07	1.20E+07	261.22	1.86E+04	5.00E-04	3.22E-01	1.42E+05	1	0
Logic20	1	1.75E+07	6.23E+06	154.96	1.09E+05	6.20E-03	3.55E-01	1.13E+05	1	1
Logic20	2	2.41E+07	1.07E+07	252.89	9.45E+05	3.91E-02	4.44E-01	9.54E+04	1	1
Logic20	3	1.96E+07	8.80E+06	209.66	9.34E+05	4.78E-02	4.50E-01	9.33E+04	1	1
Logic20	4	1.38E+07	6.33E+06	144.48	8.35E+05	6.03E-02	4.58E-01	9.57E+04	1	0
Logic20	5	1.47E+07	6.45E+06	148.03	5.90E+05	4.02E-02	4.39E-01	9.92E+04	1	1
Logic21	1	2.14E+07	9.25E+06	214.32	9.52E+05	4.45E-02	4.32E-01	9.99E+04	1	1

Продолжение на следующей странице

Таблица 1: Метрики, снятые в ходе тестовых запусков реализации (продолжение)

Сценарий	№	N	RSS_{max} , Кб	T , С	N_{comp}	P_{comp}	P_{RSS} , $\frac{r6}{10^6}$	V , $\frac{1}{с}$	Обр.	Вер.
Logic21	2	1.35E+07	6.41E+06	152.65	8.52E+05	6.30E-02	4.74E-01	8.86E+04	1	1
Logic21	3	1.10E+07	5.29E+06	119.29	5.90E+05	5.36E-02	4.81E-01	9.23E+04	1	0
Logic21	4	1.21E+07	5.52E+06	128.11	4.55E+05	3.75E-02	4.55E-01	9.47E+04	1	0
Logic21	5	2.95E+07	1.31E+07	300.5	1.72E+06	5.84E-02	4.45E-01	9.81E+04	1	0
Logic21	6	1.79E+07	8.10E+06	178.34	9.62E+05	5.38E-02	4.53E-01	1.00E+05	1	1
Logic21	7	1.11E+07	5.32E+06	120.69	6.49E+05	5.87E-02	4.81E-01	9.16E+04	1	0
Logic21	8	1.11E+07	5.31E+06	120.84	7.31E+05	6.61E-02	4.80E-01	9.15E+04	1	0
Logic21	9	1.48E+07	6.69E+06	147.21	7.47E+05	5.05E-02	4.52E-01	1.01E+05	1	1
Logic21	10	1.81E+07	8.51E+06	199.46	1.29E+06	7.14E-02	4.71E-01	9.05E+04	1	1
Logic22	1	1.99E+07	9.23E+06	216	8.62E+05	4.33E-02	4.63E-01	9.22E+04	1	1
Logic22	2	1.79E+07	8.53E+06	190.76	1.31E+06	7.36E-02	4.78E-01	9.36E+04	1	1
Logic22	3	1.29E+07	6.09E+06	137.09	1.26E+06	9.75E-02	4.70E-01	9.44E+04	1	0
Logic22	4	1.71E+07	8.23E+06	186.46	1.35E+06	7.94E-02	4.82E-01	9.16E+04	1	1
Logic22	5	1.41E+07	6.87E+06	151.77	1.30E+06	9.27E-02	4.89E-01	9.26E+04	1	1
Logic22	6	1.54E+07	6.97E+06	167.24	6.44E+05	4.17E-02	4.52E-01	9.24E+04	1	0
Logic22	7	1.55E+07	7.21E+06	169.3	9.95E+05	6.43E-02	4.65E-01	9.14E+04	1	1
Logic22	8	1.30E+07	6.33E+06	141.71	1.07E+06	8.28E-02	4.88E-01	9.15E+04	1	1
Logic22	9	1.37E+07	6.35E+06	143.27	8.12E+05	5.94E-02	4.64E-01	9.55E+04	1	0
Logic22	10	1.24E+07	6.15E+06	131.07	1.45E+06	1.18E-01	4.97E-01	9.44E+04	1	1