

РЕФЕРАТ

Отчет 22 с., 7 рис., 11 табл., 3 источника.

АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО (АЛУ), МИКРОПРОГРАММНОЕ УПРАВЛЕНИЕ, АВТОМАТ МИЛИ, ПРЯМОЙ КОД, ДОПОЛНИТЕЛЬНЫЙ КОД, СЛОЖЕНИЕ, ВЫЧИТАНИЕ.

Цель работы – спроектировать и реализовать арифметико-логическое устройство для выполнения операций сложения, вычитания и конъюнкции над восьмиразрядными числами. Особенностью разработки является реализация алгоритма обработки знаковых чисел: входные данные поступают в прямом коде, вычисления производятся в дополнительном коде, а результат преобразуется обратно в прямой код.

При разработке устройства использовалась концепция «черного ящика» для определения внешних интерфейсов. Синтез управляющего устройства выполнен на основе модели автомата Мили с жесткой логикой. Для реализации алгоритма применена стратегия микропрограммного управления, позволяющая гибко настраивать последовательность управляющих сигналов.

В результате работы разработаны функциональная схема, граф переходов управляющего автомата и временные диаграммы выполнения операций. Составлены таблицы прошивки памяти микрокоманд.

Работоспособность устройства и корректность алгоритмов подтверждена результатами моделирования в среде ALU-R.

# СОДЕРЖАНИЕ

[ВВЕДЕНИЕ 7](#_Toc214887953)

[1 Исследовательская часть 8](#_Toc214887954)

[1.1 Исследование предметной области 8](#_Toc214887955)

[1.1.1 Прямой, обратный и дополнительный коды 8](#_Toc214887956)

[1.1.2 Особенности алгоритма обработки данных 9](#_Toc214887957)

[1.1.3 Флаги и признаки результата 9](#_Toc214887958)

[1.2 Анализ исходных данных задания 9](#_Toc214887959)

[1.3 Представление устройства в виде операционной и управляющей частей 10](#_Toc214887960)

[1.4 Структура устройства АЛУ-R 10](#_Toc214887961)

[1.4.1 Управление входными шинами (Поля 1a и 1b) 11](#_Toc214887962)

[1.4.2 Арифметико-Логический Блок (АЛБ) 11](#_Toc214887963)

[1.4.3 Управление сдвигом и регистром результата 11](#_Toc214887964)

[1.4.4 Управление счетчиком 12](#_Toc214887965)

[1.4.5 Логические условия 12](#_Toc214887966)

[1.5 Краткие сведения об управляющих автоматах 12](#_Toc214887967)

[2 Проектная часть 13](#_Toc214887968)

[2.1 Разработка модели «Черного ящика» АЛУ 13](#_Toc214887969)

[2.2 Разработка алгоритмов функционирования 14](#_Toc214887970)

[2.2.1 Алгоритм функционирования на уровне команд 15](#_Toc214887971)

[2.2.2 Синтез графа УА Мили на микрокомандном уровне 15](#_Toc214887972)

[2.3 Временные диаграммы выполнения микроопераций 18](#_Toc214887973)

[2.3.1 Диаграмма операции Сложения 18](#_Toc214887974)

[2.3.2 Диаграмма операции Вычитания 18](#_Toc214887975)

[2.3.3 Диаграмма операции Конъюнкции 19](#_Toc214887976)

[3 Экспериментальная часть 20](#_Toc214887977)

[3.1 Распределение памяти микрокоманд 20](#_Toc214887978)

[3.2 Программная реализация АЛУ 21](#_Toc214887979)

[3.2.1 Блок операции Сложения 21](#_Toc214887980)

[3.2.2 Блок операции Вычитания 21](#_Toc214887981)

[3.2.3 Блок операции Конъюнкции 22](#_Toc214887982)

[3.3 Контрольные примеры в модели АЛУ 23](#_Toc214887983)

[ЗАКЛЮЧЕНИЕ 24](#_Toc214887984)

[СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 25](#_Toc214887985)

# ВВЕДЕНИЕ

Арифметико-логическое устройство (АЛУ) является центральным узлом любого процессора, отвечающим за преобразование информации. Именно в АЛУ выполняются все арифметические вычисления (сложение, вычитание) и логические операции над данными. Понимание принципов построения АЛУ, методов кодирования чисел и организации управляющих автоматов является базисом для проектирования вычислительных систем.

Актуальность работы обусловлена необходимостью глубокого понимания процессов, происходящих в ЭВМ на уровне регистровых передач. В современных системах операции часто выполняются над числами в дополнительном коде для унификации схемотехники, однако интерфейс с внешним миром обычно требует представления данных в прямом коде.

Целью курсовой работы является проектирование арифметико-логического устройства, выполняющего заданный набор операций, и его программная реализация в среде моделирования ALU-R.

Для достижения цели решаются следующие задачи:

1. Исследовательский этап: Изучить теоретические основы машинной арифметики (прямой, обратный, дополнительный коды) и функциональные возможности модели ALU-R согласно учебному пособию А.П. Жмакина.
2. Проектный этап: Разработать модель «черного ящика», составить граф-схемы алгоритмов (ГСА) на уровне команд и микрокоманд, построить временную диаграмму выполнения операций.
3. Экспериментальный этап: Реализовать микропрограммный автомат в модели ALU-R, строго соблюдая адресацию микрокоманд, и протестировать работоспособность устройства.

# 1 Исследовательская часть

## 1.1 Исследование предметной области

### 1.1.1 Прямой, обратный и дополнительный коды

В соответствии с классической теорией организации ЭВМ [1], выделяют следующие формы представления целых чисел со знаком.

Прямой код (ПК)

Прямой код является формой представления числа, в которой старший разряд (an) кодирует знак числа (0 — для положительных, 1 — для отрицательных), а оставшиеся разрядов (an−1...a0) содержат абсолютное значение (модуль) числа.

Аналитическое выражение для прямого кода:

[A]пр = 0, |A|, при A >= 0

[A]пр = 1, |A|, при A < 0

К недостаткам прямого кода следует отнести сложность аппаратной реализации арифметических операций, требующую анализа знаковых разрядов и выполнения операций вычитания модулей. Кроме того, в данной системе кодирования существует двойственность представления нуля («+0» и «-0»).

Обратный код (ОК)

Обратный код применяется преимущественно как промежуточный этап при формировании дополнительного кода.

Для положительных чисел обратный код идентичен прямому.

Для отрицательных чисел обратный код формируется путем поразрядной инверсии цифровой части прямого кода при сохранении значения знакового разряда равным единице.

[A]обр = [A]пр, при A >= 0

[A]обр = 1, (инверсия a\_n-1...a\_0), при A < 0

Спецификой арифметики в обратном коде является необходимость циклического переноса единицы переполнения из старшего разряда в младший, что усложняет схемотехнику сумматора и увеличивает время выполнения операции.

Дополнительный код (ДК)

Дополнительный код является основным стандартом для выполнения целочисленных операций в современных вычислительных системах.

Для положительных чисел дополнительный код совпадает с прямым.

Для отрицательных чисел дополнительный код образуется из обратного кода путем добавления единицы к младшему разряду.

Ключевым преимуществом дополнительного кода является возможность сведения операции вычитания к операции сложения с отрицательным числом. При этом знаковый разряд участвует в операции наравне с цифровыми, а перенос из старшего разряда игнорируется.

### 1.1.2 Особенности алгоритма обработки данных

В рамках проектируемого устройства реализуется специфический алгоритм обработки данных. На вход АЛУ поступают операнды исключительно в прямом коде (положительные числа). Для унификации вычислительного процесса применяется метод предварительного преобразования операндов в отрицательное представление в дополнительном коде.

Преобразование входных данных: Исходные положительные операнды A и B преобразуются в отрицательные числа в дополнительном коде по формуле: -X = (инверсия X) + 1.

Выполнение арифметической операции: Производится сложение или вычитание полученных отрицательных значений.

Восстановление результата: Полученный результат (находящийся в дополнительном коде) преобразуется обратно в прямой код положительного числа путем инверсии и инкремента.

### 1.1.3 Флаги и признаки результата

В процессе функционирования АЛУ формируются статусные сигналы (флаги), характеризующие результат операции:

1. Z (Zero): Признак нулевого результата. Принимает значение логической единицы, если все биты результата равны нулю.
2. OV (Overflow): Признак арифметического переполнения. Сигнализирует о выходе результата операции за пределы допустимого диапазона представления чисел.
3. P (Carry/Borrow): Признак переноса или заема. Используется при выполнении операций вычитания для определения знака разности и необходимости коррекции результата.

## 1.2 Анализ исходных данных задания

В соответствии с заданием на курсовую работу, объектом проектирования является Арифметико-Логическое Устройство (АЛУ).  
Основные характеристики проектируемого устройства:

Разрядность: 8 бит.

Формат данных: Целые числа со знаком. Входные и выходные данные представлены в прямом коде. Внутренняя обработка осуществляется в дополнительном коде, что требует реализации алгоритмов преобразования (инверсия + инкремент).

Набор операций:

* Алгебраическое сложение;
* Алгебраическое вычитание;
* Логическая конъюнкция.

Управляющий автомат: Автомат Мили с жесткой логикой.

Контроль состояния: Формирование флагов переполнения (OV) и нуля (Z).

## 1.3 Представление устройства в виде операционной и управляющей частей

Согласно принципам структурно-алгоритмического проектирования, АЛУ декомпозируется на два взаимодействующих автомата:

Операционный автомат (ОА): Структурная часть, выполняющая хранение и преобразование информации. Включает в себя:

1. Регистры приема операндов (R, S) и результата (F);
2. Комбинационную схему сумматора (АЛБ);
3. Схему сдвигателя;

Мультиплексоры входной логики.  
ОА выполняет элементарные действия (микрооперации) yi и вырабатывает логические условия xj (признаки результата).

Управляющий автомат (УА): Логическая схема, координирующая работу ОА. На основе кода операции и значений логических условий xj, УА вырабатывает во времени последовательность управляющих сигналов Yt, обеспечивающую выполнение заданного алгоритма. В данной работе УА реализуется микропрограммным способом.

## 1.4 Структура устройства АЛУ-R

Для проектирования микропрограммного автомата необходимо определить полный набор микроопераций, поддерживаемых моделью ALU-R. Ниже приведен детальный перечень управляющих сигналов и соответствующих им функциональных действий.

### 1.4.1 Управление входными шинами (Поля 1a и 1b)

Блок входной логики управляет мультиплексорами, подающими данные на входы сумматора R и S.

Поле 1a (Управление входом R):

00: R := A (Прямая передача операнда A)

01: R := ¬A (Передача инверсного значения A)

10: R := 0 (Обнуление входа)

11: R := a7, ¬a6 ... ¬a0 (Передача специфической маски)

Поле 1b (Управление входом S):

00: S := B (Прямая передача операнда B)

01: S := ¬B (Передача инверсного значения B)

10: S := 0 (Обнуление входа)

11: S := b7, ¬b6 ... ¬b0 (Передача специфической маски)

### 1.4.2 Арифметико-Логический Блок (АЛБ)

Код микрооперации АЛБ определяет функцию, выполняемую комбинационной схемой сумматора. Результат операции обозначается как Q.

000: Q := R + S + P0 (Сложение с учетом входного переноса P0)

001: Q := R - S - P0 (Вычитание с учетом заема)

010: Q := S - R - P0 (Обратное вычитание)

011: Q := R ∨ S (Логическое ИЛИ / Дизъюнкция)

100: Q := R & S (Логическое И / Конъюнкция)

101: Q := R ⊕ S (Сложение по модулю 2)

110: Q := R (Транзит значения R на выход)

111: Q := S (Транзит значения S на выход)

### 1.4.3 Управление сдвигом и регистром результата

Результат с выхода АЛБ (Q) проходит через схему сдвигателя перед записью в регистр результата (F).

000: F := Q (Запись результата без сдвига)

001: L1: DL.F[7:0] := Q[7:0].DR (Сдвиг влево на 1 разряд, прием бита из DR)

010: R1: F[7:0].DR := DL.Q[7:0] (Сдвиг вправо на 1 разряд, прием бита из DL)

011: F.DR := DR.Q (Циклический сдвиг)

100: F := Q[6:0].z (где z = P8 xor DL) — Сдвиг с учетом флага переноса

111: F := C (Запись в регистр F содержимого счетчика)

### 1.4.4 Управление счетчиком

Счетчик используется для организации циклов в микропрограммах.

00: сч := сч (Режим хранения, значение не меняется)

01: сч := сч + 1 (Инкремент)

10: сч := сч - 1 (Декремент)

11: сч := 0 (Сброс счетчика)

### 1.4.5 Логические условия

Для реализации условных переходов в микропрограмме используются следующие признаки (флаги):

X1: Перенос P8 (Перенос из старшего разряда сумматора)

X2: DL (Значение входного бита слева)

X3: DR (Значение входного бита справа)

X4: сч > 7 (Проверка значения счетчика)

X5: сч < 0 (Переполнение счетчика)

## 1.5 Краткие сведения об управляющих автоматах

Управляющий автомат (УА) представляет собой дискретное устройство, предназначенное для координации работы операционных узлов ЭВМ путем выдачи распределенной во времени последовательности управляющих сигналов.

В теории цифровых автоматов выделяют два основных класса УА [1]:

1. Автомат с жесткой логикой: Закон функционирования определяется структурой комбинационной схемы и связями между триггерами памяти. Изменение алгоритма работы такого автомата требует физического изменения схемы.
2. Автомат с программируемой логикой (микропрограммный): Алгоритм управления хранится в запоминающем устройстве в виде микропрограммы. Каждая ячейка памяти содержит код микрокоманды, определяющий набор активных управляющих сигналов и адрес следующей микрокоманды. Такой подход обеспечивает гибкость и универсальность управления, позволяя модифицировать алгоритмы без изменения аппаратуры.

# 2 Проектная часть

Целью проектного этапа является разработка функциональной и алгоритмической структуры арифметико-логического устройства. В данном разделе определяются интерфейсы взаимодействия АЛУ с внешней средой, разрабатываются алгоритмы выполнения операций на уровне микрокоманд и строится временная диаграмма функционирования устройства.

## 2.1 Разработка модели «Черного ящика» АЛУ

На этапе структурного проектирования арифметико-логическое устройство рассматривается как «черный ящик» — функционально законченный модуль, имеющий определенный набор входных и выходных портов. Внутренняя реализация на данном этапе скрыта, внимание уделяется интерфейсу взаимодействия с внешней средой (шиной данных и устройством управления).

Схема модели «Черного ящика» представлена на рисунке 2.1.

Входные информационные сигналы:

* Шина A [7:0]: 8-разрядный вход для первого операнда. Данные поступают в прямом коде.
* Шина B [7:0]: 8-разрядный вход для второго операнда. Данные поступают в прямом коде.

Входные управляющие сигналы:

* Шина управления (Y): Совокупность сигналов микропрограммного управления, определяющих действие АЛУ в текущем такте. Включает поля управления мультиплексорами (1a, 1b), код операции АЛБ, сигналы сдвига и управления счетчиком.
* CLK (Clock): Сигнал синхронизации (тактовый импульс), инициирующий выполнение микроопераций.

Выходные сигналы:

* Шина F [7:0]: 8-разрядный выход результата операции. Результат выдается в прямом коде.

Статусные сигналы (Флаги):

* Z (Zero): Признак равенства результата нулю.
* P8 (Carry/Overflow): Флаг переноса из старшего разряда, используемый также для диагностики переполнения и управления ветвлением при вычитании.



Рисунок 2.1 — Модель «Черного ящика» АЛУ

Таблица 2.1 — Описание интерфейсных сигналов

|  |  |  |  |
| --- | --- | --- | --- |
| Обозначение | Разрядность | Тип | Назначение |
| A | 8 бит | Вход | Первый операнд (Прямой код) |
| B | 8 бит | Вход | Второй операнд (Прямой код) |
| Y | 12 бит | Вход | Вектор управления (1a, 1b, ALB, Shift, Count) |
| Clock | 1 бит | Вход | Синхронизация |
| F | 8 бит | Выход | Результат операции (Прямой код) |
| Z | 1 бит | Выход | Признак нуля (F=0) |
| P8 | 1 бит | Выход | Перенос из 7-го разряда / Признак заема |

## 2.2 Разработка алгоритмов функционирования

Основной задачей проектирования является синтез алгоритмов, позволяющих реализовать сложные арифметические операции (сложение и вычитание в дополнительном коде) на базе ограниченного набора микроопераций модели ALU-R.

### 2.2.1 Алгоритм функционирования на уровне команд

На макроуровне алгоритм работы АЛУ состоит из трех независимых ветвей, выбор которых определяется пользователем (через адрес начала микропрограммы).

Ветвь СЛОЖЕНИЕ:

1. Прием операндов A и B.
2. Преобразование A в отрицательное число в дополнительном коде (-A).
3. Преобразование B в отрицательное число в дополнительном коде (-B).
4. Суммирование отрицательных операндов.
5. Преобразование результата из дополнительного кода обратно в прямой (восстановление модуля и знака).

Ветвь ВЫЧИТАНИЕ:

1. Формирование отрицательных операндов -A и -B.
2. Выполнение пробного вычитания (-A) - (-B).
3. Анализ флага переноса P8.
4. Если результат положителен (в терминах дополнительного кода), выполняется переход к завершению и конвертации.
5. Если результат отрицателен (возник заем), выполняется переход к альтернативной ветви для коррекции (обратное вычитание S - R).
6. Преобразование результата в прямой код.

Ветвь КОНЪЮНКЦИЯ:

1. Поразрядное логическое умножение A & B.

### 2.2.2 Синтез графа УА Мили на микрокомандном уровне

Для реализации разработанного алгоритма функционирования АЛУ выполнен синтез управляющего автомата (УА) по модели Мили. Функционирование автомата описывается ориентированным связным графом, где вершины соответствуют состояниям автомата, а дуги — переходам между ними.

В проектируемой системе принято взаимно однозначное соответствие между состоянием автомата a\_i и адресом ячейки памяти микрокоманд. Кодирование состояний выполнено прямым двоичным кодом (указан внутри вершин графа).

x




Рисунок 2.2 — Граф переходов управляющего автомата Мили

На дугах графа используется нотация X / Y, где:

X — логическое условие перехода

Y — выполняемая последовательность операций

Таблица 2.2 — Условия переходов

|  |  |
| --- | --- |
| x0 | 1 |
| x1 | op = 0 |
| x2 | op = 1 |
| x3 | op = 2 |
| x4 | F<0 |

Для перевода автомата мили в граф-схему, разделим составные условия.




Рисунок 2.3 — Блок схема на уровне микрокоманд

## 2.3 Временные диаграммы выполнения микроопераций

Для анализа быстродействия и порядка работы устройства построены временные диаграммы (циклограммы) для всех реализованных операций. По оси ординат отложены выполняемые микрооперации, по оси абсцисс — такты машинного времени

### 2.3.1 Диаграмма операции Сложения

Операция является линейной и выполняется за фиксированное время — 7 тактов.

Таблица 2.3 — Временная диаграмма операции Сложения

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| Микрооперация \ Такт | T1 | T2 | T3 | T4 | T5 | T6 | T7 |
| P0 := 1 |  |  |  |  |  |  |  |
| R := ¬A |  |  |  |  |  |  |  |
| S := ¬B |  |  |  |  |  |  |  |
| Q := R + S |  |  |  |  |  |  |  |
| R := ¬F (Восст.) |  |  |  |  |  |  |  |

### 2.3.2 Диаграмма операции Вычитания

Операция содержит условный переход, поэтому время выполнения зависит от входных данных. Диаграмма совмещает две ветви алгоритма.

Таблица 2.4 — Временная диаграмма операции Вычитания

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Микрооперация \ Такт | T1 | T2 | T3 | T4 | T5 | T6 | T7 | T8 |
| P0 := 1 |  |  |  |  |  |  |  |  |
| R := ¬A |  |  |  |  |  |  |  |  |
| S := ¬B |  |  |  |  |  |  |  |  |
| Q := R - S |  |  |  |  |  |  |  |  |
| Q := S - R |  |  |  |  |  |  |  |  |
| R := ¬F |  |  |  |  |  |  |  |  |
| S := f7 ¬f6…¬f1 |  |  |  |  |  |  |  |  |

Условные обозначения:

* Общая часть (Такты 1-5). (Цвет: Черный)
* Ветвь 1: результат положительный в операции Q := R - S (Такты 6-7). (Цвет: Зеленый)
* Ветвь 2: результат отрицательный в операции Q := R - S, был перенос (Такты 6-8). (Цвет: Синий)

### 2.3.3 Диаграмма операции Конъюнкции

Логическая операция выполняется за один машинный такт.

Таблица 2.5 — Временная диаграмма операции Конъюнкции

|  |  |
| --- | --- |
| Микрооперация \ Такт | T1 |
| Q := R & S |  |

# 3 Экспериментальная часть

Целью экспериментального этапа является верификация разработанных алгоритмов в среде моделирования ALU-R. В данном разделе приведена карта распределения памяти микрокоманд и листинги программ, адресация которых строго соответствует синтезированному графу автомата Мили.

## 3.1 Распределение памяти микрокоманд

На основе синтезированного графа автомата составлена карта памяти. Адреса ячеек памяти однозначно соответствуют двоичным кодам состояний, указанным в вершинах графа.

Таблица 3.1 — Карта памяти микрокоманд

|  |  |  |  |
| --- | --- | --- | --- |
| Адреса (DEC) | Адреса (BIN) | Назначение блока | Примечание |
| 0 — 6 | 0000000 — 0000110 | СЛОЖЕНИЕ | Полный цикл операции |
| 7 — 8 | 0000111 — 0001000 | — | Резерв (Пустые ячейки) |
| 9 — 13 | 0001001 — 0001101 | ВЫЧИТАНИЕ (Начало) | Подготовка и сравнение |
| 14 — 15 | 0001110 — 0001111 | ВЫЧИТАНИЕ (Ветвь 1) | Результат положительный (Нет переноса) |
| 16 | 0010000 | — | Резерв |
| 17 — 19 | 0010001 — 0010011 | ВЫЧИТАНИЕ (Ветвь 2) | Результат отрицательный (Есть перенос) |
| 20 — 21 | 0010100 — 0010101 | — | Резерв |
| 22 | 0010110 | КОНЪЮНКЦИЯ | Логическая операция |

## 3.2 Программная реализация АЛУ

### 3.2.1 Блок операции Сложения

Используются адреса с 0 по 6. Алгоритм: перевод операндов в дополнительный код, сложение, восстановление результата.

Таблица 3.2 — Микропрограмма операции Сложения

|  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Адрес | A | B | F | 1a | 1b | АЛБ | Сдв | Сч | ЛУ | i | Адрес перехода | Комментарий |
| 0000000 | 00 | 01 | 00 | 00 | - | 111 | 000 | 00 | 000 | 0 | 0000000 | P0 := 1 |
| 0000001 | 000 | 001 | 010 | 01 | 10 | 000 | 000 | 00 | 000 | 0 | 0000000 | R := ¬A |
| 0000010 | 00 | 01 | 00 | 00 | - | 111 | 000 | 00 | 000 | 0 | 0000000 | P0 := 1 |
| 0000011 | 000 | 001 | 011 | 10 | 01 | 000 | 000 | 00 | 000 | 0 | 0000000 | S := ¬B |
| 0000100 | 010 | 011 | 100 | 00 | 00 | 000 | 000 | 00 | 000 | 0 | 0000000 | Q := R + S |
| 0000101 | 00 | 01 | 00 | 00 | - | 111 | 000 | 00 | 000 | 0 | 0000000 | P0 := 1 |
| 0000110 | 100 | 100 | 101 | 01 | 10 | 000 | 000 | 00 | 000 | 0 | 0000000 | R := ¬F (Восст.) |

### 3.2.2 Блок операции Вычитания

Начало программы расположено по адресу 0001001 (9).  
В ячейке 0001101 (13) происходит проверка флага переноса P8. Если P8=1, выполняется переход на адрес 0010001 (17).

Таблица 3.3 — Микропрограмма Вычитания (Основной ствол)

|  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Адрес | A | B | F | 1a | 1b | АЛБ | Сдв | Сч | ЛУ | i | Адрес перехода | Комментарий |
| 0001001 | 00 | 01 | 00 | 00 | - | 111 | 000 | 00 | 000 | 0 | 0000000 | P0 := 1 |
| 0001010 | 000 | 001 | 010 | 01 | 10 | 000 | 000 | 00 | 000 | 0 | 0000000 | R := ¬A |
| 0001011 | 00 | 01 | 00 | 00 | - | 111 | 000 | 00 | 000 | 0 | 0000000 | P0 := 1 |
| 0001100 | 000 | 001 | 011 | 10 | 01 | 000 | 000 | 00 | 000 | 0 | 0000000 | S := ¬B |
| 0001101 | 010 | 011 | 100 | 00 | 00 | 001 | 000 | 00 | 001 | 1 | 0010001 | Q := R - S (Если P8=1 => Jump 0010001) |

Таблица 3.4 — Ветвь 1: Нет переноса (Продолжение по порядку)

|  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Адрес | A | B | F | 1a | 1b | АЛБ | Сдв | Сч | ЛУ | i | Адрес перехода | Комментарий |
| 0001110 | 00 | 01 | 00 | 00 | - | 111 | 000 | 00 | 000 | 0 | 0000000 | P0 := 1 |
| 0001111 | 100 | 100 | 101 | 01 | 10 | 000 | 000 | 00 | 000 | 0 | 0000000 | R := ¬F |

Таблица 3.5 — Ветвь 2: Есть перенос (Переход на адрес 17)

|  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Адрес | A | B | F | 1a | 1b | АЛБ | Сдв | Сч | ЛУ | i | Адрес перехода | Комментарий |
| 0010001 | 010 | 011 | 100 | 00 | 00 | 010 | 000 | 00 | 000 | 0 | 0000000 | Q := S - R (Обратное выч.) |
| 0010010 | 00 | 01 | 00 | 00 | - | 111 | 000 | 00 | 000 | 0 | 0000000 | P0 := 1 |
| 0010011 | 100 | 100 | 101 | 10 | 11 | 000 | 000 | 00 | 000 | 0 | 0000000 | S := f7 ¬f6…¬f1 |

### 3.2.3 Блок операции Конъюнкции

Расположен по адресу 22 (0010110).

Таблица 3.6 — Микропрограмма операции Конъюнкции

|  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Адрес | A | B | F | 1a | 1b | АЛБ | Сдв | Сч | ЛУ | i | Адрес перехода | Комментарий |
| 0010110 | 000 | 001 | 010 | 00 | 00 | 100 | 000 | 00 | 000 | 0 | 0000000 | Q := R & S |

## 3.3 Контрольные примеры в модели АЛУ




Рисунок 3.1 — 8+16=24




Рисунок 3.2 — 24-16=8


**

Рисунок 3.3 — 16-24=-8


**

Рисунок 3.4 — Конъюнкция

# ЗАКЛЮЧЕНИЕ

В ходе выполнения курсовой работы было проведено проектирование и программная реализация арифметико-логического устройства на базе учебной модели ALU-R. Основной целью работы являлась разработка микропрограммного управления для выполнения операций сложения, вычитания и конъюнкции над числами в прямом коде.

В процессе исследования теоретических основ и функциональных возможностей модели были решены следующие задачи:

1. Анализ алгоритмов обработки данных: Установлено, что для корректного выполнения арифметических операций над знаковыми числами в модели ALU-R необходимо применять алгоритм предварительного преобразования. Входные положительные операнды (прямой код) преобразуются в отрицательные значения в дополнительном коде путем инверсии и добавления единицы (P0=1). Результат операции подвергается обратному преобразованию для восстановления прямого кода.
2. Синтез управляющего автомата: На этапе проектирования разработан граф переходов автомата Мили, описывающий логику работы устройства. Особое внимание уделено операции вычитания, которая содержит условное ветвление. Реализован механизм анализа флага переноса (P8), управляющий переходом к альтернативной ветви алгоритма (обратное вычитание) для корректного вычисления модуля разности. Построены временные диаграммы, демонстрирующие потактовое выполнение операций.
3. Программная реализация: Разработанные алгоритмы были транслированы в машинный код модели ALU-R. Карта распределения памяти микрокоманд составлена с учетом топологии графа автомата.

Результаты экспериментального моделирования подтвердили работоспособность спроектированного устройства. АЛУ корректно выполняет арифметические действия с учетом знаков и формирует необходимые признаки результата. Поставленная цель курсовой работы достигнута в полном объеме.

# СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Павловская, Т.А. С/С++. Программирование на языке высокого уровня: Учеб. пособие. – СПб.:Питер, 2007. – 461 с.
2. Жмакин, А. П. Архитектура ЭВМ: 2-е изд., перераб. и доп.: учеб. пособие. — СПб.: БХВ-Петербург, 2010. — 352 с.
3. Потапов, В.И., Шафеева, О.П., Червенчук, И.В. Основы компьютерной арифметики и логики: Учеб. пособие. – Омск: Изд- во ОмГТУ, 2004. – 172 с
4. Потапов, И. В. Элементы прикладной теории цифровых автоматов: учеб. пособие / И. В. Потапов. – Омск: Изд-во ОмГТУ, 2011. – 156 с