RTL implementacija FlashAttention akceleratora za Whisper Base

Nastavak ESL projekta i verifikacija na Zybo Z7-10 platformi

Projekat radili	Veljko Veselinović EE 103-2021 Nikola Pavlica EE 240-2021
Predmet	Projektovanje složenih digitalnih sistema
Mentor	MSc Jana Janković
Datum odbrane	…

Sadržaj

1 Uvod i obuhvat RTL dela

2 Opis algoritma koji se akcelerira

3 Uklanjanje petlji iz algoritma

4 Interfejs dizajna i njegovo okruženje

5 ASM dijagram

6 Blok dijagram datapath i controlpath komponenti

7 RTL modelovanje i simulacija

8 Pakovanje IP jezgra i integracija

9 Verifikacija na razvojnoj ploči

10 Rezultati sinteze i implementacije

11 Poređenje sa ESL modelom

12 Ograničenja i dalji rad

13 Zaključak

1 Uvod i obuhvat RTL dela

Ovaj deo projekta predstavlja nastavak prethodno razvijene ESL virtualne platforme za FlashAttention u okviru Whisper Base modela. Fokus je na prelasku sa algoritamskog modela na sintetizabilnu VHDL implementaciju i provera rada na Zybo Z7 10 razvojnoj ploči.

Cilj implementacije je obrada encoder self attention slojeva za fiksnu Whisper Base konfiguraciju. Procesor priprema kvantizovane Q, K i V matrice u DDR memoriji, AXI DMA ih prenosi ka programabilnoj logici, a RTL jezgro izvršava množenje i blokovski online softmax i vraća rezultat u DDR. Linearne projekcije Q, K i V matrica, izlazna projekcija, FFN (Feed-Forward Network) i decoder attention su implementirani unutar python skripte za pokretanje glavnog programa, van RTL modela.

Glavni rezultat je funkcionalan hardversko softverski lanac sa DMA prekidima i poređenjem kompletnog izlaza sa unapred izračunatim golden podacima.

1.1 Granice RTL akceleratora

Softverski deo formira Q, K i V matrice, kvantizuje ih u ulazni Q6.18 format, raspoređuje tileove u ugovorenom redosledu i programira DMA i GPIO registre. RTL akcelerator zato ne obrađuje audio zapis direktno i ne pristupa adresama u DDR memoriji, već prihvata već pripremljen tok 32-bitnih reči.

Granica hardverskog dela počinje prihvatanjem Q, K i V reči na ulaznom AXI4-Stream interfejsu. Jezgro zatim raspoređuje tile-ove u lokalne memorije, izvršava score, online softmax, PV akumulaciju i finalnu normalizaciju, a završava se slanjem matrice O na izlazni AXI4-Stream interfejs. Izlazna linearna projekcija, obrada narednih encoder slojeva i dekodovanje ostaju u softveru, pa se isto IP jezgro ponovo koristi za svaki sloj i svaki audio prozor.

2 Opis algoritma koji se implementira

Implementira se attention deo Whisper Base encoder sloja, počevši od već formiranih i kvantizovanih Q, K i V matrica, a završavajući se rezultatom pre izlazne linearne projekcije. Za svaku od osam glava obrađuju se matrice sa 1500 redova i 64 elementa po redu. Klasična realizacija (MHA) prvo formira kompletnu **score** matricu 1500 x 1500, primenjuje **softmax** po redovima i zatim rezultat množi matricom V.

```
S = Q * transpose(K) / sqrt(64)
P = softmax(S)
O = P * V
```

FlashAttention menja redosled računanja, ali **ne menja** matematičko značenje rezultata. Q se deli na blokove od najviše 32 reda, a K i V na blokove od najviše 64 reda. Za svaki Q blok sukcesivno se prolazi kroz sve K/V blokove. Tekući maksimum **m**, normalizaciona suma **l** i parcijalni izlaz **O** ažuriraju se online, pa kompletna attention matrica nije smeštena u memoriju.

```
za svaki Q blok i i svaku glavu h:
    inicijalizuj m, l i O
    za svaki K V blok j:
        izračunaj lokalni score Q_i * K_j^T
```

```
        ažuriraj online maksimum i normalizacionu sumu
        akumuliraj verovatnoće * V_j u O
    normalizuj i pošalji završni O blok
```

Ovakva blokovska obrada smanjuje lokalnu memoriju potrebnu za međurezultate i omogućava da se K/V tile-ovi ponovo koriste tokom više računskih faza.

2.1 Parametri implementacije

Parametri našeg implementiranog RTL modela i karakteristike ulaznih težina koje očekuje su prikazane u tabeli:

Parametar	Oznaka	Vrednost
Broj redova ulaznih matrica	ROWS	1500
Ukupna širina embeddinga	COLS	512
Broj attention glava	NUM HEADS	8
Dimenzija jedne glave	HEAD DIM	64
Broj Q redova u bloku	B	32
Broj K i V redova u bloku	BC	64
Ulazni AXI Stream	S AXIS	32 bita
Izlazni AXI Stream	M AXIS	64 bita
Takt programabilne logike	aclk	100 MHz
Dostupni uređaj	FPGA	Zybo Z7 10

Jedna attention obrada daje 1500 × 512 = 768000 rezultata. Poslednji Q, K i V blokovi imaju po 28 redova, jer 1500 nije deljivo sa 32 ni sa 64.

3 Uklanjanje petlji iz algoritma

Uklanjanje petlji u RTL projektu ne znači da su sve iteracije algoritma doslovno nestale. Spoljašnje petlje koje bi zahtevale previše hardverskih resursa pretvorene su u brojače i FSM stanja, dok su računski kritične unutrašnje petlje delimično razvijene u paralelan hardver. VHDL **generate** naredba prostorno umnožava komponente, dok clocked FSM vremenski raspoređuje tile-ove.


Petlja u algoritmu	RTL transformacija	Razlog
Encoder slojevi i audio prozori	Izvršava softver; više poziva istom IP jezgru	Ne duplira kompletan akcelerator
Attention glave	Brojač glave i ponovna upotreba datapath-a	Osam glava deli iste resurse
Q blokovi	FSM i qi brojač, blok do 32 reda	Ograničava lokalnu memoriju
K/V blokovi	FSM i tile brojač, blok do 64 reda	Omogućava online softmax
Score i PV unutrašnji rad	Osam paralelnih MAC jedinica	Delimično razvijanje kritične petlje
Maksimum osam vrednosti	Kombinaciono comparator stablo	Paralelna redukcija

Najvažnije arhitektonsko uklanjanje odnosi se na petlju koja bi zapisivala i kasnije ponovo čitala celu attention matricu. Online softmax spaja računanje maksimuma, eksponencijalnih vrednosti, sume i PV akumulacije po tile-ovima. Time se međurezultat zadržava samo u bankovanim lokalnim memorijama.

Paralelizacija nije povećavana do potpunog unroll-a dimenzija 1500 i 64, jer Zynq 7010 nema dovoljno DSP i BRAM resursa. Izabranih osam MAC jedinica predstavlja kompromis između propusne moći i zauzeća: implementacija koristi 43 od 80 DSP48E1 blokova i 38,5 od 60 Block RAM tileova.

4 Interfejs dizajna i njegovo okruženje

4.1 Arhitektura sistema



Slika 1. Sistem sa Zynq procesorom, AXI DMA kontrolerom i FlashAttention jezgrom

Sistem je podeljen na procesorski sistem PS i programabilnu logiku PL. ARM procesor izvršava bare metal program, priprema ulazne bafere i programira DMA registre preko AXI Lite interfejsa. DMA pristupa DDR memoriji preko AXI4 Full veze i šalje podatke preko AXI Stream-a. FlashAttention jezgro ne poznaje DDR adrese i ne upravlja DMA kontrolerom, ono vidi samo ulazni i izlazni stream, kontrolne GPIO signale i lokalni takt i reset.

4.2 Hijerarhija RTL modula

Modul	Uloga
fa_axis_top	Top nivo; AXI Stream portovi, ulazni i izlazni FIFO, run impuls i all done latch.
streaming_block	Raspoređuje linearni ulazni stream u Q, K i V BRAM tileove i odvodi rezultat u izlazni FIFO.
top_qkt_v2	Povezuje control path i datapath FlashAttention jezgra.
controlpath_real	FSM koja upravlja učitavanjem tileova, score fazom, online softmaxom, PV akumulacijom i finalizacijom.
datapath_v2	BRAM memorije, paralelne MAC operacije, registri maksimuma i sume, eksponencijalna i recipročna aproksimacija.
memory	Generična dual port memorija korišćena za lokalno skladištenje.
ring_buffer	Sinhroni FIFO koji odvaja brzinu DMA streama od brzine RTL potrošača.
exp_rom, recip_rom	Lookup tabele za eksponencijalnu funkciju I recipročnu vrednost.

4.3 Organizacija podataka i streaming protokol

DMA ne zna značenje podataka koje prenosi. Za njega su Q, K i V samo nizovi 32 bitnih reči u DDR memoriji. Redosled slanja podataka formira softver, dok streaming FSM isti redosled tumači pomoću stanja i brojača.

```
za svaki Q blok qi:
    za svaku glavu h:
        pošalji Q[qi + br, h]
        za svaki K V blok j:
            pošalji K[j + bc, h]
            pošalji V[j + bc, h]
```

Q tile sadrži najviše 32 x 64 = 2048 reči. K i V tileovi sadrže najviše po 64 x 64 = 4096 reči. K i V se ponavljaju za svaki Q blok zato što jezgro čuva samo lokalne tileove, a ne kompletne matrice.

4.4 AXI Stream handshake

Jedna ulazna reč se prihvata samo kada su istovremeno aktivni **TVALID** i **TREADY**. Top nivo postavlja **TREADY** na nulu kada je ulazni FIFO pun. DMA tada automatski zaustavlja slanje i zadržava podatak sve dok se u FIFO memoriji ne oslobodi mesto. Na ovaj način je sprečen overflow bez direktne veze između DMA kontrolera i interne controlpath FSM.


Na izlazu RTL zadržava **TVALID** i **TDATA** dok **S2MM** kanal ne podigne **TREADY**. **TLAST** se generiše uz poslednju od 768000 izlaznih reči. Ulazni **TLAST** se trenutno ne koristi za određivanje Q, K i V granica, granice se određuju brojanjem reči i stanjima streaming FSM.

4.5 Tile level req ack protokol


Handshake	Značenje
q_req, q_ack	Controlpath zahteva Q tile; streaming block potvrđuje da je tile upisan u Q BRAM.
kv_req, kv_ack	Sinhronizacija spremnog K/V tile-a i datapath obrade, uz različit izbor bafera.
y_req, y_ack	Controlpath zahteva pražnjenje završenog output tile-a prema izlaznom FIFO-u.

5 ASM dijagram


Zbog većeg broja upravljačkih stanja, ASM dijagram računskog controlpath-a podeljen je na dva povezana prikaza. Prvi deo obuhvata pokretanje jezgra, čekanje Q i K/V tile-ova, inicijalizaciju lokalnih akumulatora i računanje score vrednosti do prelaska u stanje ST_MAX.




Slika 2a. ASM dijagram inicijalizacije i računanje score vrednosti



Slika 2b. ASM dijagram određivanja maximuma, skaliranja i računanje vrednosti



Slika 2c. ASMD dijagram PV akumulacije, prelaska između K/V blokova i pokretanja finalne normalizacije




Slika 2d. ASMD dijagram finalizacije rezultata, izlaznog handshake-a i završetak obrade

5.1 Tok jednog Q bloka

1. Streaming block određuje stvarni broj redova **br** za trenutni Q blok i šalje start jezgru.
2. Control path podiže **q_req**, nakon čega se **br x 64** vrednosti upisuje u Q BRAM.
3. Za svaki K/V blok streaming block puni odgovarajuće K/V memorije i potvrđuje **kv_ack**.
4. Datapath računa blok score matrice pomoću osam **paralelnih** MAC jedinica.
5. Online maksimum, normalizaciona suma i output akumulator ažuriraju se bez čuvanja kompletne attention matrice.
6. Nakon poslednjeg K/V bloka vrši se finalna normalizacija.
7. Rezultat te glave se odvodi u izlazni FIFO, pa se postupak ponavlja za sledeću glavu i sledeći Q blok.

6 Blok dijagram datapath i controlpath komponenti



Slika 3. Unutrašnje komponente controlpath-a i datapath-a

Control path ne obrađuje numeričke podatke. On na osnovu stanja i brojača generiše adrese, write enable, register enable i select signale. Datapath vraća statusne uslove kojima se završava trenutna faza i prelazi u sledeće stanje.

Datapath sadrži Q memoriju, dvostruko baferovane i bankovane K/V memorije, score i output banke, osam MAC jedinica, komparatorsko stablo, registre online maksimuma i sume, EXP ROM, RECIP ROM i finalni izlazni put. Dvostruki K/V bafer omogućava odvajanje učitavanja tile-a od njegove obrade, dok bankovanje daje paralelne pristupe MAC jedinicama.


6.1 Fixed point realizacija

Signal ili podatak	Format	Namena
Q, K, V	Q6.18 u 24 bita	Ulazni podaci i MAC operandi
Verovatnoća	Q2.16 u 18 bita	Rezultat eksponencijalne aproksimacije
MAC i output	48 bita; izlaz Q14.34	Score i izlazna akumulacija
AXI ulaz	32 bita	Donja 24 bita nose Q6.18 vrednost
AXI izlaz	64 bita	48 bitni rezultat je proširen znakom

Realna vrednost x kodira se približno kao round(x * 2^F), gde F predstavlja broj razlomljenih bita. Na ulazu je F = 18, dok je na izlazu F = 34. Izbor širina izveden je iz bitske analize u ESL delu projekta. Eksponencijalna funkcija i recipročna vrednost realizovane su lookup tabelama, zbog čega se očekuje mala numerička razlika u odnosu na floating point referencu.


7 RTL modelovanje i simulacija

Sistem je modelovan u VHDL-u na RT nivou. Funkcija je razložena na odvojeni controlpath, datapath, streaming blok, memorijske blokove, FIFO i top nivo sa AXI Stream signalima. Ovakva podela omogućava zasebnu proveru protokola, memorijskih adresa i aritmetike. Za pregledan prikaz protokola korišćena je smanjena test konfiguracija sa dve attention glave, devet redova i blokom od četiri reda. Ova simulacija proverava AXI4-Stream i interni req/ack protokol, dok se funkcionalnost pune konfiguracije proverava bare metal testom na ploči.




Slika 4. Prihvatanje ulaznih podataka preko AXI4-Stream interfejsa

Signal s_tvalid označava da je reč na s_tdata validna, dok s_tready pokazuje da ulazni FIFO može da je prihvati. Prenos se izvršava na rastućoj ivici takta kada su oba signala aktivna. Vrednost s_tkeep = F potvrđuje da su validna sva četiri bajta 32-bitne ulazne reči.




Slika 5. Req/ack sinhronizacija prilikom učitavanja Q i K/V tileova

Upravljačka jedinica postavlja e_q_req i zadržava zahtev dok streaming blok ne potvrdi završeno učitavanje impulsom e_q_ack. Nakon potvrde Q zahtev se spušta, a e_kv_req pokreće učitavanje narednog K/V tilea. Time se sprečava početak obrade pre nego što su potrebni podaci dostupni u lokalnim memorijama.



Slika 6. Ponašanje izlaznog AXI4-Stream interfejsa

Kada je m_tvalid aktivan, a prijemna strana spusti m_tready, izlazni prenos se zaustavlja i vrednost m_tdata ostaje stabilna. Transfer se nastavlja tek kada su m_tvalid i m_tready ponovo istovremeno aktivni, čime se čuvaju sadržaj i redosled rezultata.



Slika 7. Poslednji izlazni transfer sa signalima TLAST i all_done

Poslednja izlazna reč prihvata se kada istovremeno važi m_tvalid = 1, m_tready = 1 i m_tlast = 1. Signal all_done je već aktivan jer označava završetak računanja u jezgri, dok se preostali rezultati još mogu prazniti iz izlaznog FIFO-a. Potpuni upis rezultata u DDR zato potvrđuje S2MM interrupt.

7.1 Zaključak RTL simulacije

Prikazani talasni oblici zajedno potvrđuju ceo protokol prenosa. Ulazna reč se prihvata samo pri TVALID = 1 i TREADY = 1, req/ack razmena sprečava početak obrade pre završetka učitavanja tile-a, a izlaz ostaje stabilan tokom backpressure-a. Poslednji prihvaćeni rezultat nosi TLAST, dok all_done označava završetak računanja u jezgri.

Simulacija je pokrenuta sa smanjenim brojem redova i glava da bi svi karakteristični događaji bili vidljivi na jednoj vremenskoj osi. Ona proverava kontrolu, adresiranje i AXI4-Stream handshake, ali ne zamenjuje numeričku proveru pune konfiguracije. Potpuna obrada 1500 x 512 elemenata potvrđena je zasebnim bare metal testom i poređenjem svih 768000 izlaznih vrednosti sa golden nizom.

8 Pakovanje IP jezgra i integracija

RTL top nivo fa_axis_top upakovan je kao korisničko IP jezgro sa AXI4-Stream ulazom i izlazom i signalima run i all_done. Računska logika time ostaje nezavisna od načina na koji procesor rezerviše memoriju i pokreće DMA transfere.

Zynq Processing System obezbeđuje ARM procesor i zajedničku DDR memoriju, a AXI DMA pretvara memorijske bafere u AXI4-Stream tokove i obrnuto. AXI GPIO prenosi run i all_done bez posebne registarske banke. Interkonekti i Processor System Reset povezuju putanje i obezbeđuju takt i reset.

Komponenta	Veza i uloga
Zynq Processing System	ARM procesor, DDR kontroler, FCLK od 100 MHz i IRQ F2P ulaz.
AXI DMA	MM2S čita ulaz iz DDR-a, S2MM vraća rezultat u DDR; simple mode.
AXI GPIO	Kanal za run prema RTL-u i all done prema procesoru.
AXI SmartConnect	Povezuje PS master interfejs sa DMA i GPIO AXI Lite registrima.
AXI Memory Interconnect	Povezuje DMA memory mapped mastere sa PS HP DDR portom.
xlconcat	Spaja MM2S i S2MM interrupt linije na PS IRQ F2P.
Processor System Reset	Generiše sinhronizovane reset signale za AXI periferije.

Sistem ima tri putanje: upravljačka vodi od PS M_AXI_GP0 porta do AXI4-Lite registara DMA i GPIO komponenti; podatkovna od DDR-a preko HP porta i MM2S kanala do jezgra, pa preko S2MM kanala nazad u DDR; prekidna spaja DMA interrupt izlaze blokom xlconcat i vodi ih na IRQ_F2P ulaz procesora.

8.1 Adresni prostor i interrupti

Adresni opsezi se određuju u Vivado Address Editoru i prenose u XSA opis. Bare metal BSP iz njega generiše konstante, dok Linux drajver iste podatke dobija iz device tree čvorova, bez ručnog pretpostavljanja adresa.


Resurs	Adresa ili ID	Namena
AXI DMA	0x40400000	Kontrolni i statusni registri DMA kanala
AXI GPIO	0x41200000	run i all done
MM2S interrupt	29	Završetak jednog ulaznog DMA transfera
S2MM interrupt	30	Kompletan izlaz upisan u DDR
TX bafer	0x10000000	1 MiB staging bafer u bare metal testu
RX bafer	0x11000000	Bafer za 6144000 bajtova izlaza

AXI DMA je mapiran na 0x40400000, a AXI GPIO na 0x41200000. TX i RX adrese pripadaju bare metal testu, nisu registri jezgra; Linux drajver alocira DMA kompatibilne bafere i koristi njihove DMA adrese. MM2S interrupt označava završen ulazni transfer, a S2MM kompletan izlaz upisan u DDR.


all_done potvrđuje završetak računanja, ali deo rezultata tada još može biti u izlaznom FIFO-u. Zato S2MM interrupt predstavlja konačnu potvrdu da je rezultat spreman za čitanje iz memorije.

8.2 Vivado Block Design

Kompletna šema je zbog čitljivosti prikazana u dva povezana isečka istog block designa.




Slika 8a. Zynq Processing System, AXI DMA, reset i interrupt deo integrisanog sistema



Slika 8b. AXI interkonekti, GPIO i FlashAttention IP deo integrisanog sistema

9 Verifikacija na razvojnoj ploči

9.1 Bare metal program



Slika 9. Redosled pokretanja DMA transfera i razmene podataka sa FlashAttention jezgrom

Bare metal program inicijalizuje AXI GPIO i AXI DMA, registruje MM2S i S2MM interrupt handlere i omogućava IOC i error interrupte. Pre pokretanja jezgra prvo se programira S2MM transfer kako bi izlazni kanal bio spreman pre pojave prvog rezultata.

1. Rezerviše i čisti izlazni DDR bafer.
2. Pokreće S2MM transfer za 6144000 bajtova.
3. Resetuje PMU merenje i generiše run impuls preko AXI GPIO komponente.
4. Formira tile i head redosled u 1 MiB TX staging baferu.
5. Pokreće ukupno 279 MM2S transfera i nakon svakog čeka odgovarajući prekid.
6. Čeka završni S2MM prekid, proverava all done i validira cache za RX bafer.
7. Poredi svih 768000 rezultata sa Q14.34 golden nizom.

Interrupt handler potvrđuje DMA statusni bit i postavlja volatile zastavicu koju glavni program proverava. Ovo je interrupt driven završetak transfera, iako bare metal petlja trenutno aktivno čeka promenu flag-a umesto korišćenja operativnog sistema.

9.2 Verifikaciona metodologija

Verifikacija je sprovedena na više nivoa kako bi se odvojeno proverili numerički algoritam, RTL protokol i stvarni hardversko softverski sistem.

Nivo	Proverava	Kriterijum prolaza
Python floating point	Referentni attention i transkripciju	Prihvatljivo numeričko odstupanje i očekivana transkripcija
SystemC TLM VP	Fixed point tok CPU memorija DMA IP	Izlaz blizak floating point referenci

Nivo	Proverava	Kriterijum prolaza
RTL testbench	FSM, BRAM, MAC, lookup tabele i handshake	Očekivani izlazi i bez protokolskih grešaka
Zybo bare metal	DDR DMA AXIS RTL interrupt i povrat u DDR	768000 od 768000 exact Q14.34 poklapanja

9.3 Pozitivni hardverski test

```
DMA=0x40400000 GPIO=0x41200000
DMA interrupts: MM2S ID=29, S2MM ID=30
Input complete: 72960000 words in 279 DMA transfers
DMA interrupt counts: MM2S=279 S2MM=1
FA TEST PASSED: 768000 / 768000 exact Q14.34 matches
```

Ovaj rezultat potvrđuje da je svih 279 ulaznih transfera završeno interruptom, da je kompletan izlazni paket upisan u DDR jednim S2MM transferom i da se svaka izlazna reč poklapa sa golden nizom. Time je potvrđen kompletan put DDR - DMA - ulazni FIFO - FlashAttention - izlazni FIFO - DMA - DDR za testirani skup podataka.

9.4 Predloženi dodatni testovi

- Više nezavisnih realnih Q K V skupova iz različitih encoder slojeva.
- Nulti ulaz i mali deterministički ulaz sa poznatim očekivanim rezultatom.
- Namerno zamenjeni K i V tile-ovi. Očekuje se da golden poređenje prijavi grešku.
- Nasumično zaustavljanje ulaznog TVALID i izlaznog TREADY u testbenchu.
- Višestruko pokretanje bez ponovnog programiranja FPGA-a radi provere run i all done resetovanja.
- Assertions za zabranu čitanja praznog FIFO-a i upisa u pun FIFO.

10 Rezultati sinteze i implementacije

Kriterijum bodovanja razlikuje analizu samostalnog RTL modela od analize kompletnog integrisanog sistema. Vrednosti u nastavku potiču iz post route izveštaja Vivado block design projekta sa Zynq PS, DMA, GPIO i FlashAttention IP jezgrom.

10.1 Iskorišćenost resursa integrisanog sistema

Resurs	Korišćeno	Dostupno	Iskorišćenost
LUT	6656	17600	37,82 %
FF	6051	35200	17,19 %
Block RAM	38,5	60	64,17 %
DSP48E1	43	80	53,75 %

Najveći relativni pritisak postoji na Block RAM resursima, što je očekivano zbog lokalnog čuvanja Q, dvostruko baferovanih K i V tileova, score podataka i output akumulatora. DSP resursi koriste se za paralelne fixed-point MAC operacije.

10.2 Timing i procena snage

Metrika	Rezultat
Zadati period	10,000 ns
Frekvencija	100,000 MHz
WNS	0,659 ns
TNS	0,000 ns
WHS	0,017 ns
Ukupna procenjena on chip snaga	1,748 W
Dinamička snaga	1,621 W
Statička snaga uređaja	0,125 W

Pozitivan WNS i TNS jednak nuli potvrđuju da implementirani dizajn ispunjava zadato timing ograničenje od 10 ns. Procena snage potiče iz Vivado alata i nije direktno mereno na ploči.

10.3 Latency

Konačni latency mora biti definisan zajedno sa početnim i završnim događajem. End to end latency dodatno uključuje CPU pripremu, DDR pristupe, 279 DMA transfera i S2MM interrupt koji smo merili pomoću PMU (Performance Monitoring Unit).

Merenje	Početak	Kraj	Rezultat
End to end	run	S2MM interrupt	4956 ms
PMU CPU ciklusi	run	S2MM interrupt	3.304.032.421

PMU je izmerio 3304032421 ciklus ARM procesora, što pri njegovom taktu odgovara vremenu od 4956 ms. Ovo je pouzdano end-to-end vreme od zadavanja run impulsa do S2MM prekida: obuhvata formiranje i slanje 279 MM2S transfera, obradu u RTL jezgri, pražnjenje izlaznog FIFO-a i upis rezultata u DDR.

Zato PMU rezultat nije čist latency samog datapath-a i broj CPU ciklusa ne sme se označiti kao broj RTL ciklusa. Za izdvojeno hardversko merenje početak bi bio prvi prihvaćeni ulazni AXI transfer, a kraj poslednji prihvaćeni izlazni transfer sa TLAST.

10.4 Maksimalna frekvencija i propusna moć

Pošto implementacija zadovoljava period od 10 ns sa WNS = 0,659 ns, pouzdano je potvrđen rad na 100 MHz. Aproksimacija 1 / (10 ns - 0,659 ns) daje oko 106,06 MHz, ali to nije formalno izmerena maksimalna frekvencija. Za konačan Fmax treba ponavljati implementaciju sa kraćim periodom dok WNS ne postane približno nula.

Ako se kao end to end vreme prihvati PMU rezultat od 4,956 s, izlazna propusna moć iznosi 768000 / 4,956 = približno 154964 Q14.34 rezultata u sekundi, odnosno oko 1,24 MB/s izlaznog payload-a.

11 Poređenje sa ESL modelom

11.1 Poređenje performansi

Model ili merenje	Vreme	Napomena
ESL procena iste granice akceleratora	oko 5,6 s	Bez finalne izlazne projekcije
Zybo PMU end to end merenje	4,956 s	CPU, DMA, RTL i povratni rezultat
Relativno odstupanje	oko 11,5 %	Manje od dozvoljenih 20 %

ESL procena od približno 5,6 s i merenje na ploči od 4,956 s razlikuju se za oko 0,644 s, odnosno približno 11,5 %. Dobijeno odstupanje je manje od usvojenog kriterijuma od 20 %, pa vremenski rezultat potvrđuje da RTL implementacija prati ponašanje prethodnog ESL modela.

Performansno poklapanje samo po sebi ne dokazuje tačnost rezultata, funkcionalnu potvrdu daje zasebno poređenje svih 768000 Q14.34 izlaza sa golden podacima.

11.2 Obrada audio zapisa različitog trajanja

Whisper encoder radi sa prozorom do 30 sekundi. Audio kraći od 30 sekundi dopunjava se tišinom, pa encoder i dalje proizvodi 1500 vremenskih pozicija sa 512 elemenata. Audio duži od 30 sekundi softver deli na više prozora; svaki prozor se obrađuje istim RTL jezgrom sa istim dimenzijama.

Trajanje audio zapisa	Broj 30 s prozora	FA pozivi za 6 encoder slojeva
5 s	1 prozor sa paddingom	6
30 s	1	6
60 s	2 u jednostavnom neprekloplјenom toku	12
61 s	3; poslednji je dopunjen	18

RTL zato ne mora da prihvati matricu 3000 x 512 za minut audija. Umesto toga, softver više puta pokreće obradu matrica 1500 x 512. Trenutni final_app direktno poziva Whisper processor sa podrazumevanim ponašanjem, pa je za stvarnu long form podršku potrebno dodati eksplicitnu podelu na prozore ili koristiti odgovarajući long form pipeline.

12 Ograničenja i dalji rad

- Konfiguracija je optimizovana i verifikovana za 1500 redova, 512 kolona, osam glava i dimenziju glave 64.
- Ulazni stream ne sadrži Q K V tagove; ispravnost zavisi od ugovorenog softverskog redosleda.
- Ulazni TLAST se ne koristi za proveru ukupne dužine ili granica tileova.

Moguća proširenja uključuju AXI Lite kontrolne registre za konfiguraciju dimenzija i scatter gather DMA.

13 Zaključak

Razvijena je sintetizabilna fixed point RTL implementacija FlashAttention jezgra za Whisper Base encoder self attention. Jezgro koristi blokovsku obradu, lokalne BRAM memorije, dvostruko baferovanje K i V tileova, osam paralelnih MAC jedinica i online softmax sa lookup aproksimacijama.

Implementacija je povezana sa Zynq procesorskim sistemom preko AXI DMA kontrolera i AXI Stream interfejsa. Bare metal test je potvrdio rad MM2S i S2MM interrupta i potpuno poklapanje svih 768000 Q14.34 izlaznih vrednosti za testirani realni skup podataka. Post route implementacija ispunjava timing zahtev od 100 MHz uz pozitivnu vremensku rezervu.