Verifikacija Flash Attention RTL modula

Nastavak projekta projektovanja složenih digitalnih sistema

Predmet i pristup verifikaciji

Verifikacija predstavlja nastavak razvoja postojećeg RTL uređaja. U ovom delu rada opisani su ciljevi provere i način na koji je okruženje postepeno proširivano. Naglasak je na tome kako ispitujemo određena ponašanja uređaja, posmatramo prihvaćene prenose i određujemo da li je rezultat ispravan.

Cilj verifikacije

Cilj je provera postojeće RTL realizacije Flash Attention modula. Proveravaju se numerički rezultati, prenos podataka preko AXI Stream interfejsa i oporavak uređaja posle reseta. Matematička osnova algoritma prethodno je obrađena, pa je ovde naglasak na verifikacionom postupku i proveri RTL realizacije.

Verifikaciono okruženje razvijeno je u SystemVerilog jeziku, uz UVM biblioteku. Za mešovitu simulaciju VHDL uređaja i SystemVerilog testbencha koristi se Vivado XSim 2025.2. Referentni model računa očekivane rezultate, a scoreboard ih automatski poredi sa izlazima prihvaćenim preko interfejsa.

Postupno formiranje okruženja

Razvoj je započet stimulusom i proverom osnovnog prenosa. Zatim su dodati nasumični podaci, ulazne pauze, izlazni ciklusi zastoja, granične vrednosti, nepotpuni blokovi i reset scenariji. Pojedinačni testovi objedinjeni su u regresiju, a funkcionalna pokrivenost koristi se za pronalaženje preostalih nepogođenih kategorija.

Testovi dele isto okruženje. Razlike se zadaju parametrima dimenzija, izborom obrasca podataka, seed vrednošću i podešavanjima vremena prenosa. Time se izbegava pravljenje zasebnog testbencha za svaki scenario.

Verifikacioni plan

Plan povezuje zahteve uređaja sa testovima i proverama. Za svaki zahtev potrebno je navesti kojim stimulusom se izaziva odgovarajuće ponašanje i na osnovu čega se utvrđuje da je rezultat ispravan.

Plan definiše funkcije, provere, grupe testova i kriterijume funkcionalne pokrivenosti postojećeg Flash Attention modula. Oznake T0–T33 povezuju plan sa 34 testa podrazumevane regresije. Rezultati izvršavanja vode se odvojeno od ovog plana.

Uvod i predmet verifikacije

Predmet verifikacije je VHDL modul **fa_axis_top** i njegovo ponašanje pri prijemu Q, K i V podataka, obradi po blokovima i glavama i predaji rezultata. Ovde se proveravaju numerička ispravnost, AXI Stream prenos, završetak operacije i oporavak posle reseta.

Provera se pretežno zasniva na spoljnim ulazima i izlazima. Interni signal c_en posmatra se samo za izbor trenutka reseta tokom računanja, pa je pristup pretežno black box uz ograničeno posmatranje unutrašnjeg stanja.

Karakteristike	Osnovno podešavanje i obim
Ulaz i izlaz	Ulazna reč 32 bita, numerički deo signed 24 bita / 2^{18}. Izlazna reč 64 bita, signed 48-bitni rezultat / 2^{34}.
Osnovne dimenzije	8 redova, 2 glave, 64 elementa po redu i glavi. B=4, BC=4.
Referenca i tolerancija	Model računa iz istog stimulus objekta koji dobija sekvenca. Apsolutna tolerancija 0,05, za zero i lsb $1/2^{34}$.
Reset	Aktivan na nuli: aresetn=0. Prekinuta operacija se odbacuje, zatim se proverava nova.

Broj očekivanih izlaza kompletne operacije iznosi rows × heads × 64. Parametri dimenzija određuju se pre elaboracije. Obrazac podataka, seed i pauze biraju se za pojedinačno pokretanje testa.

Funkcije i provere

Funkcije F1–F7 predstavljaju zahteve koje treba proveriti. Specifične provere P1–P9 određuju kako okruženje prepoznaje ispravno ponašanje i greške. Numerička provera i provera protokola rade paralelno tokom simulacije.

Oznaka	Funkcija	Cilj provere
F1	Prijem Q, K, V	Prihvatiti sve planirane reči u tačnom redosledu i sa tačnim sadržajem.
F2	Numerička obrada	Izlaz odgovara referentnom modelu u granicama tolerancije.

Oznaka	Funkcija	Cilj provere
F3	Pauze i backpressure	Sačuvati ponuđenu reč do prihvatanja bez gubitka i dupliranja prenosa.
F4	Glave i blokovi	Ispravan izlazni niz za više glava, pune i nepotpune blokove.
F5	Izlaz i završetak	Tačan broj rezultata, TLAST na poslednjem rezultatu i potvrđen all_done.
F6	Reset i ponovni rad	Odbaciti prekinutu obradu, ukloniti zaostale izlaze i obraditi novi ulaz.
F7	Automatska ocena	Izostanak očekivanja, nepotpuno izvršavanje ili otkrivena greška ne smeju dati PASS.

Oznaka	Provera i mesto realizacije
P1	Monitor registruje svaku ulaznu reč prihvaćenu AXI stream handshake-om, proverava ukupan broj prenosa i prosleđuje podatke funkcionalnoj pokrivenosti.
P2	Scoreboard poredi svaki prihvaćeni izlaz sa očekivanjem iz referentnog modela.
P3	Checker proverava stabilnost VALID, DATA, KEEP i LAST dok READY=0, na ulazu i izlazu.
P4	Proveravaju se X/Z kontrolni signali. Scoreboard proverava X/Z izlazne podatke.
P5	Scoreboard proverava izlazni TKEEP=0xFF, TLAST i proširenje znaka sa 48 na 64 bita.
P6	Broj izlaza, redosled i reset očekivanja, prazna lista očekivanja i all_done moraju biti ispravni.
P7	Reset briše izlazno stanje. Nova operacija ne sme da sadrži zaostale rezultate stare operacije.
P8	Watchdog otkriva ako dodje do timeout-a. Završna provera potvrđuje da su zahtevane pauze stvarno ostvarene.
P9	Poseban selfcheck namerno menja prvo očekivanje nultog testa, mora nastati MISMATCH, bez normalnog PASS.

Test Scenariji

Testovi se grupišu po svrsi, pa nije potrebna zasebna tabela za svaki seed. Svi scenariji koriste **fa_test** i isto okruženje. Veza sa katalogom navedena je u tabeli. U sledećoj tabeli su prikazani numerički i vremenski scenariji.

Testovi i funkcije	Stimulus i testovi iz kataloga	Očekivano ponašanje
T0–T5 F1 F2 F5 F7	T0 baseline, T1 zero, T2 lsb, T3 q_limits, T4 k_limits, T5 v_limits. Osnovne dimenzije 8/2/4/4. T0 bez pauza, T1–T5 sa ulaznim i izlaznim pauzama.	Kompletan ulazni prenos i tačan numerički izlaz. Nulti stimulus daje nulu. Granice se proveravaju odvojeno za Q, K i V. Ne podrazumevaju sve kombinacije ekstremnih Q i K.
T6 F1 F2 F5	random_data: nasumični Q/K u [−1,1], korak 0,25, V celi brojevi [−4,4]. Bez dodatih pauza.	Rezultati prema referenci iz istog stimulus objekta. Nema potrebe za golden fajlom.
T7–T8 F1 F2 F3 F5	T7 input_gaps, deterministički podaci i ulazne pauze. T8 output_stalls: deterministički podaci i izlazni delay.	Isti numerički rezultat uprkos promeni vremena prenosa. Ponuđeni podaci stabilni dok čekaju prihvatanje.
T9–T18 F1 F2 F3 F5 F7	combined_123 do combined_132, redom. Deset seed-ova 123–132, random podaci i obe vrste pauza.	Svih deset izvršavanja mora završiti kompletnu proveru. Izmena seed-a menja podatke i vremenske razmake, ne pravila ispravnosti.

T0 koristi Q=K=1 i deterministički V. T1 postavlja Q=K=V=0. T2 koristi ±LSB. T3 menja Q između minimuma i maksimuma uz K=0. T4 menja K uz Q=0. T5 menja V uz Q=K=0. U T3 i T4 preostali V podaci su deterministički. Seed je 123 osim tamo gde je izričito naveden drugi seed.

P1–P8 primenjuju se gde su relevantne za izabrani scenario. Sam prolazak provere numerike nije dovoljan ako postoje greške protokola ili nezavršeni prenosi. U sledećoj tabeli je prikazan nastavak scenarija za dimenzije i reset:

Testovi i funkcije	Stimulus i veza sa katalogom	Očekivano ponašanje
T19–T22 F1 F2 F3 F4 F5	T19 tail_3: 7 redova. T20 tail_1: 9 redova. T21 smaller_than_tile: 3 reda, 1 glava. T22 hardware_tiles_tail: 65 redova, 2 glave, B=32, BC=64. Svi sa random podacima i pauzama.	Ispravna obrada poslednjeg nepotpunog bloka i ukupno rows × heads × 64 izlaza. Za T19/T20: 2 glave i B=BC=4. za T21: B=BC=4.
T23 F2 F4 F5	eight_heads: 8 redova, 8 glava, B=BC=4. random podaci i pauze.	4096 rezultata u propisanom redosledu. Posmatrane sve glave 0–7.
T24–T25 F1 F6 F7	reset_input posle 64 ulazne reči, reset_after_first_kv posle 768 reči. Osnovne dimenzije i random podaci/pauze.	Prekid delimičnog ulaza, bez završenog starog izlaza. Nova kompletna operacija ima 1024 proverena rezultata.

Testovi i funkcije	Stimulus i veza sa katalogom	Očekivano ponašanje
T26–T28 F2 F3 F5	last_stall_1, last_stall_4, last_stall_12. 3 reda, 1 glava, B=BC=4. Random podaci, bez random pauza.	Poslednji rezultat stabilan tokom tačno 1, 4 ili 12 ciklusa VALID=1 i READY=0. Ukupno 192 prihvaćena izlaza.
T29–T32 F2 F5 F6 F7	T29 reset_loaded, T30 reset_compute, T31 reset_output, T32 reset_complete. 3 reda, 1 glava, B=BC=4, bez random pauza.	Reset posle 16 ulaznih reči pre RUN, tokom računanja, posle 32 izlaza ili posle svih 192 izlaza. Nakon svakog reseta sledi nova kompletna operacija.
T33 / F1 F2 F4 F5 F7	heads4_rows64: 64 reda, 4 glave, B=32, BC=64, random podaci bez dodatih pauza. Test pripada extended i scaled grupi.	16384 rezultata u propisanom redosledu i numeričko slaganje sa referentnim modelom.

T29–T32 menjaju novu V matricu u opseg [8,16], dok je prethodna u [−4,4], kako bi zaostali rezultat bio lakše uočljiv. U T31 prvih 32 rezultata proverava se pre reseta, a preostalih 160 očekivanja stare operacije odbacuje se. Nova operacija zahteva svih 192 nova rezultata.

Test T33 heads4_rows64 pripada i extended i scaled grupi i proverava veće matrice sa četiri glave. Preostala tri scaled testa i full test nisu deo podrazumevane regresije. Full koristi 1500 redova i 8 glava uz Q=K=0 i ne predstavlja opšti random test pune konfiguracije. Selfcheck P9 izvršava se zasebno i njegov očekivani neuspeh ne ulazi u normalnu PASS regresiju.

Specifični testovi i metode

Koristiće se usmereni testovi za nule, reprezentacione granice, poslednji izlaz i reset, a randomizacija sa ograničenjima za opšte podatke i pauze. Regresija će ponavljati izabrane scenarije sa poznatim seed-ovima. Sve provere obavljaju se u toku simulacije, dok se konačni status donosi tek po potvrdi potpunog završetka.

Metoda	Primena u ovom okruženju
Priprema i slanje	fa_stimulus.prepare() puni matrice. fa_sequence.body() šalje reči preko sequencera. fa_driver.run_phase() pretvara transakcije u signalni prenos.
Posmatranje i referenca	Monitor registruje VALID/READY prenose. Referentni model metodom predict() računa očekivanja direktno iz stimulus objekta i šalje ih scoreboardu.
Automatsko poređenje	write_expected() dodaje očekivanja u red, write() poredi prihvaćeni izlaz sa prvim očekivanjem. Checker nezavisno proverava pravila interfejsa.
Reset	recover_from_reset() prekida delimični ulaz. run_reset_scenario() bira fazu reseta. Reset epoha razdvaja stare i nove rezultate.
Negativna kontrola	Radi debugging-a scoreboard komponente namerno unosimo MISMATCH.

Kriterijumi završetka testiranja

Pojedinačni test prolazi kada su primljeni svi potrebni ulazi, provereni svi očekivani izlazi, ispražnjen red očekivanja i potvrđen all_done, bez UVM_ERROR/UVM_FATAL. Testovi sa ciljanim delay-om moraju ostvariti zahtevani broj ciklusa. Watchdog sprečava beskonačno čekanje.

Cilj regresije je prolazak svih 34 scenarija i pogodak svih dostižnih planiranih binova i cross kombinacija. Nepogođene kategorije analiziraju se i zatvaraju dodatnim usmerenim stimulusom. Ne pretpostavlja se 100% pokrivenost samo na osnovu broja testova. Završni procenat i PASS/FAIL preuzimaju se iz stvarno izvršene regresije.

Za neuspešan test čuvaju se ime, seed, konfiguracija i dostupni logovi. kod numeričkog neslaganja i očekivana/stvarna vrednost. Test se ponavlja istim seed-om radi analize. Pre izmena RTL-a proverava se da li je uzrok u uređaju, referenci ili samom testbenchu.

Verifikaciona pokrivenost

Pokrivenost će se prikupljati nad posmatranim događajima. Poziv sample() prosleđuje vrednosti grupi, a simulator beleži pogodak odgovarajućih binova. Ponavljanje istog bina samo povećava broj pogodaka, ali ne uvodi novu kategoriju. U narednoj tabeli prikazane su oblasti koje su prekrivene ovim testovima.

Grupa	Kategorije i uzorkovanje	Povezani scenariji
input_cg	Q/K/V × 7 kategorija vrednosti: minimum, negativno, −LSB, nula, +LSB, pozitivno, maksimum. Cross ima 21 kombinaciju. sample() u write(fa_input_sample).	T0–T6 i T9–T18, granice ciljaju T2–T5.
output_cg	Običan/poslednji izlaz × zastoj 0, 1, 2–8 ili 9+ ciklusa: 8 cross kombinacija. Uzorak tek na prihvaćenom izlazu.	T0 T6 bez pauza, T8–T18 sa zastojima, T26–T28 ciljaju poslednju reč.
shape_cg	Glava 0–7, pun/nepotpun Q blok i deljivost K/V blokova. Tri odvojena coverpoint-a, bez cross-a. Uzorkovanje na prihvaćenom izlazu.	T0 i T19–T23, T23 cilja svih osam glava.
reset_cg	Mirovanje, prijem ulaza, čekanje prvog izlaza, slanje izlaza, završena operacija. Jedan uzorak pri ulasku u reset.	Početni reset svih testova, T24–T25 i T29–T32 za aktivne faze.

Ovo su ciljani scenariji, a ne unapred potvrđeni. Na primer, tačna dužina random zastoja zavisi od seed-a. HTML izveštaj određuje da li su konkretne kombinacije ostvarene.

Reset grupa klasifikuje fazu prema broju prihvaćenih ulaza i izlaza ne sadrži poseban bin za svaki reset test niti sama potvrđuje unutrašnje stanje računanja.

Veza uzorkovanja i izveštaja

Ulaz: **monitor.input_sample_ap** je povezan sa **coverage.input_export** u **fa_env.connect_phase().** Monitor objavljuje prihvaćenu ulaznu reč, a **fa_coverage.write()**

poziva **input_cg.sample(matrix_kind, raw_value).** Izlaz: **run_phase()** broji cikluse čekanja i pri handshake-u **poziva output_cg.sample(last, wait_cycles)** i **sample_output_shape(outputs_seen).**

sample_output_shape() određuje glavu i oblik bloka pa poziva shape_cg.sample(). Pri detektovanom resetu monitor objavljuje fa_reset_sample, a fa_coverage.write_coverage_reset() poziva reset_cg.sample(phase_kind). XCRG objedinjuje baze uspešnih testova i pravi HTML izveštaj.

Zahtevani alati

Razvoj i pokretanje zasnivaju se na postojećem Vivado toku. Jedna ulazna Tcl skripta upravlja regresijom, dok se waveform prikaz koristi za analizu odabranih događaja i dokumentovanje primera.

Alat ili fajl	Namena
Vivado XSim 2025.2	Kompilacija, elaboracija i mešovita simulacija VHDL/SystemVerilog uz UVM biblioteku.
Vivado XCRG	Objedinjavanje functional coverage baza i generisanje HTML izveštaja.
run_all.tcl i tests.tsv	Pokretanje extended regresije i centralne definicije scenarija, seed-ova i parametara.

Zahtevi za resursima

Predviđeno je dva dizajnera verifikacionog okruženja i računar sa instaliranim simulatorom. Potrebni su pristup RTL izvorima, specifikaciji i opisu protokola, UVM kodu i katalogu testova. Vreme izvršavanja i potrebna memorija zavise od dimenzija, broja glava i računanja reference.

Tokom rada potrebni su prostor za privremene simulacione fajlove i coverage baze. Posle uspešnog objedinjavanja zadržavaju se zajednički coverage izveštaj, interni zapis seed-ova i ishoda i detalji neuspešnih testova. Sledeće pokretanje zamenjuje prethodne generisane izveštaje.

Plan je vezan za trenutni katalog od 34 testa. Pri dodavanju novog zahteva ažuriraju se odgovarajuća funkcija, provera, scenario i coverage cilj. Time se održava veza između onoga što uređaj treba da radi i dokaza koji se prikupljaju simulacijom.

Organizacija verifikacionog okruženja

Okruženje razdvaja pripremu podataka, upravljanje interfejsom, posmatranje prenosa i provera ispravnosti rezultata. Svaka komponenta ima određeno mesto u tom toku. U nastavku su objašnjene glavne metode i njihova uloga u komunikaciji sa ostatkom okruženja.

Struktura i protok podataka

Testbench instancira DUT i interfejs, generiše takt i pokreće UVM test. Test priprema konfiguraciju i stimulus, dok environment kreira komponente i povezuje njihove portove. Ulazne transakcije putuju od sekvence preko sequencera do drivera, koji ih pretvara u signale.

Monitor posmatra stvarno prihvaćene prenose. Referentni model prima podatke direktno od stimulus komponente i šalje očekivane izlaze scoreboard-u, a monitor mu nezavisno šalje stvarne izlaze. Checker i coverage posmatraju ponašanje interfejsa tokom iste simulacije.

Deo okruženja	Odgovornost
Test i konfiguracija	Izbor scenarija, dimenzija, tolerancije, pauza i reseta.
Stimulus i sekvenca	Priprema Q, K i V i slanje reči redosledom koji očekuje RTL.
Sequencer i driver	Predaja transakcija i realizacija ulaznog VALID/READY prenosa.
Monitor	Posmatranje prihvaćenih reči i samplovanje cover grupa.
Referentni model i scoreboard	Računanje očekivanja i poređenje izlaznih rezultata.
Checker i coverage	Provera protokola i beleženje ispitanih kategorija.

Priprema transakcija i povezivanje

Metoda fa_stimulus.prepare() popunjava Q, K i V prema izabranom obrascu. fa_sequence.body() zatim obilazi te matrice u redosledu koji očekuje DUT: jedan Q blok za odabranu glavu, pa svi potrebni K i V blokovi. Pomoćna metoda send_raw() od jedne vrednosti pravi fa_word transakciju. Matrica se zato ne šalje kroz interfejs odjednom, već kao niz prihvaćenih reči.

Veze se uspostavljaju u fa_env.connect_phase(). Sequencer je povezan sa ulaznim driverom. Monitor šalje prihvaćene ulazne uzorke coverage komponenti, stvarne izlaze scoreboardu i coverage komponenti, a reset događaje scoreboardu i coverage komponenti. Referentni model očekivane rezultate direktno šalje scoreboardu.

Driver i izlazni ready driver

Ulazni driver preuzima jednu transakciju, postavlja podatak na interfejs i održava ga do prihvatanja. Prenos nastaje na rastućoj ivici takta kada su TVALID i TREADY jednaki jedinici. Ulazne pauze ubacuju se između prenosa. Ponuđena reč ne sme proizvoljno nestati dok čeka prihvatanje.

Ready driver upravlja signalom m_axis_tready i predstavlja primaoca rezultata. Spuštanjem tog signala stvara izlazni zastoj. Proverava se da DUT zadrži ponuđeni rezultat dok prijem ponovo ne bude dozvoljen. U posebnim reset scenarijima upravljanje ovim signalom preuzima test.

Pretvaranje transakcije u prihvaćenu reč

Glavna metoda **fa_driver.run_phase()** preuzima transakciju preko **get_next_item()**. Njeno polje data postavlja na s_axis_tdata i podiže s_axis_tvalid. Time softverski podatak postaje ulazni signal koji RTL može da prihvati. Driver čeka potvrdu s_axis_tready, a nakon prenosa spušta VALID i pozivom **item_done()** dozvoljava da sekvenca nastavi sa sledećom reči.

Ako prijemnik nije spreman, ista reč ostaje ponuđena. Pauza pre nove reči i čekanje prihvatanja već ponuđene reči nisu isti događaj: u prvom slučaju VALID je nula, a u drugom je jedinica. Driver ne ubrzava RTL računanje i ne izračunava rezultate već se koristi da obezbedi tačan i potpun ulazni prenos.

Metoda **fa_ready_driver.run_phase()** pravi suprotnu situaciju na izlazu. Kada je **random_output_stalls** uključen, smenjuje periode READY=0 i READY=1. U usmerenom testu čeka da budu prihvaćeni svi izlazi osim poslednjeg, zatim zaustavlja poslednju reč. Checker nadgleda stabilnost signala, a monitor i scoreboard tu reč obrađuju tek nakon prihvatanja.

Monitor

Monitor ne generiše stimulus, već registruje prenose koje je uređaj zaista prihvatio ili poslao. Clocking block se koristi radi omogućavanja Monitor komponenti da uhvati signal tačno pre rastuće ivice kako bi se izbegao race condition. Prilikom dozvoljenog prenosa kreira referencu na output objekat koji puni rezultatima koje je prethodno izračunao RTL model i šalje ga scoreboard-u za poređenje rezultata sa rezultatima referentnog modela.

Od signala do objekta sa podacima

U fa_monitor.run_phase() ulaz se registruje samo kada su s_axis_tvalid i s_axis_tready jedinice. Monitor zatim proverava da li je DUT dobio podatak i povećava broj primljenih ulaznih reči. Ista vrednost zatim odlazi coverage komponenti kao fa_input_sample.

Referentni model

Referentni model radi nad transakcijama, bez upravljanja signalima i bez reprodukovanja RTL stanja. Podacima koje dobija od stimulus komponente računa očekivani rezultat softmax(QK^T)V na isti način kao i DUT.

Kada je Q jednako nuli, softmax daje jednake težine i izlaz odgovara srednjoj vrednosti V. Kada su i V podaci nula, očekivani izlaz je nula. Ovi slučajevi omogućavaju jednostavnu ručnu proveru reference.

Za opšti slučaj calculate_scores() računa rezultate QK proizvoda, calculate_softmax() od njih formira normalizovane težine, a calculate_output_row() računa izlazni red koristeći V. Za nulti

Q red koristi se calculate_mean_v(). Na kraju expected_ap.write(result) prosleđuje očekivanja scoreboardu. Model nema vezu kojom upravlja DUT-om i ne određuje koliko taktova RTL sme da potroši.

Očekivanja za random test ne dolaze iz unapred sačuvanog golden fajla. Test predaje isti stimulus objekat sekvenci i referentnom modelu. Referentni model metodom predict() odmah izračunava očekivanja, dok sekvenca iste Q, K i V vrednosti postepeno šalje DUT-u.

Scoreboard

Scoreboard prima blokove očekivanih rezultata i čuva ih u redu. Svaki prihvaćeni DUT izlaz poredi se sa najstarijim očekivanjem, koje se zatim uklanja. Pored numeričke razlike proveravaju se broj rezultata, redosled očekivanja, TKEEP, TLAST, nepoznate vrednosti i pravilno proširenje znaka.

Podrazumevana dozvoljena apsolutna greška iznosi 0,05, dok zero i lsb scenariji koriste toleranciju jednog izlaznog koraka, $1/2^{34}$. PASS zahteva kompletan broj rezultata, praznu listu očekivanja, potvrđen završetak uređaja i odsustvo UVM_ERROR i UVM_FATAL poruka.

Prijem očekivanja i poređenje izlaza

Metoda write_expected() prvo proverava da rezultat pripada aktivnoj reset epohi i da njegov first_index nastavlja očekivani redosled. Vrednosti zatim dodaje na kraj expected_queue. Red je potreban zato što referentni model može odmah pripremiti više očekivanja, dok DUT rezultate isporučuje postepeno.

Metoda write() pokreće se kada monitor objavi jedan prihvaćeni DUT izlaz. Scoreboard proverava kontrolna polja i pretvara 48-bitni numerički deo u real vrednost deljenjem sa 2^{34}. Pozivom pop_front() uzima i uklanja prvo očekivanje iz reda, izračunava apsolutnu razliku i poredi je sa tolerancijom. Ako izlaz nema pripremljeno očekivanje ili razlika pređe granicu, prijavljuje grešku.

Događaj	Stanje očekivanja	Akcija scoreboarda
Referenca pošalje tri vrednosti	[0, 0, 0]	write_expected() dodaje vrednosti na kraj reda.
Prvi izlaz je prihvaćen i iznosi 0	[0, 0]	write() uzima prvo očekivanje. razlika je 0.
Sledeći rezultat čeka uz READY=0	[0, 0]	Nema nove izlazne transakcije i red se ne menja.
Sledeći izlaz je prihvaćen i iznosi 0	[0]	Poredi se naredno očekivanje, broj provera raste.

Tabela prikazuje prva očekivanja ilustrativnog nultog bloka, a ne ceo test. U stvarnom malom testu proverava se 192 izlaza. Test poziva **check_completion()** i tek posle svih prenosa i stabilnog all_done postavlja complete. Scoreboard u **check_phase()** proverava da nema neobrađenih očekivanja, a u **report_phase()** donosi konačnu odluku o PASS statusu. Tako se sprečava prolazak testa koji je proverio samo početni deo izlaza.

Checker

Checker proverava da kontrolni signali nemaju X ili Z vrednosti i da tokom zastoja ostanu stabilni VALID, podatak i pripadajući kontrolni signali. Numeričko poređenje pripada scoreboard, a checker proverava pravila prenosa. Time se odvajaju greške algoritamskog rezultata od grešaka interfejsa.

Provera rezultata koji čeka prihvatanje

Glavna metoda fa_protocol_checker.run_phase() pamti ponuđeni sadržaj ako je VALID=1, a READY=0. Na sledećem uzorkovanju proverava da VALID nije povučen i da DATA, KEEP i LAST nisu promenjeni. Provera se ponavlja dok prenos čeka, uključujući ivicu na kojoj bude prihvaćen. Ista logika se primenjuje na ulazni driver i izlaz DUT-a.

Na primer, ako je ponuđen poslednji nulti rezultat sa TLAST=1, a READY ostane nula četiri ciklusa, scoreboard još ne povećava broj obrađenih izlaza. Checker za to vreme proverava stabilnost, a kada READY postane jedan monitor objavljuje jednu transakciju. Numerička vrednost može biti tačna, a protokol pogrešan zato oba tipa provere moraju biti aktivna.

Regresija testova

Ista struktura okruženja koristi se za različite uslove rada. Promenom stimulusa, vremena prenosa i trenutka reseta proveravamo rezultate i ponašanje interfejsa. Regresija povezuje ove scenarije u ponovljiv postupak, dok primeri u ovom poglavlju pokazuju šta se konkretno očekuje od ulaza i izlaza.

Grupe testova

Definicije testova nalaze se u katalogu tests.tsv. Svaki zapis sadrži seed, dimenzije matrica i blokova, obrazac podataka, podešavanja pauza i reset scenario. Podrazumevana regresija extended sadrži 34 testa, uključujući jedan veći test sa četiri glave.

Grupa	Broj	Namena
quick	7	Osnovni prenos, random podaci i pauze.
extended	34	Podrazumevana kombinacija glavnih scenarija, uključujući heads4_rows64.
coverage	12	Manji usmereni testovi za coverage kategorije.
reset	4	Reset pre rada, tokom računanja i tokom ili posle izlaza.
scaled	4	Četiri glave i 64, 65 ili 128 redova.
full	1	1500 redova i osam glava, sa Q i K jednakim nuli.

Grupe se preklapaju i isti test može biti član više grupa. Brojevi zato ne predstavljaju zbir različitih testova. Podrazumevana komanda uključuje test heads4_rows64 iz scaled grupe, dok preostali scaled testovi i puna konfiguracija ostaju van standardnog pokretanja.

Podaci i vremenski scenariji

Deterministički test koristi unapred definisane podatke. Random testovi menjaju Q i K u opsegu od −1 do 1 sa korakom 0,25, a V kao cele brojeve od −4 do 4. Posebni obrasci obuhvataju nule, najmanji korak reprezentacije i krajnje vrednosti pojedinih matrica.

Ulazne pauze proveravaju prekide u dostavljanju novih reči. Izlazni zastoji proveravaju rad pod povratnim pritiskom primaoca, uključujući zadržavanje poslednje reči 1, 4 ili 12 ciklusa. Testovi sa nepotpunim blokovima i različitim brojem glava proveravaju granice prenosa i indeksiranje rezultata.

Mali test od ulaza do očekivanog izlaza

Za primer se koristi konfiguracija sa tri reda i jednom glavom, sa 64 elementa po redu i B=BC=4. Matrice staju u jedan nepotpun blok. Nulti obrazac postavlja Q, K i V na nulu, pa se

ručno očekuje nulti izlaz. Brojevi u tabeli predstavljaju redne brojeve prihvaćenih prenosa od nule, ne cikluse takta, pauze mogu produžiti trajanje bez promene redosleda.

Deo prenosa	Broj reči	Sadržaj i obrada
Ulaz 0–191	192	Q=0
Ulaz 192–383	192	K=0
Ulaz 384–575	192	V=0
Izlaz 0–190	191	Očekivano 0, TLAST=0. svaki prenos se poredi.
Izlaz 191	1	Očekivano 0, TLAST=1

Čak i kada se DATA na slici ne menja jer su sve vrednosti nula, uređaj mora prihvatiti 576 ulaznih i predati 192 izlazne reči. Brojači handshake prenosa i provere završetka razlikuju uspešnu obradu od interfejsa koji samo miruje na nuli. Ovaj primer proverava jednostavnu numeriku i protokol. opšti random testovi dopunjuju proveru za nenulte podatke.

Reset scenariji

Reset se aktivira posle delimično primljenih podataka, tokom računanja, posle dela izlaznih rezultata i posle završene operacije. Proveravaju se čišćenje izlaznih kontrolnih signala, odsustvo zaostalih rezultata i uspešno izvršavanje nove operacije. Već prihvaćeni rezultati provereni su pre reseta, a preostala stara očekivanja se odbacuju.

Izbor trenutka resetovanja

Posebne scenarije sprovodi **run_reset_scenario()** iz **fa_reset_tasks.svh**. Reset se aktivira postavljanjem **aresetn=0**, jer je signal aktivan na nuli. Umesto proizvoljnog čekanja istog broja taktova u svim testovima, scenario najpre sačeka željeni događaj. Za četiri scenarija u tabeli koriste se tri reda i jedna glava, odnosno 576 ulaznih i 192 izlazne reči po kompletnoj operaciji.

Scenario	Trenutak aktiviranja	Očekivana provera
reset_loaded	Primljeno 16 reči pre RUN	Delimično napunjen ulaz se odbacuje, nova operacija kreće od početka.
reset_compute	Primljen ceo ulaz i opažen c_en=1	Računanje se prekida pre izlaza, nema zaostalih rezultata.
reset_output	Proverena 32 izlaza, sledeći je zaustavljen	Preostala stara očekivanja se odbacuju, proverava se nova operacija.
reset_complete	Proverena sva 192 izlaza i postavljen all_done	Završno stanje se briše i uređaj može ponovo da radi.

Za delimični ulaz postoje i recover_from_reset() scenariji koji zaustavljaju sekvencu posle izabranog broja reči, na primer 64 ili 768 u osnovnoj konfiguraciji. Oni proveravaju prekid dok još nije pripremljen kompletan rezultat. Reset tokom računanja koristi opažanje internog c_en samo za izbor trenutka prekida. konačna ispravnost i dalje se proverava preko spoljnog ponašanja.

Primer resetovanja posle dela izlaza

U reset_output scenariju scoreboard prvo proveri 32 prihvaćena rezultata. Test zatim spušta m_axis_tready, čeka sledeći ponuđeni rezultat i zadržava ga osam ciklusa. Ta reč još nije prihvaćena, pa ne ulazi u broj 32. Nakon aktiviranja reseta proverava se da su izlazni VALID, LAST i all_done obrisani, a ulaz spreman za novi rad.

Monitor pri resetu povećava broj epohe i preko reset_ap obaveštava scoreboard. Metoda write_reset() briše preostali red očekivanja, a begin_recovery() čuva broj već proverenih izlaza i priprema brojanje nove operacije. Posle pripreme novog stimulusa test ponovo poziva referentni model. Preostalih 160 rezultata stare operacije više se ne očekuje.

Faza	Ulazni podaci V	Izlazi koje proveravamo
Pre reseta	Random vrednosti u opsegu [−4, 4]	32 prihvaćena rezultata stare operacije.
Posle reseta bez novog RUN	Nova operacija još nije pokrenuta	32 ciklusa bez VALID i bez all_done.
Nova operacija	Ponovo generisani podaci uz pomeranje V za +12, opseg [8, 16]	Svih 192 novih rezultata i završni all_done.

Promena V pomaže da se prepozna curenje starog rezultata. Izlaz je mean V, pa se stari i novi opsezi jasno razlikuju. Referentni model ponovo računa konkretna očekivanja direktno iz novog stimulus objekta i ne koristi samo proveru opsega. Konačan ishod preuzima se iz stvarno izvršene simulacije.

Automatizovano pokretanje

Regresija se pokreće Tcl skriptom run_all.tcl iz Vivado konzole. Skripta bira testove, podešava parametre i seed, pokreće sveže simulacije i proverava njihove završne statuse. Potom objedinjavanje obuhvata coverage baze uspešnih testova.

Za uspešne testove ne čuvaju se pojedinačne tabele izlaza. Čuva se coverage izveštaj i zbirni PASS/FAIL u konzoli. Tabela failed_tests.csv nastaje samo ako ima neuspešnih testova, a logovi i detalji rezultata ostaju za njihovu analizu. Interni zapis seed-ova omogućava ponavljanje istog slučaja.

Provera samog okruženja

Ispravnost scoreboard-a dodatno se proverava namernim odstupanjem očekivane vrednosti u posebnom selfcheck scenariju. Za nulti stimulus prvi očekivani rezultat uveća se za jedan, dok DUT treba da vrati nulu. Očekivani ishod je prijavljena greška MISMATCH, a ne normalan PASS. Time se proverava da poređenje zaista otkriva neslaganje.

Verifikaciona pokrivenost

Pored odluke da li je pojedinačni test prošao, potrebno je utvrditi koje smo situacije ostvarili. Funkcionalna pokrivenost daje taj pregled kroz unapred definisane kategorije. Njeni rezultati koriste se zajedno sa proverama scoreboard-a i checker-a pri izboru narednih testova.


Funkcionalna pokrivenost

Funkcionalna pokrivenost realizovana je pomoću covergroup, coverpoint i cross konstrukcija. Bin predstavlja unapred definisanu kategoriju događaja, a pogodak nastaje kada se uzorkovana vrednost nađe u toj kategoriji. Cross beleži kombinacije kategorija, na primer vrstu matrice i opseg njenog podatka.

Grupa	Posmatrane kategorije
input_cg	Q, K i V u kombinaciji sa minimumom, negativnim vrednostima, −LSB, nulom, +LSB, pozitivnim vrednostima i maksimumom.
output_cg	Obična ili poslednja reč, u kombinaciji sa zastojem od 0, 1, 2–8 ili najmanje 9 ciklusa.
shape_cg	Glave 0–7, pun ili nepotpun Q blok i deljivost K/V blokova.
reset_cg	Mirovanje, prijem ulaza, čekanje prvog izlaza, slanje izlaza i stanje posle završetka.

Čitanje coverage izveštaja

Vivado XCRG generiše objedinjeni HTML izveštaj. Nepogođeni binovi pokazuju koje definisane kategorije nisu ostvarene u uključenim simulacijama. Na osnovu njih bira se novi test ili menja postojeći stimulus. Procenti odvojenih izveštaja se ne sabiraju, objedinjavanje se radi nad coverage bazama.



Groups Coverage Summary

Score	Inst Score
100	100

Total groups in report: 4

Name	Score	Num Instances	Avg Instances Score	Weight	Goal	Merge Instances	Get Inst Coverage	Per Instance	Auto Bin Max	Comment
fa_pkg::fa_coverage::input_cg	100	1	100	1	100	0	0	1	64	
fa_pkg::fa_coverage::output_cg	100	1	100	1	100	0	0	1	64	
fa_pkg::fa_coverage::shape_cg	100	1	100	1	100	0	0	1	64	
fa_pkg::fa_coverage::reset_cg	100	1	100	1	100	0	0	1	64	

Slika 1. Izveštaj funkcionalne pokrivenosti

Tumačenje rezultata i granice provere

PASS potvrđuje da su realizovane provere zadovoljene za konkretan stimulus i konfiguraciju. Coverage pokazuje obuhvat definisanih kategorija, ali ne dokazuje odsustvo svih mogućih grešaka. Visoka pokrivenost i numerički ispravni rezultati posmatraju se zajedno.

Granični testovi pojedinih matrica ne obuhvataju sve kombinacije velikih nenultih Q i K. Full test koristi posebno jednostavan obrazac, pa njegov prolazak nije zamena za opšte random testiranje pune konfiguracije.

Zaključak

U okviru ovog rada razvijeno je UVM verifikaciono okruženje za postojeću RTL realizaciju Flash Attention modula. Okruženje omogućava automatsko formiranje usmerenih i nasumičnih stimulusa, slanje Q, K i V podataka preko AXI Stream interfejsa i proveru rezultata bez ručnog poređenja izlaznih vrednosti. Isti stimulus objekat koristi se za slanje podataka DUT-u i za računanje očekivanih rezultata u referentnom modelu.

Numerička ispravnost proverava se poređenjem izlaza DUT-a sa rezultatima referentnog modela u okviru zadate tolerancije. Scoreboard proverava broj i redosled rezultata, TKEEP, TLAST i proširenje znaka. Protocol checker nezavisno proverava stabilnost AXI Stream signala tokom zastoja, dok monitor registruje prihvaćene prenose i prosleđuje podatke scoreboardu i funkcionalnoj pokrivenosti. Time se odvojeno otkrivaju numeričke greške, greške protokola i nepotpuno izvršavanje.

Regresija obuhvata determinističke i random podatke, različite seed vrednosti, ulazne pauze, izlazni backpressure, granične vrednosti, pune i nepotpune blokove, više glava i reset u različitim fazama rada. Svi testovi koriste zajedničko okruženje, dok se scenario bira preko konfiguracionih parametara i kataloga testova. Jedna Tcl komanda pokreće regresiju, prikuplja coverage baze uspešnih testova i generiše objedinjeni HTML izveštaj funkcionalne pokrivenosti.

PASS rezultat potvrđuje da je ponašanje DUT-a ispravno za primenjeni stimulus, konfiguraciju i dozvoljenu numeričku toleranciju. Funkcionalna pokrivenost pokazuje obuhvat unapred definisanih kategorija, ali sama ne dokazuje odsustvo svih mogućih grešaka. Zbog toga se završna ocena zasniva na zajedničkom razmatranju automatskih provera, regresionih rezultata i coverage izveštaja. Puna konfiguracija sa 1500 redova izostavljena je iz standardne regresije zbog dužine simulacije i pokreće se samo kada je potrebna dodatna provera skaliranja.