Architecture version 2.0

Architecture Specification



, , ,

ARM Generic Interrupt Controller

C 2008, 2011, 2013 ARM. A e e e ed.

Release Information

 $T \ ef$ care a ebee ade d c e.

Change History

Date	Issue	Confidentiality	Change
23 Se e be 2008	A	N -C fde a	F e ea e f e 1.0
13 J e 2011	В	N -C fde a	F e ea e f e 2.0
26 J 2013	B.b	N -C f de a	Re- e ea e f e B e P e a N ce

Status of Issue B.b of this document

```
I eB.b f d c e a e- e f eB c a e daedP a a N cef ed c e .

Be d a ef f ed c e e c a e be ee eB a d eB.b a e:

C a e e a ef e e e be, c dae, a d ID c de.

C a ed a e be , beca e f e e P a a N ce.

A a e e A e d CR a e a e a e c ca c a e be ee eBa d eB.b.
```

Proprietary Notice

ARM GENERIC INTERRUPT CONTROLLER (GIC) ARCHITECTURE SPECIFICATION LICENCE

THIS END USER LICENCE AGREEMENT ("LICENCE") IS A LEGAL AGREEMENT BETWEEN YOU (EITHER A SINGLE INDIVIDUAL, OR SINGLE LEGAL ENTITY) AND ARM LIMITED ("ARM") FOR THE USE OF THE RELEVANT GIC ARCHITECTURE SPECIFICATION ACCOMPANYING THIS LICENCE. ARM IS ONLY WILLING TO LICENSE THE RELEVANT GIC ARCHITECTURE SPECIFICATION TO YOU ON CONDITION THAT YOU ACCEPT ALL OF THE TERMS IN THIS LICENCE. BY CLICKING "I AGREE" OR OTHERWISE USING OR COPYING THE RELEVANT GIC ARCHITECTURE SPECIFICATION YOU INDICATE THAT YOU AGREE TO BE BOUND BY ALL THE TERMS OF THIS LICENCE. IF YOU DO NOT AGREE TO THE TERMS OF THIS LICENCE, ARM IS UNWILLING TO LICENSE THE RELEVANT GIC ARCHITECTURE SPECIFICATION TO YOU AND YOU MAY NOT USE OR COPY THE RELEVANT GIC ARCHITECTURE SPECIFICATION AND YOU SHOULD PROMPTLY RETURN THE RELEVANT GIC ARCHITECTURE SPECIFICATION TO ARM.

"LICENSEE" ea Y ad Sbdae.

"S b d a " ea , f Y a e a e e , a c a e a f e a e e eafe ed c ed, d ec , b Y . A c a a be a S b d a f e e d d c c c e

- 1. S b ec e f C a e 2, 3 a d 4, ARM e eb a LICENSEE a e e a, -e c e, a fe ab e, a f ee, d de ce ce :
 - a. eadc e e e a GICAc ec e S ecfca f e e f de e a d a de e ed d c a c e e e a GICAc ec e S ecfca ;
 - b. a fac e a d a e a fac ed d c c e e:() a e bee c e a ed b f LICENSEE de e ce ce a ed C a e la; () c a e a d c() c a bee c e a ed b a d a () de a ce ce a ed b ARM C a e la f c d a ARM GIC A c e c e S ec f ca L ce ce; a d
 - c. ffe e, e, e ed b e d c c a e e e bee () c ea ed b f LICENSEE de e ce ce a ed C a e la; () a fac ed b f LICENSEE de e ce ce a ed C a e lb.
- 2. LICENSEE e eb a ee a e ce ce a ed C a e 1 b ec e f e c :
 - a. eea d c ceaed de Ca e la a fac ed de Ca e lb c a a ea e ce c e c a e e bee () de e ed b f ARM; () de e ed de ce ce f ARM;
 - b. e ce ce a ed C a elc a e e d a f c fa d c a e fc a a f e e e a GIC A c ec e S ec f ca ; a d
 - c. a ed LICENSEE b ce e e a ed LICENSEE de A ee e .

- 3. E ce a ec f ca ce ed acc da ce C a e 1, LICENSEE ac e , e e e a ARM ec a e ec a e e b d ed e e . I e e a e ce ce a ed acc da ce C a e 1 be c ed a a LICENSEE, e e b ca , e e e e, a ce ce e a ARM ec e c e e e a GIC A c ec e S ec f ca .
- 4. THE RELEVANT GIC ARCHITECTURE SPECIFICATION IS PROVIDED "AS IS" WITH NO WARRANTIES EXPRESS, IMPLIED OR STATUTORY, INCLUDING BUT NOT LIMITED TO ANY WARRANTY OF SATISFACTORY QUALITY, MERCHANTABILITY, NONINFRINGEMENT OR FITNESS FOR A PARTICULAR PURPOSE.
- 5. N ce ce, e e , ed e e, a ed LICENSEE, de e f C a e 1, e e ARM ade a e c ec e e e a GIC A c ec e S ec f ca a d c ba ed e e . N

 Ca e 1 a be c ed a a f LICENSEE a e a e e e a be a f f ARM e ec f e e e a GIC A c ec e S ec f ca .
- 6. T L ce ce a e a f ce e a ed b b ARM.W e d ce a f e f LICENSEE b eac fa f e e a d c d f L ce ce e ARM a e a e L ce ce ed a e e ce Y . Y a e a e L ce ce a a e.U e e a f L ce ce b Y b ARM LICENSEE a e e e a GIC A c ec e S ec f ca a d de



ARM Generic Interrupt Controller Architecture Specification

	Preface	
Chapter 1	Introduction	
		-
		-
Obantan 0		
Chapter 2	GIC Partitioning	
Chapter 2	GIC Partitioning	
Chapter 2	GIC Partitioning	
Cnapter 2	GIC Partitioning	
Chapter 3	· · · · · · · · · · · · · · · · · · ·	and Prioritization
·	· · · · · · · · · · · · · · · · · · ·	and Prioritization
·	· · · · · · · · · · · · · · · · · · ·	and Prioritization
·	· · · · · · · · · · · · · · · · · · ·	and Prioritization
·	· · · · · · · · · · · · · · · · · · ·	g and Prioritization
·	· · · · · · · · · · · · · · · · · · ·	and Prioritization
·	· · · · · · · · · · · · · · · · · · ·	and Prioritization

		-
Chapter 4	Programmers' Model	
	•	-
	•	
	•	
Chapter 5	GIC Support for Virtualization	
		······
	•	
	•	
	•	
Appendix A	Pseudocode Index	
Appendix B	Register Names	
Appendix C	Revisions	
	Glossary	

Preface

About this specification

T ec f ca de c be e ARMG I C (GIC) a c ec e.

T d c e , efe e ce GIC GIC efe a de ce a e e GIC a c ec e.

U e e c e a e c ea a a efe e ce a IMPLEMENTATION DEFINED fea e f e de ce, e e efe e ce de c be e e e e f IMPLEMENTATION DEFINED fea e f e de ce, e e

Intended audience

Te ec f ca e e a a de , e e , a e GIC a a e f ARM-c a e e a f e ce e e a c e ce e .

Te ec f ca a e a e a e e e e e ce f ARM d c . I d e a e e e e ce f e GIC.

Using this specification

```
ec f ca
         a ed ef cae:
Chapter 1 I
             f a e e f eGIC, a d f a ab
        Read
                                          e e
                                                     ed
                                                         dc e.
Chapter 2 GIC P
        Read
              f a de c
                                e face a d c
                                            e f e GIC. T e c a e a
                        f e a
          d ce e
                     eae, a e
                                  e e a .
Chapter 3 I
        H P
        Read f a de c
                        fee ee f
                                     e
                                          ad, ade e
         c e e f a GIC.
Chapter 4 P
              M
        Read
              f a de c
                        f eD b
                                 a d CPU e face e e .
Chapter 5 GIC S
        Read f a de c
                        f
                            e GIC V a a
                                        Ее
                                                    e eea f
                            a
                        e
        a GIC a ce
                                     ce
                                        a a .T cae c de a
             f e a e
        de c
                             de f e
                                                 a d a CPU e face
                                    a
                                        e face c
         е е.
Appendix A P I
        Read f a de
                        e edcdef c
                                     def ed
                                               ec f ca .
Appendix B R
                                               ea e de c f e GIC
        Read
              f a de c
                        f edffeece
                                    e e e a e
        ac ec e, a d f a a abe c de f e e e a e.
Appendix C R
        Read
              f a de c
                       f e ec ca c a e be ee e ea ed e f b .
                      f ee
G
        Read
              f def
                                ed
                                    b
```

Conventions

```
T e f ec de c be c e a b ca e:  G \\ S \\ N \\ P
```

General typographic conventions

```
Те
         a cac e ae:
                    I \quad d \ ce \quad ec \ a \ e \qquad , de \quad e \quad e \ a \ c \quad - \ efe \ e \ ce \ a \ d \ c \ a \quad ,
                            a
bold
                    De e a a e, a d edf e dec e , eea
                                                                                    a e.
monospace
                    U\;ed\;f\quad a\;\;e\;\;b\;e\qquad a\;\;de\;c\qquad ,\quad e\;d\;\;c\;\;de,a\;\;d\qquad ce\;c\;\;de\;e\;\;a\quad e\;.
                              e a e f c e c a d f efe e ce
                              a \ e \ b \ e \qquad a \ de \ c \qquad , \quad e \ d \ c \ de, a \ d \qquad ce \ c \ de \ e \ a \qquad e \ .
SMALL CAPITALS
                    U ed f a fe e a a e ec f c ec ca ea , a d a e c ded
                    G a.
Colored text
                    I d ca e a . T ca be:
                         a\;URL,\,f\quad e\;a\qquad e,\, \text{http:}\, \text{//infocenter.\,arm.\,com}
                         ac - efe e ce, a c de e a e be f e efe e ced f a f
                                                               C R , GICD CTLR
                                ec e a e, f e a e, D
                          a e 4-85
                         a , acae aed , a ae , e ec f e
                         dc e a def e ec ed e , f e a e B
                         GICD CTLR.
```

Signals

```
I e e a ec f ca d e def e ce a ,b d e c de e a e a e a d ec e da .T e a c e a e:

Signal level

T e e e f a a e ed a de e d e e e a ac e-HIGH ac e-LOW. A e ed ea :

HIGH f ac e-HIGH a
```

Additional reading

 $T \quad ec \qquad e \ e \ a \quad b \ ca \qquad f \quad ARM \ a \ d \quad d \ a \ e \ .$ See $e \ I \ f \ ce \ e \ , \\ \text{http://infocenter.arm.com}, \ f \quad acce \qquad ARM \ d \ c \quad e \ a \quad .$

ARM publications

ARMA R M , ARM 7-A ARM 7-R (ARM DDI 0406), e C a e.

Other publications

Feedback

ARM e c e feedbac d c e a .

Feedback on this specification

Introduction

```
T cae ea e e f e GIC a d f a ab e e ed d c e . I c a e f e c :  A \quad G \quad I \quad C \qquad \text{a e 1-14}  S \quad E \qquad \text{a e 1-16}   \qquad \text{a e 1-17}   T \qquad \text{a e 1-18}.
```

1.1 About the Generic Interrupt Controller architecture

```
T e G   I   C   (GIC) a c ec e def e:
               eac ec a e e e f a d a e ce f a
                                                    ce c ec ed a GIC
                                                            ce e .
              a c e c e a e face a cab e
                                                     ce
           _____Note ____
           Teac ec e de c be a GIC de ed f e e ce
                                                    a c
                                                           e ARM A a d R
           a c ec e f e . H e e e GIC a c ec e d e ace a e c
                                                        e ce ed a
            e e a f e GIC.
           T e GIC a ce a ed e ce f
                                   adaa e a e a c de a ea
            ce . I de :
              e e f a a e ce, e bea, a d e
                                                          e e ce
                  f :
G
                  e ARM a c ec e Sec E e
                  e ARM a c e c e V a a E e
G
                  e ab , d ab , a d e e a ce e f a d a e (e e a) e ce
G
                  S f a e- e e a ed I e (SGI)
G
G
                   e a ad
G
                    ce a d ce e e
G
                  a e e e
                          e-aaeee
                              f c a a
           T e GIC c de
              c f eac e a e e G 0 G 1
                                           e e e IRQ e FIQ e ce e e
                a G O e e a e ce
                                         e IRO e ce
                a G 1 e
                              e a e ce
                                                       e e
              a fed c e e f a d e f G 0 a d G 1 e
                acd fecfa feG 0 e
                         ee a GIC 2 eea ad GIC 1 eea acdee
              GIC Sec E e , ee C
                                       2.0 S
                                                       a e 1-15.
              I a e e a e IRQ a d FIQ e e e c e d e IRQ a d FIQ a c e ce a a e ed b a a a f e ARM a c ec e e ce e M
              (M- f e). F e f a ab IRQ, FIQ, a da c e ce e e M R M , ARM 7-A ARM 7-R .
```

1.1.1 GIC architecture specification version

```
T ecfca defee 2.0 feGICacece(GIC 2), adadecbee 1.0 feacece(GIC 1).

TeGICaceceecfcae deedefee, aadedecedec, edfARM dceeae.
```

1.1.2 Changes in version 2.0 of the Specification

— Note —

Ve 2.0 f eAc ec eS ecfca c a ef c a e adadd e 1.0:

- 1. Teadd fe a GICV a a E e , a e e e a f e GIC a e a ce a a .F e f a , ee a e l-17.
- 2. Acae eac ec a a f .I e , a d e ab e FIQ a G 0 e , a e ded:

 a GIC 2 e e a a a f e a Sec E e GIC 1 e e a .

_____ Note _____

I e 1.0 f e S ec f ca , e e e ed a e c a f ca f e a Sec e N - ec e, ee e 7 f .

- 3. Teadd fae ee e aae e e e .F e fa , ee P , GIC 2 a e 2-31.
- 4. Teadd f f e a e a d e e f a GIC a e, f e-d , c e c , c d a a c e c e c a e a a . T e a a e a e a e a e a e a e a e a e 4-155.
- 5. Te add fa e c e a e, P a d . F e f a , ee P a e 3-38.
- 6. Te add fc dabe ef a d fe ac e a a c ec ed ce e f a d f e GIC a ce a dabed. F e f a ee I , GIC 2 a e 2-27.
- 7. Cae e e e ed de c be e e fea e f e GIC 1 Sec E e , caf a e e fea e cabe ed e e f c a a e a ed e c e f e ARM Sec E e e e a ARM ce .

A d ca ed e 2, e e fea e f e GIC 1 Sec E e a e c ded a GIC 2 e e a . T a , GIC 2 e a e a f e a Sec E e .

G G

1.2 Security Extensions support

```
T e ARM ce Sec E e a e a a e e e ARM 7-A a c e c e f e. T
   IMPLEMENTATION DEFINED e e a ARM 7-A e e a c de e Sec E e . T e
ARM Sec E e fac a e e de e e f ec e a ca b:
    e a adae ec
                  fea e
                          eac ec e
      d Sec e a e
                     ace a acce ed b e acce e e Sec e a e
      d N - ec e
                 a e
                       ace a acce ed b e acce e e N - ec e a e.
See P
                S
                     N - GIC
                                     a e 1-20 f e f a .
We a GIC a e e e GIC Sec E e c ec ed a ce a e e e ARM
Sec E e :
                      , a d G
   G 0 e a e Sec e e
                            1 e a e N - ec e e
                             e GIC de e d e e e acce Sec e
   Tebea f ce accee e e
   N - ec e, ee P
                                      GIC
                                N -
   E ce e e d c e e c d ca e
                             e e, e acce GIC e e :
      aN - ec e ead fa e e fed d a e f a f a Sec e e e
       eGIC ea N-ec e e a e e fed d a e f a f a Sec e
   N - ec e acce e ca
                  ead e f a c e d N - ec e e . Sec e
   acce e ca ead e f a c e d
                              b N - ec e a d Sec e e
   AN -ec e e a a IRQ e e e a a e ce .
   A Sec e e ca
               aeea IRQ a FIQ e ee aae ce .
   Sec e f a e ca a a e e ce ec e N - ec e f a e. See C S N -
                                   e b f e fe e ce f
                                                  a e 3-69 f
     efa.
Sec e e a e bac a d -c a b e f a e e f e
                                            e Sec
                                                  E e . See
                                 E
                                          a e 3-70 f e f a .
     IRO FIO
```

1.3 Virtualization support

TeARM ce Vaaa Ee ae aee eARM 7-Aac ec e fe.T ea IMPLEMENTATION DEFINED e e a ARM 7-A e e a c de eV a a е. e , c e ea Wee eed a ce a ce e, e ce V a a E e e a ac e a e ce . e ad a a c dea a a a e e a .Te e ca e e a dea ca e ef, e e a e a e a a ed a a ac e.I a bef e e e e a e a e ad c e d ca e . I e a d GIC 2 e e d e GIC a c e c e c de e GIC V a a E e . T e e e e ad f a e , add ca e , a e a ce a a . A e a e f c a e e e e a GIC e a ed ce a e e e ARM ce V a a E e . T e GIC V a a E e de ec a e e e e ead f e a ac e . See C a e 5 GIC S f e fa. _____Note _____ A ce a e e e ARM V a a E e a e e e ARM Sec Ее . A GIC a e e e GIC V a a E e e e e e GIC Sec Ее .

1.4 Terminology

```
Tef
           ec
                def e a c ec a e
                                 ed
                                           ec f ca :
    I
    Ι
    M
                              a e 1-19
    S
                      a e 1-20
    P
                         S
                                 N -
                                          GIC
                                                      a e 1-20
    B
              a e 1-20.
See a GIC
                       a e 4-74.
```

1.4.1 Interrupt states

```
Tef
                          e face be ee e GIC a d a c ec ed ce :
           a e a
                   a eac
                                 ac e
Inactive
                Α
                                        ed.
                    e
                           a
Pending
                                 ce
                                       e GIC a
                                               ec
                                                      ed a a e ed
                           f a e, a d
                                             be e cedb a a e
                 e e a ed b
Active
                                 ce
                                       e GIC a a bee ac
                                                           ed ed b a
                                                                          , a d
                    e ced b
                              a
                                  c
                                       e ed.
Active and pending A
                                  e e ad eGIC aaed
                    ce
                           e c
                                                                e
                                                                     f
                   ce.
```

1.4.2 Interrupt types

```
A de ce a
           e e
                   GIC a c e c e ca a a e e f
                                                e f e :
Peripheral interrupt T
                   a e
                         a e edb a
                                      a
                                          e GIC. T e GIC a c ec e def e e
                       e fe ea
               Private Peripheral Interrupt (PPI)
                      T
                           a e e a
                                              ec f c a
                                                           ce
               Shared Peripheral Interrupt (SPI)
                          a e e a e
                                         a eD b
                                                              fa ecfed
                                                     ca
                                                          e a
                      c b a
                               f ce .
               Eac e ea e
                                e e:
               Edge-triggered
                              e a a e ed de ec
                                                     f a
                         aad e, eade f e ae f e
                                                     a, e a a e ed
                      c ea ed b e c d
                                      def ed b
                                                 ec f ca
               Level-sensitive
                                  a a e ed
                                            eee e e
                         a e
                                                             a e e ac e,
                      addea e ed e e e e e
                                                ac e.
                  — Note —
               W eaee-e e e
                                    a e ed
                                             a e
                                                  eGIC ed, ac ead
               ed . If e e e a dea e
                                      e e
                                             a fa ea
                                                            eGIC e e e
               e d
                   a e f
                           e e .F
                                       e f
                                                 ee I
```

a e 3-41.

Software-generated interrupt (SGI)

a e e e a ed b f a e a GICD_SGIR e e e GIC. T e e e SGI f e ce c ca . A SGI a ed e- e ed e e . T e f a e e f e e e a e e ed e a fee ee a . W e a SGI cc $\,$ a $\,$ ce $\,$ e e a $\,$, $\,$ e CPUID fe d $\,$ e I $\,$ e Ac ed e Re e, GICC_IAR, e A a ed I e Ac ed e Re e, GICC_AIAR, de fe e ce a e ed e e . e e a a c de eGICV a a E e e a SGI cc , a a e e e e e GIC a a E e GIC ec f ca e a a e e e e e GIC V a a E e , a e ca e e a e a e aa ea a a ac eaa SGI. a e 5-165 a d L R , GICH LRa e 5-176 f e f a .

Virtual interrupt

I a GIC a e e e GIC V a a E e , a e a a e a a ac e a ce , a d ca a ed e ce b e c ec ed a CPU e face. F e f a , ee A GIC a e 2-22.

Maintenance interrupt

a e 5-164 f e f a . d ab ed. See M

1.4.3 Models for handling interrupts

_____Note _____ W e de c b eGIC e ad de, ee 1-NadN-Nd c e d e a e a ca e f e e 1:N a d N:N. ce eea, eeae defad e : 1-N model O e ce a de e .Te e e e a ec a de e — Note – T e ARM GIC a c e c e d e a a e e a a 1-N e G a ce ed e a e ce G a e ab ed e face, e e a ea e e face e ab ed. A 1-N e be e e ed a e face e e e ce a a ed e e e e, ee I I-N a e 3-41. N-N model A ce ece e e de e de . W e a ce ac ed e e e e e e d ae ceaed f a ce .Te e e a ed f e e ce . See *H* a e 3-35 f e f a .

G

G

G

1.4.4 Spurious interrupts

```
I be a a e a eGIC a a ed a ce e e ed. If a e, e e ce ac ed e e e, eGIC e a eca I e ID a de fe e e a a .E a e ea f e a e:

e ce ac ed a e :

f a e c a e e e f e e

f a e d a b e e e

f a e c a e e ce a e e a e

f a 1-N e , a e a e ce a e ac ed ed a e .
```

1.4.5 Processor security state and Secure and Non-secure GIC accesses

```
e e e ARM Sec E e a a ec a e, e e Sec e N - ec e:
          N - ec e a e ca a e N - ec e acce e a GIC
         Sec e a e ca a e b Sec e a d N - ec e acce e a GIC
    f ae
            N - ec e a e de c bed a N - ec e f a e
    f a e
             Sec e a e de c bed a Sec e f a e.
  e f a ab e e e a f e Sec E e a ce ee e ARMA
    M , ARM 7-A ARM 7-R
     Α
    ce
                                          c de e e ce
a d
    a e Sec e acce e e GIC, ea a f a e
                                                  Sec e f a e
                                         e ce
    a ca
         a e Sec e acce e e GIC
        N - ec e acce e e GIC, ea a f a e e ce N - ec e
    ае
    f a e.
```

1.4.6 Banking

B a a ec a ea ARM a c ec a ec f ca :

Interrupt banking

I a ce e e a , f PPI a d SGI , e GIC ca a e e e e e a e e e ID. S c a e ca ed a , a d de f ed e b e c b a f e ID a d a c a ed CPU e face. F e f a ee ID a d a e 2-24.

Register banking

```
Re e ba efe e e e e c e fa e e a e a e add e . T
cc :

a ce e e a , de e a a e c e f e e e
c e d ba ed e
a GIC a e e e Sec E e , de e a a e Sec e a d N - ec e
c e f e e e .

F e f a ee R a e 4-77.
```

GIC Partitioning

```
T cae de c be eac ec a a fe a GIC e face a dcee, a d d cee fc a fe a GIC e P. I cae fe ece:

A GIC a e 2-22


T D a e 2-24

CP a e 2-26.
```

2.1 About GIC partitioning

, e ca a f eGIC a f : b c e f e a add b eCPU e face Distributor T eD b b c a c ec e ce е е. T e D b b c e e a e de fed b e GICD ef. **CPU** interfaces Eac CPU e face b c e f a ad ee ad f a c ec ed ce е е. CPU e face b c e e a e de f ed b e GICC_ ef. , a CPU e face We decb a GIC a c de e GIC V a a E e e e ca eda *CP* , a d bec f a a CPU e face. Virtual CPU interfaces T e GIC V a a E e add a a CPU e face f eac ce e e Eac a CPU e face a ed e f b c : Virtual interface control Teac efeaefacec bc eGIC a e face c e e , a c de a fac e a d e d a e f ec e a ac e ec ec ed ce .T ca, eee e ae aaedb e e a V a e face c b c e e a e de f ed b e GICH ef. Virtual CPU interface Eac a CPU e face b c de ca a f a e c ec ed ce . T e ARM ce V a a a ee e ec e a ac e a ce . T e GIC a CPU e face e e , acce ed b e a ac e, de e c ad a f a f e a e .Tef a feee e a ef a fe ca CPU e face e e . $V \quad a \ CPU \quad e \ face \ b \quad c \quad e \quad e \quad a \ e \ de \quad f \ ed \ b \quad e \ GICV_ \quad ef \ \ .$ — Note — a CPU e face d e Те e e aaeefc a decbed , GIC 2 a e 2-31. Pa CPU e face 0 c ec e a e ce . CPU e face 0 a d e e a f eGIC ce ce e e , a d e GIC a $a \quad a \quad , \qquad c \quad , \quad N \quad \text{- ec} \quad e \quad a \; e :$ V a a E e e e d a ce AG e OS a a ac e bef c be ee a ac e.T c c de c e e e GIC a e face c e e . a e e d Eac b c de a f e GIC a e de, a d: a e de eea eaef eac eed CPU e face. de f a a CPU e face e e a e a e a e de f a ca CPU e face.

```
— Note -
                     T e a
                                    f e GIC de c bed
                                                                                      .Wee
                                                                 a a c ec
                                                                          a ab
                                                                                               eeb c ae
                         e e ed e a a e
                                           c b ed
                                                     IMPLEMENTATION SPECIFIC.
                     I a GIC a
                                            e GIC Sec
                                                                                    e , a CPU
                                                                                               e face ca be
                                    e e
                                                        E e
                         e e ed
                                        ece e:
G
                               Sec e a d N - ec e acce e
                           h
G
                               Sec e acce e
G
                               N - ec e acce e.
```



^a In GICv1, applies only if Security Extensions are implemented

Figure 2-1 GIC logical partitioning

```
Teea de f cae, ad Cae 3I H P ad Cae 4P M , dec be e GIC V a a E e C a e 5 GIC S dec be e fea e added V be V and V and V E .
```

^bOptional input and bypass multiplexer, see text

^c Applies only to GICv2 with Virtualization Extensions

2.2 The Distributor

```
e face f a d e e e e e e face, f
                                  a ad ee
T e D b de a a e face f:
  G ba e ab e f a d f e e CPU e face .
      d ab eac e .
  E ab
  Se
      e e e feac e .
      e a e ce feac e .
  Se
  Se eac e e a e be e e - e e de- e ed.
  Se eac e a e e G 0 G 1.
     — Note —
  F GIC 1, e e a G 0 G 1 be e e e e a c de e
  GIC Sec E e .
  F ad a SGI e e a e ce .
I add , e D b de:
   b f e a e f eac e
  a eca f fae e cea e ed ae fae ea e .
```

2.2.1 Interrupt IDs

```
I e f ce a e de f ed ID . Eac CPU e face ca ee 1020 e . T e
              f SPI a d PPI cea e e a be f e
                                               edb eD b.
          T e GIC a e ID be ID0-ID1019 a f :
              I e be ID32-ID1019 a e ed f SPI.
                   be ID0-ID31 a e ed f e a a e a e a CPU e face. T e e e a e
              ba ed eD b.
              A ba ed e e e e e D b ca a e e e e a e ID. A ba ed
              e de fed e b ID be a d a caed CPU e face be. Of e ba ed
               e ID:
                 ID0-ID15 a e ed f SGI
G
                 ID16-ID31 a e ed f PPI
G
              I a
                  ce
                         e :
                 A PPI f a ded a a c a CPU e face, a d a e a e face. I
G
                 e f a CPU e face e D b d e c de PPI a e a e e e face .
                 G
                 I eD b ,a SGI de fed e b ec b a f e be, ID0-ID15,
                 e a e ce ID, CPUID0-CPUID7, a d e ID, CPUID0-CPUID7, f e ce a ed e SGI. W e e CPU e face c ca e e e ID a a e ed
                                    ce ID, a e a e ed ce ca e de f
                  ce , a de e ce
                  e SGI.
                 SGI ba ea e GIC ca a d e e SGI a e , e cec f c .
                 a c ec ed
                       e GICD SGIR IMPLEMENTATION SPECIFIC.
                 ce e, ee d c be ee aedad ae e ,beca ea e
              a e b e e ce . I ca e e ce ce ID a e 0.
```

I e be ID1020-ID1023 a e e e ed f ec a e , ee S a e 3-43.
S e f a e e e feac e . T de e de f e e ID be . I a e a e e e ARM Sec E e , ac e de f e a e a be ee ce , ARM ec e d a a ce e e e: ID0-ID7 f N - ec e e ID8-ID15 f Sec e e .

2.3 CPU interfaces

```
Eac CPU e face b c
                de e e face f a ce a c ec ed e GIC. Eac CPU e face
        a
               e face f :
               f e e e e
   e ab
        e
            a
        ed
            a
               e
                f e ce
    d ca
         c
            e
                         f a
                   a f
          e
   def
         e ee
                  c f e ce
                         e f e ce .
           e
              e
                     e d
W e e ab ed, a CPU e face a e e
                               ed e f c ec ed ce a d
                            f
                                   a e e e e
dee e e e e a
                                                   e ce . T
de e e e
             a e e e e e ce , e CPU e face c de e e e f e ce . A a e, e c ec ed ce ca ead e
a ad e ee
             e
       ac e e f
                    GICC_HPPIR, a CPU e face e e.
T e ec a f
           a a e
                               IMPLEMENTATION DEFINED.
                         e ce
—— Note —
O ARM ce
            e e a , e ad a ec a
                                 f a a e
nIRQ nFIQ.
T e ce ac
            ed e e e e b ead
                                  e CPU e face I e Ac
                                                     ed e Re e.
   ead e
          e f:
          be f e e
   T e ID
                       ede, fae
                                           f ffce
                                                           be
         e ce . T
     a ed
                     e a e e a e ac
   E ce a , a ID
                 be a dcaea
                          a e CPU e face, e D b c a e e a f e
We e ce ac ed e e
 e f e d e e ac e, ac e a d e d . A e CPU e face ca
                                                       a a e
     e ce , ee
                    e a a e ac e e ce . If e e e d
        f
                 e ce , e e face dea e
                                                       e ce .
 ff c e
                                      e e
                                             e e
Weee ade e ce
                       ac eed e ce
                                        f a
                                           e
                                                        e CPU
       dcae e c e .Teeae
                             a e
                                   e
                                        c
                                           e
                e
                      f e ce ed e
        d , ea
                                    ca
                                          e ee e a
                                                        fa e
     e
         e ce
                     eD b e
                                e eac e a e f e e
        deac a , ea
        e e a , e e
I a GIC 1
                     aeaa ae ee, e e ce
                                                       e CPU
                                                 e
 e face E d fI e
              е е.
       e e a , e GICC_CTLR.EOI de b de e e e :
I a GIC 2
        ae a e e e, e e ce
                              e e CPU e face E d f I e e e
         a e a e e a a ed,
               a e e e ce
                               e e CPU e face E d f I e
                   a e a e, e e ce
                                      e
                                           e CPU e face Deac a e
       Ιe
            е е.
                                       a e 3-38.
F
    e f a , ee P
```

G

G

2.3.1 Interrupt signal bypass, and GICv2 bypass disable

— Note —

I a GIC e e a , a CPU e face a c de e a b a , a, e e a fa e b e e face d ab ed, a e e ac e a a ed e e e e e e ce , b a e GIC f c a .

F e 2-2 e e e a f e a b a a GIC 1 e e a a d e c de e GIC Sec E e .




Figure 2-2 Interrupt signal bypass, GICv1 without Security Extensions

```
F e 2-2
                  e e a
                         f e
                                aba.I e GIC
          e
              e
                                               e e a
          e c ca ed:
  a ba
   A GIC 1 e e a a c de e GIC Sec E e
                                             e
                                                      , a d e e
             e e a f e b a c a e e a
   f FIQ e
                                            GICS
   de c be e
                              aba,
   If a GIC 2
                                     e ea e de a a GIC 1
            e e a
                   e
           a c de e GIC Sec
                            E e ,b a ded abeb f e e
      e e a
     a b a
            e a . F
                    e f a
                            ee GIC 2
                                                        a e 2-28.
```

Interrupt bypass, GICv1 with GIC Security Extensions

F

c a

Table 2-1 Interrupt signal bypass behavior, GICv1 with Security Extensions

f eG

0 a dG

1 e

FIQEN En	ableGrp0 E	nableGrp1	IRQ request behavior	FIQ request behavior
0 0	0			. I. Coqueet Senavior
	V)	Ва	Ва
	1		D e b GIC CPU e face	Ва
1	0		D e b GIC CPU e face	Ва
	1		D e b GIC CPU e face	Ва
1 0	0		Ва	Ва
	1		D e b GIC CPU e face	Ва
1	0		Ва	D e b GIC CPU e face
	1		D e b GIC CPU e face	D e b GIC CPU e face

GIC CPU interface Control bits in GICC_CTLR FIQEn EnableGrp0 EnableGrp1 (B) -Group 0-Interrupt requests, prioritization and filtering not shown -Group 1 -FIQ-**→** Interrupt _FIQ→ Legacy requests to interrupt 0 processor -IRQ-**→** signals -IRQ-


e 2-3

Figure 2-3 GICv1 Group 0 and Group 1 interrupt signaling, with interrupt signal bypass

GICv2 interrupt bypass, with bypass disable

(A) (B) See GICv2 description

```
W e
       be
           d e b
                    e CPU e face, eac
                                                    a ca be dea e ed a e a be
  e e ac
                    . T
                        be a
                                       ed b
                                             e GICC CTLR b a d ab e b :
    FIQB D G 0
    FIQB D G 1
    IRQB D G 0
    IRQB D G 1.
                                                                             , GIC 2
   e 2-4
              e c
                        c f e
                                               b a CPU
                                                       e face. P
   a e 2-31
                                                          F
                 e f
                           ab
                                    a e
                                                 a
                                                              e 2-4.
```



- † Values of *n* and *x* correspond to the requested interrupt
- (\overline{A}) is the inverse of (\overline{A}) in the GICv1 implementation that supports interrupt grouping
- (\overline{B}) is the inverse of (\overline{B}) in the GICv1 implementation that supports interrupt grouping

Figure 2-4 GICv2 interrupt bypass logic, with bypass disable

```
E
                               a e 3-64 a
                                          de c be
                                                                 a
Tab e 2-2
           a e 2-30
                               e a CPU
                                          e face
                                                        a a IRQ e e
     GICC CTLR, a d
                       e e e IRQ e e
                                           G
                                                 0
                                                    G
                                                          1, de e
                                                                   e e IRQ
                                                                                    b
  e face. I
           e IRQ
                                       c
                                               f
                                                    ab e:
Bypass
                   I d ca e
                                e IRQ
                                                          d e b
                                                                  e e ac IRQ
                                                  ce
                                              e
Deasserted
                   I d ca e
                                e IRQ
                                                          dea e ed.
                                              e
                                                  ce
                                                          d e b e GIC CPU e face
Driven by GIC
                   I d ca e
                                e IRQ
                                              e
                                                  ce
```

Table 2-2 IRQ request behavior, GICv2

GICC_CTLR register bits IRQ fo						IRQ request signaling	
EnableGrp1	EnableGrp0	FIQEn	IRQBypDisGrp1	IRQBypDisGrp0	signaling		behavior
0	0	0	0				Ва
0	0	0	1				Dea e ed
0	0	1	0				Ва
0	0	1	1	0			Ва
0	0	1	1	1			Dea e ed
0	1	0			G	0	D e b GIC
0	1	0			G	1	Dea e ed
0	1	1	0				Ва
0	1	1	1	0			Ва
0	1	1	1	1			Dea e ed
1	0				G	0	Dea e ed
1	0				G	1	D e b GIC
1	1	0					D e b GIC
1	1	1			G	0	Dea e ed
1	1	1			G	1	D e b GIC

Tab e 2-3 , e a CPU e face a a FIQ e e a c ec ed ce , b GICC_CTLR e FIQ a b e e face:

Table 2-3 FIQ request behavior, GICv2

GICC_CTLR register bits					
EnableGrp0	FIQEn	FIQBypDisGrp0	FIQBypDisGrp1	FIQ request signaling behavior	
0	0	0		B a ,d e b e ac FIQ a	
0	0	1	0	B a ,d e b e ac FIQ a	
0	0	1	1	FIQ e dea e ed	
0	1	0		B a ,d e b e ac FIQ a	
0	1	1		FIQ e dea e ed	
1	0	0		B a ,d e b e ac FIQ a	
1	0	1	0	B a ,d e b e ac FIQ a	
1	0	1	1	FIQ e dea e ed	
1	1			D e b GIC CPU e face	

2.3.2 Power management, GIC v2

TeGIC 2 a c ec e a e e e e e a a e e e e a a e e .

A F e 2-4 a e 2-29, e GIC 2 e b a c de c bed GIC 2 , a e 2-28 c de a a ca be eda a e a a e e c e .T e e a a e a a b e e e e b e a b e GIC, a d e b a , a e d ab ed.

I add , e GICC_APR e e de f e e a d e a e e c e a e e a ca . H e e, e e a N - ec e acce e d e fe e Sec e e a , Sec e a d N - ec e c e e f e e e e a e ded.

2 GIC Partitioning 2.3 CPU interfaces

Interrupt Handling and Prioritization

```
caedecbe ee e e f
                                                                    e GIC. I c a
                                             a d
                                                    a d
                                                                                       e f
ec
     \boldsymbol{A}
                                              a e 3-34
                                   a e 3-37
     G
                             a e 3-44
     T
                                                       a e 3-48
                                                 a e 3-53
                           GICS
     \boldsymbol{A}
                                                    a e 3-59
     P
                                                            a e 3-61
     T
                                                                a e 3-67
     E
             GIC
                                 a e 3-68.
```

3.1 About interrupt handling and prioritization

```
ed b a GIC, a d a c ec ed
                        b ec
                                e
                                    e f a ab
                                                  e e
                                                   ed b e GIC:
                       dee eeaefe ID
               ce
                 H
                                                           a e 3-35
                 I
                                           a e 3-35.
             Teeadefecaedecbe e ad ad
                 a d de c be:
                     e GIC ec
                              e e
                                a eGIC c f eadc
                   e a e ac e e GIC a a f eac
                                               e
                                                      eac CPU e face
                               de fa
                                                     e GIC.
                     e e ce
                                       ce
                                             e ac
             P
                  a de c be :
                   ec f a adc
                                   f e
                   e de fe ec
                               f e d e
                             f e e ae beaae ce, cd:
                   e de e
G
                       e
                                  a
G
G
                              fa ac e e .
                       ee
             Tef
                            de c be e a d
                                            a d
                 G
                                        a e 3-37
                 I
                                   a e 3-44.
             T e GIC a c ec e
                                         a d
                                                        e :
                                     ce
                                                 ce
                                  e GIC a a
                        ce
                                             e ce
                                                       e face, e CP
                                e
                                    e GIC a a CPU e face f eac c ec ed ce .
             I e e a
                                           e, a GIC
                                                    e e a ca c de e GIC Sec
                                                                              E e
                        ce
                             a
                                    ce
             T e GIC Sec
                         Ее
                      e a a c ec ed
                                   ce
                                          a e e
                                                     e ARM Sec
                                                                Ее
                                                                        a e e e Sec e
                                         e GIC e e
                 acce e N - ec e acce e
                    e e e GIC e e
                                     a e acc
                                             f Sec e a d N - ec e acce e,
G
                                            de e a a e Sec e a d N - ec e c e
G
                             e aeS
                                      , ea
                                             e a e acce b e
                                                                Sec e acce e
                                            , ea
G
                               e e a e C
                                                    e a e acce b e b Sec e a d N - ec e acce e.
                   e eGIC e
                                     fea e
                                                  e a d
                                                         fSec eadN - ec e e
                 ca e:
G
                     G
                          0 e
                                 a e Sec e e
G
                                 a e N - ec e e
                                e , e e e GIC Sec E e
                                                                        e f CPU
                         ce
                   e face .
             E ce f a GIC 1
                            e e a
                                     a d e
                                              c de e GIC Sec
                                                             E e
                                                                          e e a
                                                                    , a
             GIC a c ec e
                                         . W
                                               e
                 b defa, a
                                 a e G
                                        0 e
                                               , a dae
                                                      a ed a c
                                                                                e IRQ
                            e
                                                                ec ed
                                                                     ce
                      e cabec f edaG 1 e , aaG
                 a CPU e face ca be c f ed
                                            a G
                                                  0 e
                                                                               e FIQ
                                                           a c ec ed ce
                       ее.
                   e
```

```
I e , a d e GIC Sec E e , a e e a d a d a ec e . T e ec de c be e effec f e a d e GIC Sec E e :

T a e 3-48

I a e 3-53.
```

3.1.1 Handling different interrupt types in a multiprocessor system

```
A GIC a d - , ee I a e 1-18.

I a ce e e a e GIC a d e :
f a e e e a e d e (SGI) e GIC N-N de
e e a (adae) e e GIC 1-N de.

See M a e 1-19 f def f e de.
```

3.1.2 Identifying the supported interrupts

TeGICac ec edef e d ffe e ID a e f e d ffe e e f e , ee I ID a e 2-24. H e e , e e e e e f e GIC e e a c b c f e ID f a e e.

ARM ec ed a e ed e ae ed e e el ID be ada a a a a e f e ID a be, beca e ed ce e be f e e a be e e ed, ad a d c e e c ec .

T c ec a de e , f a e a e ID a e ed b e GIC. S f a e ca e e GICD_ISENABLER d c e f a . If e ce e e e ARM Sec E e , Sec e f a e de e e e a a e b e N - ec e f a e . T e N - ec e f a e c e ca ee, a d e d c e ce f d f a .

GICD_ISENABLER0 de e Se -e ab e b f b :

SGI , e ID 15-0, c e d e e b [15:0]

PPI , e ID 31-16, c e d e e b [31:16].

T e e a $\frac{\text{GICD_ISENABLER}}{\text{GICD_ISENABLER1}}, \text{ de e Se -e ab e b } \text{ f} \text{ e SPI}$, a a e $\frac{\text{ID } 32}{\text{ID } 32}.$

If a e:

ed, e Se -e ab e b c e d e ID RAZ/WI ed a d e a e e ab ed, e Se -e ab e b c e d e ID RAO/WI.

Sfaedce e e aae edb:

- 1. Read eGICD_TYPER.T eGICD_TYPER.ITL eN befedde fe e bef eeddGICD_ISENABLER, ad eef e e a befSPI a be ed.
- 2. W $e GICD_CTLR$ d ab e f a d f e f e d b e CPU e face . F e f a , ee E D CP a e 4-77.
- 3. F eac e e ed GICD_ISENABLER, a GICD_ISENABLER0:

 W 0xfffffff e GICD_ISENABLER.

 Read e a e f e GICD_ISENABLER.B a ead a 1 c e d ed e ID.

```
S f a e e e GICD_ICENABLER d c e e e a a e e a e e ab ed. F eac
  e e ed GICD ICENABLER, a
                            GICD ICENABLER0, f a e:
  W e 0xfffffff e GICD ICENABLER. T d ab e a ca be d ab ed.
1.
   Read e a e f e GICD ICENABLER . B a ead a 1 c e d e
    e a e
          e ab ed.
   W e 1 a GICD_ISENABLER b c e d
                                        e a be e-e ab ed.
T e GIC e e e a e be f GICD ISENABLER a d GICD ICENABLER.
We faeac
              eed dce,
                             ca
                                  e e GICD CTLR e-e ab e f a d f
                   e CPU e face.
   f
        e D b
If e GIC
        e e
            e GIC Sec E e , f a e ca e Sec e acce e d c e a e
                                                                ed
   ID, ee T
                                            a e 3-48 f
                                                     e f
S f a e N - ec e acce e ca d c e a d c
                                       e e a a e c f eda N - e c e.
If Sec e f a e c a e e e c c f a fa e afe N - e c e f a e a d c e e d
                    cae e effec f e cae e N - ec e fae.
    ed e ,
               c
I a GIC a
          de
                     , faeca:
         e GICD IGROUPR e e, c f e e a G
```

a d GICD CTLR.E ab eG 1 b .

ef a d fG 0 a d G 1 e de e de , $e GICD_CTLR.E$ ab eG 0

3.2 General handling of interrupts

```
a a a a e ac e f eac ed e eac CPU e face. I
           a e 3-41 de c be
                         ae ac ead ae a .Te be ae fa e
a e:
     ac e
    e d
    ac e
   ac eaded.
    – Note –
             e a e e f e a d f e a GIC e e a a d e c de
E e . I d e e a f de c f a d ed e . I e
             E e . I d e e a f de c f a d ed e . I
e GIC Sec E e , e e d e ba c de f GIC e a de c bed
     e GIC Sec
         , a d e GIC Sec
                                                             a e 3-48.
    ec . F
             e f a
                       ee T
   T ba c de f e
                      ad a a e
                                      e a d
                                            f
                                                 a
                                                    e
                                                         a
                                                              e e a
     a c de e GIC V a a E e
                                 . F
                                      e f
                                            a , ee C a e 5 GIC S
W e e GIC ec
              e a e
                       e e , a
                                     a e a
                                             . Re e e a
                                                       a e d
                                                                   d e
  affec e a e f e e
           ad e e ce :
   T e GIC de e e e
                          a a e e ab ed.
2.
    F eac e d e , e GIC de e
                                e ea eed
                                          ce
                                                   ce
3.
   F eac CPU e face, eD b f ad e
                                               e d
                                       e
                                                     e
                                                           a a e a
     e face.
4.
    Eac CPU e face de e
                         e e
                                a a
                                     e
                                          e e
                                                   ce, a d f e
5.
   Те
                  ed e e e , a d e GIC e
                                            e e
                                                   ID a d da e e e
    a e.
6.
                                a E I
                                              (EOI)
                                                     e GIC.
   Afe
         ce
               e e , e ce
    edea, ee e aeaf
    T e GIC de e e e eac e
1
                                e ab ed. A
                                        e
                                              a
                                                    e ab ed a
                                                              effec
                                                                     e
    GIC.
2.
   F eac e ab ed e a
                         ed, eD b dee
                                             e e a e ed ce
                                            e d e
           ce , eD b
                         de e
                              e e
                                     e
                                                       , ba ed
              d f eac e
                          adf ad e e,
                                             e a e ed CPU e face.
4.
    If ed b
              f a d a e e e a CPU e face, e CPU e face de e
            a S
                           be a ed
                                   e ce . If e e
                                                     a ff c e
    GIC a a
              e e e
                          e ce
    We a ce a e e e e ce , ead e GICC IAR f CPU e face ac
     e e .T ead e a I e ID, a df a SGI, e ce ce ID, a e ce
                        a de.W e
                                            ead, eGIC ca e e a e f e
       e ec ec ec e
                                   ec
                                       e
       a f
        feed aefee
                             e e e e bec e ac e, f e e
        e e a ed a a , f
                      e d
                            ac eaded.
          e e, f
                 e d
                         ac e
```

```
—— Note ———
                   A e e - e e e a e e e a e e ded b e ce , beca e e e a e GIC e a a e ed e I S R (ISR) e
                     ce acce e e e a a e e a.
                   I a \qquad ce \qquad e e a \qquad, e GIC a de:
    G
                       PPI a d SGI
                                   e GIC N-N de, e e e ac
                                                         ed e e fa
                         ce a effec e a e f e e e CPU e face
    G
                             e GIC 1-N de, e e e ac ed e e fa
                       e e e e d a f e e a e a e ed ce , ee I
                          1-N
                                  a e 3-41.
                   I GIC 2, e a fae de eGICC_CTLR.Ac C b e 0, eaaee e
                   ae ed aaeG 0adG 1 e ,af :
    G
                       GICC_IAR, GICC_EOIR, a d GICC_HPPIR f G 0 e
    G
                       GICC AIAR, GICC AEOIR, a d GICC AHPPIR f G 1 e
                   ARM de eca e e e f GICC CTLR.Ac C, a d ec e d a f a e de
                     e e GICC_CTLR.Ac C e 0, ee T
                               a e 3-50.
                                       ее,
                We e ce a c e ed a d
            6.
                                                               e GIC. A
                                                     a c e
                de c bed P
                   a a e e a a d e a
                                                    (EOIR)
                       a e ea be e e deac a e e e e, GICC_DIR.
                F eac CPU e face, e GIC a c e c e e e e de f e a d e a EOIR be e
                e e e f e de f e ead f e GICC_IAR GICC_AIAR, a eac a d EOIR e efe
                                   ed e.
                  e
                      ece
                           e ac
                If, af e e EOIR e, e e
                                  ed e fS
                                                       , e CPU e face dea e e
                          e e e ce .
                   e ce
                A CPU e face e e a
                                   ec eced ce a e a ac eaded.I
                          aaeed adae ffce
                   F PPI a d SGI, eac e a f a c a e ID ba ed be ee CPU e face . T
                    ea a fa a c a e ID ac e ac e a d e d a CPU e face, e
                            a a e ID a ed a CPU e face.
                   e face.
                e f a ab
            F
                            e e ce ee:
                P
                Ι
                               a e 3-44
                T
                                                a e 3-48
                Ι
                                            a e 3-53.
3.2.1
      Priority drop and interrupt deactivation
            Weace ceeece
                                    fa e,
                                                   a
            c e e e e f
                             ca e eGIC ae:
            Priority drop P
                        d
                              e d
                                     e R
                                               a cc a a d e a EOIR, e e e
                     GICC EOIR e GICC_AEOIR. A a d e a e a UNPREDICTABLE,
                              a e ID a e ea e a 1019.
                       ed, a d
                     O
                          d, e
                                           ed ced f
                                                   e
                                                       f e e efe e ced b e
                     EOIR e e e:
                         e
                              fee-
                                           ac e e f c e e a bee
                                                                    EOIR
```

```
e I
                                        , fee
                                                                      e e a bee
                                                                                 EOIR
                                                   ac e e
                                                             f
                                        a e 3-45 f
                          See P
                                                   e f a
                                                             ab
               Interrupt deactivation
                                           eca e f e ae fa e
                                                                   , e e:
                                deac a
                                  ac eaded,
                                         d e.
                                  ac e,
                          O a GIC 1
                                                                      e GICC CTLR.EOI de e
                                     e e a , a d a GIC 2
                                                            e e a
                           0, a a d EOIR
                                        ea deac ae e e
                                                                efe e ce.
                                        GICC CTLR.EOI de 1 e a a e e
               O a GIC 2
                         e e a , e
                                                                        d ad e
               deac a
                         ea ,ad e
                                         a d
                                                 f a e
                         a a d EOIR
                                    e, ca e
                                                   d
                                                         e GIC CPU e face.
                                    e GICC_DIR, deac a e e e
                   S b e e
                                e
               T e GIC a c ec e ec f ca
                                       e e a a d EOIR
                                                           e a e de ed,
                   a a d GICC EOIR
                                   ec e
                                            d
                                                 e
                                                       ece
                                                            ac
                                                                  ed ed e
                   a a d GICC AEOIR e c e
                                             d
                                                                   ed ed G
                                                   e
                                                        ece
                                                             ac
                      e e a GICC EOIR
                                      e affec G
                                                 0 G
                                                        1 e
                                                                 de e d
                                                                          b
G
                         e a e f e GICC_CTLR. Ac C b
G
                        f e GIC
                                  e e
                                       e GIC Sec
                                                   Ее
                                                           , e e e e Sec e N - ec e.
                    – Note –
               I a GIC 2
                        e e a
                                   a c de e Sec
                                                    Ее
                   GICC_AEOIR a a a f e N - ec e c
                                                      f GICC EOIR
                   GICC AIAR a a a f e N - ec e c f GICC_IAR
                   GICC_AIAR a d GICC_AEOIR a e Sec e e e , ea
                                                             e a e acce b e
                                                                               b Sec e acce e.
                             e e e f GICC_DIR e.H e e, e effec UNPREDICTABLE f f a e
               Тее
                        de
                 GICC_DIR e:
                   GICC CTLR.EOI de
                   GICC CTLR.EOI de e 1 a d e e a
                                                                         e GICC EOIR
                                                       bee ac e
                   GICC AEOIR.
               W e
                                                   e d a, f eac CPU e face a c e
                               ca
                                  e
                                        , ARM ec
                               a ac e:
                   GICC CTLR.EOI
                                 de b
                                         e 1
                    f e GIC
                                    e GIC Sec
                                               E e , e GICC CTLR.EOI deNS b
                              e e
                                                    a e 5-161 f
               See C
                                                                e f a
3.2.2
       Interrupt controls in the GIC
               Tef
                          ec
                               de c be e e
                                                       e GIC:
                   I
                   S
                                                         a e 3-40
                   F
                                                         a e 3-40
                   G
                              SGI
                                    a e 3-40.
               Interrupt enables
                               , a
                  e ea e
                                    ce
                                                   a e GICD ISENABLER b
                   e ab e a
                                 b
                                            e a
                                                   a e GICD ICENABLER b.
                   d abe a
                                            e a
```

```
We e SGI a e e a e e ab ed, ca be e ab ed a d d ab ed b e e GICD_ISENABLER a d GICD_ICENABLER, IMPLEMENTATION DEFINED.
```

```
W e e GICD_ISENABLER a d GICD_ICENABLER c e e e D b f a d ec f c e e e D b f a d ec f c e e e a e f c a a e, f e a e bec e d .
```

Setting and clearing pending state of an interrupt

```
F e ea e
            , a ce ca:
            a e b
                    e a
   e e e d
                           a e GICD ISPENDR b
   cea e e d a e b
                     e a
                         a e GICD ICPENDR b.
Faee-e e e :
   If e ad a e a fa e a e ed e a ce
                                      e ece d
   GICD ICPENDR b e e e e e a
                                 effec
                                      eed aefee.
          e a 1 a GICD ISPENDR b e ec e d
                                          e bec e e d
   eade feaefeadae a fa e ,adea ed eade feae
    dea e f e
              a .
   e f a ab ec
                   f e e d a e fa e e - e e
                                             ee C
                   a e 4-100.
F SGI, eGIC e e ec e d GICD_ISPENDR a dGICD_ICPENDR b .A ce
ca caeeaefafae-eeaede b eeee.T ca, a SGI ade
       e GICD SGIR. I GIC 2, e e d a e f SGI ca a be d f ed d ec
GICD SPENDSGIR a d GICD CPENDSGIR b .
```

Finding the active or pending state of an interrupt

```
A ce ca f d:
    e e d a e fa e b ead e c e d GICD ISPENDR
                                                 GICD ICPENDR b
    eac e a e fa e b ead
                           e c e d GICD ISACTIVER
                                                  GICD ICACTIVER
   b .
          e e b 1 f e e e d ac e. Ifa e e d a dac e e
Tece d
c e d b 1 b e e .
We ee
          e
              GIC a e, a ce
                                a e acc
                                       f e e d a dac e a e fa
 e . F
          e f a ee P
                                  GIC
F a SGI, ec e d GICD_ISPENDR a dGICD_ICPENDR b RAO f ee a e d e
f a ea e e e a ce a a e e ce ead e GICD_ISPENDR
GICD_ICPENDR . I GIC 2, e ce a e e SGI ca a be de e ed b ead
c e d GICD_SPENDSGIR GICD_CPENDSGIR b .
```

Generating an SGI

```
A ce e e a e a SGI b a GICD_SGIR. A SGI ca a e e ce , a d e GICD_SGIR e ec fe e a e ce . T e GICD_SGIR c de a f :

e e ce a e e GICD_SGIR
e a ce e a e e a e e GICD_SGIR.

SGI f d ffe e ce e e a e e ID . T e ef e, a a e ce ca ece e SGI e a e e ID f d ffe e ce . H e e, e e d a e fa SGI a e de e de f a f e f a e d ffe e :

e ID

ce ce
```

a e ce .

- O e e a ecfc e ID cabe ace a CPU e face a a e.T ea a a CPU e face ca a e SGI e a e e ID ace a e a e e, e e f d ffe e ce a e a ed SGI e a e e ID a ce .
- O e CPU e face f e a e ce , ead e GICC_IAR f a SGI e b e e ID a d e CPU ID f e ce a e e a ed e e , e f e e . T e c b a f e ID a d ce CPU ID e de fe e e e a e ce .
- I a ce e e a , e e feac SGI e ID def ed de e de f eac a e ce , ee I P R , GICD IPRIORIT R a e 4-104. F eac CPU e face, a SGI a a c a e ID a a e e d a e face a e e a e a d be a ded e a . T e de c e CPU e face e a e e e SGI IMPLEMENTATION SPECIFIC.

3.2.3 Implications of the 1-N model

I a ce e e a , e GIC e e GIC 1-N de , de c bed M a e 1-19, a de e e a e a a e e a e ce , a , SPI . T ea a e e GIC ec e a e ac ed e f e f e a e ce c ea e e d a e f e e a e e a e ed ce . A GIC e e a e e a a e be a ded e 1-N de ac ed ed b e CPU e face, a d a a e e face e a e ID.

We eae ce ae ac edeee, ef ca cc:

A ce ead e GICC_IAR a d b a e e ID f e e be e ced.

____ Note ____

I GIC 1, e a e a e ce a e ba ed e ID, f e ce ead e GICC_IAR e e a e a e .T e e e e f a e e a e ce e e a e ce e e e, a ed e ,a c e (ISR).

A ce ead e GICC_IAR a d b a e e ID 1023, d ca a e .T e ce ca e f e e ce e GICC_EOIR.

Te e ID d cae a e a e e e d , ca beca e a e a e ce a d .

— Note —

A GIC 1 e e a e e a e ce ca a e a 1-N e ac e, e e e e e e f a c e ISR. T e ed b e a c ec e, a d e e c GIC c de e be a .

F a ce, fa e ac eaded, eGICde aa e ece e e f e e a ce eac e a ceaed.

3.2.4 Interrupt handling state machine

T e GIC a a a a e ac e f eac ed e eac CPU e face. F e 3-1 a e 3-42 a a ce f a e ac e, a d e b e a e a .

Figure 3-1 Interrupt handling state machine

```
– Note ——
                   e GICD_SGIR GICD_SPENDSGIR . Pe e a
SGI a e e e a ed
               b
e e a ed b e e e a e fa a d a e e e e
                                         a
                                                e GIC, bae a
GICD_ISPENDR .
A de c bed P
                                      a e 3-38:
     a GIC 1
              eea,
                           d
                                a a a caed
                                                     deac a
     a GIC 2
                           d ca be e a a ed f
              eea,
                                                   deac a
F e 3-1 d e
                   beeaa
                           f
                                   d ad e
                                               deac a . T
 e Ac e a e.
```

Transition A1 or A2, add pending state

```
F a SGI, cc fe e:

S f a e e a GICD_SGIR a ecfe e ce a a a e.

S f a e e a e ce e e GICD_SPENDSGIR b a c e d e e ed ce ce a d e ID
```

_____Note ______

If eGIC e e eGIC Sec E e a d e e eGICD_SGIR Sec e, e a cc f e ec c f a f e ec f ed SGI, f e a a e CPU e face, c e d eGICD_SGIR.NSATT b a e.

F a SPI PPI, cc fe e:

a e ea a e a e e e a

f a e e a GICD ISPENDR.

Transition B1 or B2, remove pending state

```
f f a e
                                           e e e a b f e
F a SGI, cc
                       e a e
                               ce
                                      e
GICD CPENDSGIR .
F a SPI PPI, cc fe e:
     e e e - e
               e e
                         e d
                                 beca e f ea e
                                                  f a
                                                            a, a d
        a dea e ed
               e d
                       beca e f e a e f a ed e-
                                                 e ed e
    a e a GICD ISPENDR, a d f a e e e c e
    GICD ICPENDR.
```

G

G

Transition C, pending to active

Transition D, pending to active and pending

F a SGI, a cc e e f ef c c a ce: If a e e e SGI a e e d cc a a a e e a e e a a ead f GICC IAR. e e d SGI e a e e IDa e f e a e ce adae eae ce . If efeSGI f C, e e a SGI f a D F a SPI PPI a cc fa ef Те е e ab ed. S f a e ead f e GICC_IAR. T ead add e ac e a e e e . I add , e f e f c d a e: Faee-e e e , e e G a e a a e ed. T ca e, beca e e e a d e dea e e e e ce e ced e e F a ed e- e ed e , e e a G cc de e d f e ead f e GICC IAR e a e e de ec f e ea e f e e O e e e ead f e GICC IAR ca e a C, b f a A2.

Transition E1 or E2, remove active state

Occ e faedacaeae b e e GICC_EOIR GICC_DIR.F e fa ee P a e 3-38. I a GIC e e a e c de e V a a E e , a cc fe a CPU e face a a e c e d ca e a bee deac a ed.

3.2.5 Special interrupt numbers

_____ Note _____

A ace c d ca ca ea e .F e a e, a e ca cc fa ce e a 1 afed a GICD_ICENABLER a c e d a e d e afe e CPU e face a a ed e e e ce a d e ce a ec ed e e ,b bef e e ce a ead f e GICC_IAR.

F e f a ab e eca e be ee S GIC a e 3-50.

3.3 Interrupt prioritization

```
de c be e
   ec
                   a e GIC a c ec e. I c de e f b ec :
    P
             a e 3-45
    P
                 a e 3-45
                 a e 3-45
                   a e 3-47.
   — Note —
I ec de c be a e e a a e ,add e c de eGIC Sec
E e .I e ,ad eGIC Sec E e ,e e d bac de fGIC e
    a . F e f a , ee I
                                                        a e 3-53.
Sfaec f e e
                           e GIC ba
                                      a
                                             a e eac e
a e a e 8-b ed b a . A GIC a
                                    f 16 a d a a f 256
                                                           ee.If e
    e e fe e a 256 e e , - de b f e fed a eRAZ/WI.T ea a
    be f e e ed f e d b IMPLEMENTATION DEFINED e a e 4-8, a Tab e 3-1
```

Table 3-1 Effect of not implementing some priority field bits

Implemented priority bits	Possible priority field values	Number of priority levels
[7:0]	0x00-0xFF (0-255), a a e	256
[7:1]	0x00-0xFE, (0-254), e e a e	128
[7:2]	0x00-0xFC (0-252), e f 4	64
[7:3]	0x00-0xF8 (0-248), e f 8	32
[7:4]	0x00-0xF0 (0-240), e f 16	16

```
I e GIC
                                                                                  a e
ade e
                a e de e d e be f e e ed e e , a Tab e 3-1 .
                                     a ef eac ed e . a e , ea
T e GICD_IPRIORITYR e e d e
                                                                     e e a
e e e a e f a a c a e a d a a f ed a e , ea e f a e ead- .F e e , f a e e e GICD_IPRIORITYR e e
                                                                        e
                                                                                 e e
          e . I IMPLEMENTATION DEFINED e e a e GICD_IPRIORITYR c a e e
 T \ de \ e \ e \ b e \ f \qquad b \qquad e \ e \ ed, \ f \ a \ eca \qquad e \ OxFF \quad a \quad ab \ e \ GICD\_IPRIORITYR 
     fed, a dead bace a e ed.
  ----- Note -----
ARM ec e d a bef e c ec e a e
     fae ea e , faef dabe e e
    f a SGI, f a e f c ec a e e
If, a a c a CPU e face, e e d e a e e a e , a d a e S e e face a e e ce , IMPLEMENTATION SPECIFIC e e face e ec
 e \hspace{.1in} e \hspace{.1in} face \hspace{.1in} a \hspace{.1in} e \hspace{.1in} e \hspace{.1in} ce \hspace{.1in} ce \hspace{.1in} , \hspace{.1in} implementation specific
                                                             e e face e ec c
 e a.
```

ac e a CPU e face, e GIC a a e - e a CPU

a e 3-45.

Wea e

e face, ee P

3.3.1 Preemption

e ac e ISR.

F e f a , ee e ARMA R M , ARM 7-A ARM 7-R .

P ea e f a e e affec e R e CPU e face,

P ea e fa e e affec e R e CPU e face a de efede e e e e e . I GIC 1 e e a , d a e e a e deac a ed, b GIC 2 e e a , d a d e deac a ca be e a a ed. F e f a ee P a e a e 3-38.

3.3.2 Priority masking

T e GICC_PMR f a CPU e face def e a e d f e a e ce . T e GIC a e d e a e, a a e f be a ed ea c a ed ce . T e GIC d e e e a e, a a e f be a ed e a c a ed ce . T e GIC d e e e d.

W 255 e GICC_PMR a a e e a e e d f e d a e. Tab e 3-1 a e 3-44 e a e e d f e d b .

3.3.3 Priority grouping

P e eBaP Re e,GICC_BPR, a a e fed, e ad e .We dee ee ,a e eae ae ae c de ed a ee a , e ad e fe b .T ea a e e ca be e e ac e a eac .T eac e a e 4-149.

TeGIC e e fed dee e e e a ed e a ffce ee a ce ac e e , a fed e ee ac e e , a f :

Faed e ee aac e e , a f :

If eeae ac e e .Ta, eae fe fed fee e e d e cabe aed a ce , e ad e fe ..

```
I eac cae, e e d e c a ed e a , a d e e a ed f a ed. F e f a , ee P a e 3-45.

T e b a f e d e GICC_BPR c e f e b e a . T 3-b f e d ec f e a f e ea f ca b f e 8-b e f e d a e e c ded f e f e d, a Tab e 3-2 .
```

Table 3-2 Priority grouping by binary point

Dinama naintaraha	Interrupt priority field [7:0]					
Binary point value	Group priority field	Subpriority field	Field with binary point			
0	[7:1]	[0]				
1	[7:2]	[1:0]	·			
2	[7:3]	[2:0]				
3	[7:4]	[3:0]				
4	[7:5]	[4:0]				
5	[7:6]	[5:0]				
6	[7]	[6:0]				
7	N ee	[7:0]				

Te ba a e ed IMPLEMENTATION DEFINED e a e 0-3.

GIC 1 e e a e GIC Sec E e a d GIC 2 e e a a e b a e e e. T ec f eba e e ed cacae de ed e e e e a G 0 e a G 1 e ,a def ed b e GICD_IGROUPR e e ,a da e a e f e GICC_CTLR.CBPR b .

Tabe 3-2 c b a e e ed f d ffee GIC e e a .

Table 3-3 Binary point register used to calculate priority grouping

OlO implementation	Condition			
GIC implementation	(Group 0 interrupt) CBPR==1a	(Group 1 interrupt) && CBPR==0		
GIC 1 Sec E e b	-	-		
GIC 2 Sec E e	GICC_BPR	GICC_ABPR		
GIC Sec E e	Sec e GICC_BPR	N - ec e GICC_BPRc		
a a a e dee e e	E e a e a d . , e GICC_ABPR a d N - ec e GICC_B			
f a G 1 e	e a eb a e e a			
a .We				

3.3.4 Interrupt generation

T e e d c de E GIC.

a e 3-64 de c be e e e a f e b e

3.4 The effect of interrupt grouping on interrupt handling

```
ec
       de c be e effec f e
                                 a d e GIC Sec E e e
                                                            ad.
                a c de e GIC Sec E e , a GIC 2
A GIC 1 e e a
                                                     e e a ,
                                                                de
            a f IRQ a d FIQ e ce
                               e e :
   T e CPU e face a a e e IRQ e ce
                                   e e f G
                                            1 e
    S f a e ca c f e e CPU e face
                                ee e IRQ FIQe ce
                                                   e e f G
    e-, afeaee, a GIC
                          e e a
                                  c f
                                       ed
                                            e
                                                     e e
                                                                  a,a
de c bed GIC
                                 a e 3-51.
Teea de f
              ec de c be a GIC a
                                 e e
                                     e
                                                , a f
    GIC
    S
                         GIC
                                                a e 3-50
    T
                                             a e 3-50
    GIC
                             a e 3-51.
```

3.4.1 GIC interrupt grouping support

```
Note
I a GIC 1 e e a , e ded a a f e GIC Sec E e .

T e GICD_IGROUPR e e c f e eac e a G 0 G 1.

I a CPU e face, a GIC 2 e e a , e GICC_*a a e e ca de de e de c f G 0 a d G 1 e e , a Tab e 3-4 .
```

Table 3-4 CPU interface control of Group 0 and Group 1 interrupts, GICv2

Function	Register, Group 0	Register, Group 1
B a a	GICC_BPR	GICC_ABPR
I e ac ed e	GICC_IAR	GICC_AIAR
EOI	GICC_EOIR	GICC_AEOIR
H e ed e	GICC_HPPIR	GICC_AHPPIR
a. See Tab e 3-3 a e 3-46 f	e f a .	

```
I a e e a a c de eGIC Sec E e , ea a e e :

ca e e e a a e f eN - ec e c f eG 0 e e ,f e a eGICC_ABPR a a a f eN - Sec e c fGICC_BPR

a e acce b e b Sec e acce e .
```

```
I a GIC 1 e e a a c de e GIC Sec E e :

T e e e e ed a a e e GICC_ABPR

T e e c f e G 1 e a e ded b e N - ec e c e f e G 0 c e e , a Tab e 3-5 .
```

Table 3-5 CPU interface Non-secure control of Group 1 interrupts

Function	Non-secure Group 1 control register		
Ва	N - ec e GICC_BPR		
I e ac ed e	N - ec e GICC_IAR		
EOI	N - ec e GICC_EOIR		
H e e d e	N - ec e GICC_HPPIR		

```
fG
I a GIC
                 a c de e GIC Sec E e , CPU e face N - ec e c
        e e a
        de ca GIC 1 a d GIC 2. T ea a, a GIC 2 e e a , Tab e 3-5
GICC * e e a
                 de eN - ec e c
                                  f G
                                         1 e
                                  , GICC_CTLR c a add
                                                        a fed, c d fed
Ιa
   e e a
               a
      e a d
             f e
                     ed e :
    Se a a e e ab e b
                                  f G
                                       0 a d G 1 e
                 c
                         e
                                                          e c
                                                              ec ed ce :
        b [0], e E ab e b a GIC a d e
                                                     , bec e
                                                              e E ab eG 0b,
                  eeG 0 e
                                  a e
                                      a ed
                                              e ce
         e E ab eG 1 b added, c e e G 1 e
                                                    a e
                                                         a ed
    TeFIQE b, ac
                        e e e e face
                                              0 e
                                                                      e IRO
                                       a G
                                                         e ce
     FIO e e e.
    T e CBPR b , a c
                       e e GICC_BPR GICC_ABPR
                                                  ed e de e
                                                                    b e
     e ee b G 1 e , ee C
                                                    G
                                                        1
                                                                    a e 3-57.
    T e Ac C b, a c e e a ead f e GICC_IAR, e Sec e GICC_IAR f e GIC
           e Sec E e , ca ac ed e a G 1 e . F e f a ee T
       e e
                                             a e 3-50.
    _____Note _____
    A de c bed T
                                                           a e 3-50, ARM
    de eca e e
                 e Ac C b
                          - 1.
    I a GIC 2
              e e a :
         e\ IRQ\ a\ d\ FIQ\ b\quad a\quad d\ ab\ e\ b\quad ,\quad a\ c\qquad \qquad e\ e\quad e\ b\quad a\quad IRQ\ a\ d\ FIQ
                                                                 a ae
        f a ded e ce , ee I
                                               GIC 2
                                                                 a e 2-27.
                                                           deac a , ee
        T e EOI de b , a c
                             e e
                                      d
                                             e a a ed f
                                                        e
                                    a e 3-38. If e GIC e e e Sec E e
         e a a e EOI deNS a d EOI deS b a e e e ed f N - ec e a d Sec e acce e . T
           de de e de c f e E d f e
                                           de f N - ec e a d Sec e e
         ad.
```

G

G

G

G

3.4.2 Special interrupt numbers when a GIC supports interrupt grouping

```
a e 3-43 de c be e e f e ID 1023
                                                   d ca e a
                                                                   . T e
f
                   be eGICac ec e e e e f eca
                                                   e a f
              ID
1020-1021
         Re e ed.
1022
         U ed
                 f e GIC
                              e
                      a e a ce
                                     e
                                         e a
                                                         ed e
                                                                  e a f
                          ed e a ead f GICC IAR
               e e ac
                                 e
                                       a G
               e
                          e d
              GICC_CTLR.Ac C e 0
                      f e e
                                 ffce f
                                           be
                                                a ed
             — Note ——
                  ID 1022 d cae a ee a G
                                            1 e
                                                    f ffce
                                           ed ed b a ead f e GICC_AIAR, a
                a ed e ce , a
                                    be ac
                       a c de e GIC Sec
                e e a
                                           E e , b a ead f e N - ec e
              GICC_IAR.
                     a GIC 1 e e a ,
                                            a Sec e f a e a ce
                   cede e N-ecefae adeee,
              a e
               e
                   aec.
1023
             a e e ed a ce
                                                      ed e, f e e
                                  e
                                       e a
                    ff c e
                             f
                                   be
                                       a ed
                                             e
                                                ce
                             , a e f 1022 a d 1023 a e
O a
                                                            ID .
```

3.4.3 The effect of interrupt grouping on interrupt acknowledgement

```
a d e
              I a GIC
                        e e a
                                                                         a e a
                                                e
                                                              e a
                                                                               e
                                 b ead
                                          e GICC IAR, ee G
                    ed e e e
                                                                                a e 3-37. T
               f eGICC IAR a a ac
                                    ed e e e
                                                        e d
                                                                                         e ead.
                                                                    f
                                                                       e
                                                                                e f
              I a GIC
                       e e a
                                         e
                                                   , ARM
                                                                              GICC CTLR.Ac C
                                                               ec
                                                                      e d e
                                a
                0, ea
                   f a GIC 2
                             e e a :
                                          ed ed b a ead f GICC IAR, a Sec e ead f GICC IAR f e
G
                                      ac
                                    c de
                                         e GIC Sec
                                                   Ее
                                            ed ed b a ead fGICC AIAR, aN - ec e ead fGICC IAR f
G
                                      ac
                             e e a
                                      c de e GIC Sec
                                                      Ее
                   f a GIC 1
                               eea:
G
                               e
                                         be ac
                                                ed ed b a ead f e Sec e GICC IAR
G
                             1 e
                                         be ac
                                                ed ed b a ead fN - ec e GICC IAR.
              I eac ca e, e ead
                                 be a ac
                                           ed e e f e
                                                                   e d
                                                                                  e CPU e face.
                             ab
                                   e e e ed f
                                                   e
                                                        a d
               a e 3-48.
              If eI e
                         Ac
                               ed e e acce d e
                                                           d
                                                                            e d
                                                    c e
                                                                   e -
              CPU e face e:
                   a ead f GICC IAR e e
                                           e -
                                                    e d
                                                                  a G
                                                                        1 e
                     e
                          a e 1022
```

```
e a e 1023.
     We eGICC CTLR.Ac C b e 0, e e e c ec e, e e G 0 e
                                                               a e a
       e aaG 1 e
     W e e GICC_CTLR.Ac C b e 1, a ead f GICC_IAR ac ed e e e e e d
            e CPU e face, e a de f e e a G 0 a G 1 e . H e e, ARM
     de eca e e f GICC CTLR.Ac C, a d ec
                                         e d
                                             a fae de ee
     GICC CTLR.Ac C e 0.
     Interrupt acknowledgement with the GIC Security Extensions
     T bec de c be e e e f ac
                                      ed
                                              ed e
      e a ce a e e e ARM ce Sec E e
                                             c ec ed a GIC CPU e face a
      c ded e GIC Sec E e . I c f a :
         G 0 e a e Sec e e
         G 1 e a e N - ec e e .
     Tebec decbe ea GICC CTLR.Ac Ce 0, eec eded cfa.
     If e e
                 e d
                       e
                           a Sec e e , e ce
                                               a e a Sec e ead f e
     GICC_IAR ac ed e .
     T ac ed ea N - ec e e, e ce ca:
         ef aN - ec e ead f e GICC IAR e e
          a GIC 2 e e a , e f a Sec e ead f e GICC AIAR e e.
         ea a, e N - ec e f a e a d a N - ec e e , e ce a e a N - ec e
      ead f e GICC IAR ac ed e a N - ec e e
     If a ead f e GICC IAR d e
                          a c e ec f e e , e GICC IAR ead d e ac
                                                                 ed e
     a e ade eae:
         1022 f a Sec e ead e e e
                                   e N - ec e
         1023 f a N - ec e ead e e e
                                           Sec e.
     See E
                               GICC IAR a e 4-136 f e f a .
GIC power on or reset configuration
        e-, afeaee, a GIC eea a
                                          e
```

a ead fGICC AIAR e e e - e d e aG 0 e e e

3.4.4

```
a e a ed G 0
   e FIO e ce e e d ab ed.
T ea aG 0 e ae aed eIRQ e e e.F e3-2 a e3-52
c f a .
```





Figure 3-2 Reset configuration of a GIC that includes the FIQ exception request

3.5 Interrupt grouping and interrupt prioritization



3.5.1 Software views of interrupt priority in a GIC that includes the Security Extensions

We a ce ead e a e fa G 1 e , e GIC e e e e Sec e e N - ec e e e f a a e, de e d e e e acce Sec e N - ec e. T ec de c be e e f e , a d e e a be ee e .

Te GIC e e a f32 a da a f256 e e . T ea e e 5-8 b f e 8-b a e f e d e GICD_IPRIORITYR e e . A f e e e e d b ca be acce ed b a Sec e acce , a d e e e d - de b f e f e d a e RAZ/WI. F e 3-3 e Sec e e f a a e f e d f a e . T e a e e d e D b e a e e Sec e e e .

	7	6	5	4	3	2	1	0	
Secure view, priority value field for any interrupt	Н	G	F	Е	D	С	b	а	

Figure 3-3 Secure view of the priority field for any interrupt


```
I
    e :
   b H-Dae eb a eGIC
                         ee,ce d
                                           32 e e
   b c-a a e e b e GIC
                         e e , a a e RAZ/WI f
                                             e e ed.
             e e b H-a
                         de e a
    e GIC
                                     256
                                             e e
   ARM ec e d a, f a G
                        1 e , b [7] e 1.
                ee a a efe dace deN-ece efe
eGIC afe ee fSeceacce e.F
AN - ec e acce ca
F N - ec e acce e, e GIC
                                           f Sec e acce e . F e 3-4
a e 3-54 e N - ec e e fa a e f e d f a G 1 e .
```

Figure 3-4 Non-secure view of the priority field for a Group 1 interrupt

```
Ι
     e :
    b G-Dae eb a eGIC
                             ee,ce d
    b c-aae eb
               e GIC
                            e e , a a e RAZ/WI f
                                                  e e ed
           e e b G-a
                            de e a
                                         128
                                                 e e
    b [0] RAZ/WI.
TeN - ec e e fa a ed e
                                      e a e
                                               ed e D b . Ta
                                                                  e a e
f aN - ec e e a
                      f e d, bef e
                                     e a e:
     e a e - fed b
                      e b
    b [7] f e a e e 1.
T
           ea
               e
                      a ef eG 1 e
                                            e
                                                 af f e
                                                           be a e a e,
                             af f e
                                       a e.
 ea
      e e
                      e b
A Sec e ead f e
                                                 e D b . F e 3-5
                  a efa e e
                                     e a e ed
                 a efedf aG 1 e
Sec e e f e
                                                   a efedebaN - ec e
                                   a a ad
                 a e b [7] == 1 e b a Sec e acce :
acce, a ada
                                                       7 6 5 4 3 2 1 0
                               Secure read,
                               priority value field for Group 1 interrupt, 1 | G | F
                                                             lelo
                                                                   b
                               with value set by a Non-secure write
```

Figure 3-5 Secure read of the priority field for a Group 1 interrupt

```
a efedf aG 1 e ca eb [7] 0, b ee R
A Sec e e
                   a e 3-56. If a Sec e e e b [7] 0:
    A\ N - ec e ead e e a e 0bGFEDcba0.
    AN -ec e eca c a e e a e f efed, b a a e a a b [7] e 1 e
    D b e f e f e d.
   — Note —
         fN - ec e acce e a e e P a e f e d e GICD IPRIORITYR:
    f eP
            f e d
                  e GICC PMR daae
                                       b [7] == 0, e efed RAZ/WI N - ec e
    acce e
    f e P
                   e GICC_RPR
             f e d
                              d a a e b [7] = 0, e e f e d RAZ N - ec e
    ead .
   e 3-6
         a e 3-55
                     e e a
                              be ee e e f e P
                                                    a efed.
```




a If the priority value was set by a Non-secure write, bit [7] is set to 1 in the Distributor, and a Secure read sees this value. A Secure write to the field can set this bit to 0, see text for how this affects Non-secure accesses to the field.

The priority field for a Group 0 interrupt is RAZ/WI to Non-secure accesses.

Figure 3-6 Relationship between Secure and Non-secure views of interrupt priority fields





- a All priority values are even (bit [0] == 0) in the view from Non-secure accesses.
- b Ranges recommended by ARM. See text for more information, including about cases where these ranges might not be appropriate.

Figure 3-7 Software views of the priorities of Group 1 and Group 0 interrupts

Table 3-6 Effect of not implementing some priority field bits, with GIC Security Extensions

Implemented priority bits, as seen in Secure view	Possible priority field values, for a Group 1 interrupt					
	Secure view	Non-secure view				
[7:0]	0xFF-0x00 (255-0), a a e	0xFE-0x00 (254-0), e e a e				
[7:1]	0xFE-0x00 (254-0), e e a e	0xFC-0x00 (252-0), e f 4				
[7:2]	0xFC-0x00 (252-0), e f 4	0xF8-0x00 (248-0), e f 8				
[7:3]	0xF8-0x00 (248-0), e f 8	0xF0-0x00 (240-0), e f 16				

```
T def e e e a f a e e e f a e e e a e e a f
GIC a c e c e f c a e ded e a d e f e e e GIC
                                     e e e GIC Sec E e
             e e a f aea a ae
                                      ee eG OadG
Hee, a e
e . See P
                       GIC S
                            E
                                      a e 3-60 f
                                             e fa.
   e f a ab
                 - e a ed e e acce e c a c a ed
                                            e GIC Sec
                                                    Ее
ee e e d c de I
                           GIC
                                              a e 3-58.
```

Recommendations for managing priority values

```
ARM
        ec e d a:
   f aG 0 e , f aeeb [7] f e a efed 0
   f
       a Sec e e e e fa G 1 e , fa e e b [7] fe a efed
    1.
T e e a a G 0 e
                   a e e
                              a e, a d e ef e e, a a G 1
 e . H e e , a e a GICS E
                  a e e e e
                              a ca be e c e e, ee P
                         a e 3-60.
   — Note —
   Web eGICadececed ce cdeeSec Ee ,G 0 e ae
   Sec e e , a d G 1 e
                         a e N - ec e e
   S f a e
              a e a a a e e f e GIC Sec E e , a d e ef e
          a Sec e N - ec e acce e GIC e e . H e e, f a e e ed
    e , f a e ca e OxFF e c e d GICD\_IPRIORITYR a e f e d, a d e
   ead bac e a e ed efed dee e e
                                   ed e
                                         a e. ARM ec e d
    a, bef e c ec
                     a e
                            a :
               e
      fae ea e
                   , faef dabe e e
      f a SGI, f a e f c ec a e e ac e.
```

G

G

3.5.2 Control of preemption by Group 1 interrupts

G

G

```
See P
           a e 3-45 a d P
                                a e 3-45 f e f a ab
We a GIC e e a
                                , eGICC_BPR a a ed dee e e a
                       e
                      ce , f
                               b e ee . B defa , e GICC ABPR
             a ed
                         a ed f
dee e e e a G 1 e
                               be ee
                                        .H e e, e GICC CTLR.CBPR
e 1, GICC BPR
            ed f de e
                            b e ee
                                   f b G 0adG 1 e
```

Effect of the GIC Security Extensions on control of preemption by Group 1 interrupts

```
If e GIC
          e e a
                  c de e Sec
                               Ее
     e CBPR b
                 e e ed
                             e Sec e c f GICC CTLR.
        e Sec e c
                  f GICC_BPR a :
                       e eeG
        a a
              ed de e
                                   0 e
                                           a e
                                                a ed
                                     ed de e
          e GICC CTLR.CBPR e 1, a
                                               e eeG
                                                          0 e
                                                                  a e
                                                                       a ed
    GICC ABPR a a a f e N - ec e c
                                     fGICC CTLR
    GICC ABPR a Sec e e e, acce b e
                                     b Sec e f a e acce e.
```

3.5.3 The effect of interrupt grouping on priority grouping

```
Wea
                  e GICC ABPR, e effec e b a
                                              a e
                                                    e e
                                                                      e
                .T ea a fae
e e, a Tab e 3-7
                                    a a e e f e effec f e
                                                                      a d
 e GIC Sec E e
                                               eade f e e
                   ee eae
                                        ec a
                                                                       a
            Sec e N - ec e a e.
   — Note –
    I GIC 2, e effec e b a
                           a e ad
                                    e a
                                        cc
                                               GIC
                                                     e e a
                                                              a d
                                                                     c de
     e Sec
            Ее
                    e a e
                                             eD b, eae be a
               a a
                                    a e e d
                             e
    N - ec e ead f e
                                  d a N - ec e e
                                                     . See F e 3-6
                                                                   a e 3-55
                         a ec e
    a d F e 3-7
                a e 3-55.
Те
         b a
                  a e
                          ed f
                               e GICC ABPR e e :
    IMPLEMENTATION DEFINED
       e a e 1-4
                                                f e GICC BPR e e.
     e eae a e
                        a e
                                ed f
                                      e Sec e c
Tab e 3-7
                              f G
                                     1 e
                                              e GICC CTLR.CBPR==0.
            e e a
```

Table 3-7 Priority grouping for Group 1 interrupts when GICC_CTLR.CBPR==0

CICC APPR value	Interrupt priority field [7:0]				
GICC_ABPR value	Group priority field	Subpriority field	Field with binary point ^a		
0р	-	-			
1	[7:1]°	[0]	HGFEDcb.		
2	[7:2]°	[1:0]	HGFEDc.		
3	[7:3]°	[2:0]	HGFED.		
4	[7:4]°	[3:0]	HGFE.		
5	[7:5]°	[4:0]	HGF.		

Table 3-7 Priority grouping for Group 1 interrupts when GICC_CTLR.CBPR==0 (continued)

CICC APPR value	In	d [7:0]	
GICC_ABPR value	Group priority field	Subpriority field	Field with binary pointa
6	[7:6]°	[5:0]	HG.
7	[7]°	[6:0]	Н.
a. G abe ab. N ed.c. If a N - ec e	a F e	e 3-6 a e 3-55. If a N - ec e e	e b [7] 1.
0 e , e	be a a d	e c bed P	a e 3-45.
C eea acc	de e Sec E e	, e GICC_CTLR	.CBPR == 1:
AN - ec e ead f e GIO a a ed 0b111.	CC_BPR e e a o	e f e Sec e GICC_	BPR, ce e ed b 1, a d
N - ec e e GICC_	BPR a e ed		
e GICC ABPR e e	ed da .		

3.5.4 Interrupt generation when the GIC supports interrupt grouping

TeedcdeEa e 3-64 de c be e e e a f e b e GIC e e GIC e

3.6 Additional features of the GIC Security Extensions

a e 3-48 a d *I* a e 3-53 de c be a fea e f e GIC Sec E e , e ec a f a GIC 1 ed a a f e GIC Sec E e . T ec e e a , e e e de c be e e fea e f e GIC Sec E e S f a e ca de ec f e GIC Sec E e b ead e GICD_TYPER.Sec E b , ee I C T R , GICD T PER a e 4-88. ------ Note -I ec e faGIC a e e eGIC Sec E e c ec ed a ce a e e e ARM Sec E e , G 0 e a e Sec e e , a d G 1 e a e N - ec e e . See S E a e 1-16 f e f a . I add : f e e de de e de c f Sec e a d N - ec e e , ee ET e ba GIC S a e 4-80. TeN - ec ec f e GICC BPR a a ed a e GICC ABPR. T a Sec e e e, ea acce beb Sec eacce e.

3.6.1 Access from processors not implementing the ARM Security Extensions

Wecec a ce a d e e ARM Sec E e a GIC a e e eGIC E e , ca a ce acce e GIC a e a e d a e e Sec e N - ec e: a Sec e acce e: Te ce cac a a ec f e GIC, a d e ef e ca a e c f a c a e a G affec Sec e f a e e ce I a GIC 2 e e a , e ce e Sec e acce e a a ed e e , c a e G GICC AIAR, ce G 1 e Beca e GIC 1 e e a d c de e a a ed e e , f e e e a G e ce a e e e de eca ed GICC_CTLR.Ac C b e ab e be ce ed e a da d CPU e face e e . G 1 e F a ce a N - ec e acce e: Te ce ca c G O e .F e GIC be G e e a c de a ea e ce a ca a e Sec e acce e. e a Sec e ce e f Sec e acce e be a f fa N - ec e ce .T a e de b e f e GIC e e de a e d f e Sec e ce -ba edc e fe e a be eN - ec e ce . acce G 0 e , a GIC 2 e e a ca T e aN - ec e ce c G 0 e , a GIC 2 e e a ca e e e GICD_NSACR e e . A e e a f e e e e e a Sec e G ce e e e fN - ec e acce e f a a c a ce c f e e a f e G 0 SGI a d SPI. e e a cac f e e GICD IGROUPR e e a e a e G e f a 1 e e . ee GICD IGRO PRO a e 4-92 f

3.6.2 The effect of the GIC Security Extensions on priority masking

T ec de c be e GIC Sec E e c a e e f a e P a e 3-45.

3.6.3 Priority management and the GIC Security Extensions

A e a e e e GIC Sec E e ca e e f c e e f a a e :

Non-cooperative A Sec e e a e e a a N - ec e e , a d ca a a ee a N - ec e e .

Sec e f a e f a e e e a ce a e e e ARM Sec E e , a ca a e Sec e acce e e GIC, a d be ab e a e N - ec e acce e . N - ec e f a e ca a e N - ec e acce e .

Wee SecefaeaaeeeefaN-eceee, a eeb [7] feaefedel, a eefah-eceeeaffeeeedae.

Hee, ae a eefaN-ecee aaeeeaffeeeedae.

Hee, ae ae aeas GIf N-ecefaeaaeaceaeecee

Sec e f a e ca a e e f a Sec e e a a e e e a f f e e e ed a e, a a e a e N - e c e e .

____ Note _____

Se e fa Sec e e e e a f f e a e de a f e ce. Sec e f a e c de e b fa ac f d bef e e a Sec e e a a e e a e b e N - ec e f a e.

TeGICac ec ed e e a ce e e e a ece ef a a e .

3.7 Pseudocode details of interrupt handling and prioritization

```
Tef
             ec
                        de e d c de de c
                                                                                      a d
 e GIC Sec
              Ее
                        , a d de c be e acce e
                                                  e e
            e GIC Sec
                         E e
   e e
     G
     E
                                      a e 3-64
     T
                   GIC S
                               E
                                                                             a e 3-66.
```

3.7.1 General helper functions and definitions

```
Tef
               e d c de
                              de e e f c
                                                 a d def
                                                                                  e GIC e d c de:
// Helper functions
// =========
SignalFIQ(boolean next_fig, integer cpu_id) // Signals an interrupt on the FIQ input to the
                                            // processor, according to the value of next_fig.
Signal IRQ(bool ean next_irq, integer cpu_id) // Signals an interrupt on the IRQ input to the
                                            // processor, according to the value of next_irg.
boolean IsGrpOInt(integer InterruptID, cpu_id)
                                            // Returns TRUE if the field in the GICD_IGROUPRn
                                            // register associated with the argument InterruptID
                                            // is set to 0, indicating that the interrupt is
                                            // configured as a Group O interrupt.
boolean IsEnabled(integer InterruptID, cpu_id)
                                            // Returns TRUE if the interrupt specified by the
                                            // argument InterruptID is enabled in the associated
                                            // GICD_ISENABLERn or GICD_ICENABLERn register.
bits(3) SGI CpulD(integer InterruptID, cpu id)
                                            // Returns the ID of a source CPU for a pending interrupt
                                            // with the given interruptID targeting the current
                                            // CPU. If there are multiple source CPUs, the one
                                            // chosen is IMPLEMENTATION SPECIFIC.
bits(8) ReadGICD_ITARGETSR(integer InterruptID, cpu_id)
                                            // Returns an 8-bit field specifying which CPUs should
                                            // receive the interrupt specified by argument InterruptID
boolean AnyActiveInterrupts(integer cpu_id) // Returns TRUE if any interrupts are active on this
                                            // processor.
bits(8) ReadGICD_IPRIORITYR(integer InterruptID, cpu_id)
                                            // Returns the 8-bit priority field from the
                                            // GICD_IPRIORITYR associated with the argument InterruptID.
WriteGICD_IPRIORITYR(integer InterruptID, cpu_id, bits(8) Value)
                                            // Updates the priority field in the GICD_IPRIORITYR
                                            // associated with the argument InterruptID with the 8-bit
IgnoreWriteRequest()
                                           \ensuremath{//} Ignore the register write request (no operation).
AcknowledgeInterrupt(integer InterruptID, cpu_id)
                                            // Set the active state and attempt to clear the pending
                                            // state for the interrupt associated with the argument
                                            // InterruptID
// Global variables
// ========
integer cpu id
                                  // An identifier for a specific CPU Interface. The value of this
```

```
// variable has implicit effects on which CPU interface register.
                                   // CPU interface signal or banked version of a Distributor
                                  // register is accessed.
bool ean NS_access
                                   // current GIC access state:
                                   // TRUE: Non-secure
                                       FALSE: Secure.
// NOTE: Architected registers are considered global variables identified
         by their architecture mnemonic, and as such are not declared here.
// global constants
// ========
           MI NI MUM_BI NARY_POI NT
                                  // A minimum binary point value of 0, 1, 2 or 3,
integer
                                   // this is an IMPLEMENTATION DEFINED value.
                                   // NOTE: min. value is the SECURE value where supported
                                   // IMPLEMENTATION DEFINED boolean that determines whether the
bool ean
           I GNORE_GROUP_ENABLE
                                   // highest priority pending interrupt is masked by the distributor
                                   // enable BEFORE or AFTER prioritisation:
                                   //
                                   //
                                        BEFORE prioritisation
                                                                     Value = FALSE
                                       AFTER prioritisation
                                                                     Value = TRUE
                                   // IMPLEMENTATION DEFINED boolean that determines whether a read
bool ean
           GI CC_MASK_HPPI R
                                   // of GICC_HPPIR returns a spurious interrupt for pending
                                   // interrupts disabled by GLCC_CTLR. EnableGrp{0, 1}} == '0'
bi ts(8)
           P_MASK
                                   // IMPLEMENTATION DEFINED mask of valid priority bits:
                                   // Consists of an 8-bit field where the top N bits are set to 1,
                                  // where N is the number of priority bits implemented.
                                   // For systems without the Security Extensions, supported
                                   // values are 0xF0, 0xF8, 0xFC, 0xFE and 0xFF.
                                  // For systems with the Security Extensions, supported // values are 0xF8, 0xFC, 0xFE and 0xFF.
// Pri ori tyl sHi gher()
// ========
bool ean Pri ori tyl sHi gher (bi ts(8) pr1, bi ts(8) pr2)
    return UInt(pr1) < UInt(pr2);</pre>
                                         // Lower number represents higher priority.
// GIC PriorityMask()
// =========
// NOTE: where the Security Extensions are not supported, NS_mask = '0'
bits(8) GIC_PriorityMask(integer n, bit NS_mask) // Calculate the Binary Point (group) mask.
    assert n \ge 0 \& n <= 7;
                                                  // Range check for the priority mask.
    if NS mask == '1' then
                                                  // Mask generation for a secure GIC access.
        n = n - 1:
                                              // CHECK:
    if n < MINIMUM_BINARY_POINT then
                                             // Saturate n on the minimum value supported; range 0-3
        n = MINIMUM_BINARY_POINT;
                                             // NOTE: min. value is the SECURE value where supported
    mask = '11111111100000000' < 14-n: 7-n>;
                                             // Generate the 8-bit group priority mask.
    return mask;
// boolean IsPending()
// ========
//
// Returns TRUE if the interrupt specified by argument interruptID
// is pending for the CPU specified by argument cpulD
//
```

```
boolean IsPending(integer interruptID, integer cpuID)
    pending = FALSE;
    target_cpus = ReadGICD_ITARGETSR(interruptID);
    if PEND && !ACTIVE(interruptID) && target_cpus<cpuID> == '1' then
       pending = TRUE;
    return pending;
// Hi ghestPri ori tyPendi ngI nterrupt()
// ==============
// Returns the ID of the highest priority interrupt that is pending and enabled.
// Otherwise, returns 1023 (i.e. a spurious interrupt)
// In implementations where interrupts are masked by the distributor group enable bits AFTER
// prioritisation (i.e. IGNORE_GROUP_ENABLE is TRUE), this function may return the ID of a pending
// interrupt in a disabled group even though there is a (lower priority) pending interrupt that is
// fully enabled (i.e. enabled in GICD_IENABLER and the appropriate group enable bit is '1' in
// GICD_CTLR). This is a helper function only and does not explain the full efect of GICC_HPPIR.
// The value returned by a read of GICC HPPIR is explained in the pseudocode provided with the
// register description.
bits(10) HighestPriorityPendingInterrupt(integer cpu_id)
   num_interrupts = 32 * (UInt(GICD_TYPER<4:0>) + 1); // Work out how many interrupts are supported
   hppi = 1023;
                                                       // Set initial ID to be no intterupt pending
    for intID = 0 to num_interrupts - 1
       group_enabled = ( IsGrpOint(intID) && (GICD_CTLR. EnableGrpO == '1')) ||
                        (!IsGrpOInt(intID) && (GICD_CTLR.EnableGrp1 == '1'));
       if IsPending(intID, cpu_id) && IsEnabled(intID) then
           if group_enabled || IGNORE_GROUP_ENABLE then
               if PriorityIsHigher(ReadGICD_IPRIORITYR(intID), ReadGICD_IPRIORITYR(hppi)) then
                   hppi = intID;
    return(hppi);
```

3.7.2 Exception generation pseudocode

```
, a d e GIC Sec
                             Ее
                                                                            f ca
                                      , a e e e ce
                                                          e e a
                                                                     de
ca ed:
                                                                             b a GIC
E
                                                  de c be e ce
                                                                    e e a
                                         , a d
                                                    c de e Sec
                                                                    E e
   e e a
                           e
                                                                     a e 3-65 de c be
E
                              de f a GIC
     f ed e ce
                   e e a
                                             e e a
                                                         a d e
                                                                            e
```

Exception generation pseudocode, with interrupt grouping

```
e d c de de c be
                                                 a e e e a ed b a CPU e face
                                       e ce
                                                                                          e e
                                                                                                  e GIC
Sec
        Ее
// GenerateExceptions()
// ========
//
GIC_GenerateExceptions(
    boolean systemFIQ,
    boolean systemIRQ)
    while TRUE do
                                               // Loop continuously.
        cpu_count = UInt(GICD_TYPER<7:5>) + 1; // Determine the number of CPU interfaces.
        for cpu_i d = 0 to cpu_count - 1
                                               // Loop though CPU interfaces. The iterations of
                                               // this loop are permitted to occur in parallel.
            (next_int, next_grp0) = UpdateExceptionState(cpu_id); // Returns pending interrupts, masked
                                               // by distributor enables but not cpu i/f enables
            irg wake = FALSE:
                                               // IRQ wake up signal to power management, if required
            fiq_wake = FALSE;
                                               // FIQ wake up signal to power management, if required
            cpu_i rq = FALSE;
                                               // IRQ signal to CPU
            cpu_fi q = FALSE;
                                               // FIQ signal to CPU
            if (next_int) then
                if (next_grp0 && GICC_CTLR[cpu_id].FIQEn == '1') then
                    fiq_wake = TRUE;
                    if (GICC_CTLR[cpu_id]. EnableGrp0 == '1') then
                        cpu_fi q = TRUE;
               el se
                    irg wake = TRUE;
                    if ( next_grp0 && GICC_CTLR[cpu_id]. EnableGrp0 == '1' ||
                        !next_grp0 && GICC_CTLR[cpu_i d]. EnableGrp1 == '1')
                    then
                        cpu_i rq = TRUE;
// Optional bypass logic
//
            if GICC_CTLR[cpu_id]. EnableGrp0 == '0' || GICC_CTLR[cpu_id].FIQEn == '0'
               if GICC_CTLR[cpu_id].FIQBypDisGrp0 == '0' ||
                   (GICC_CTLR[cpu_id].FIQBypDisGrp1 == '0' && GICC_CTLR[cpu_id].FIQEn == '0')
                then
                    cpu_fiq = systemFIQ;
                                                                // Set FIQ to bypass
            if GICC_CTLR[cpu_id]. EnableGrp1 == '0' &&
               (GICC_CTLR[cpu_id]. EnableGrp0 == '0' || GICC_CTLR[cpu_id]. FIQEn == '1')
            then
                if GICC_CTLR[cpu_id].IRQBypDisGrp1 == '0' ||
                   (GICC_CTLR[cpu_id].IRQBypDisGrp0 == '0' && GICC_CTLR[cpu_id].FIQEn == '1')
                then
                                                                // Set IRQ to bypass
                    cpu_i rq = systemIRQ;
```

```
//
// End, optional bypass logic
            Signal FIQ(cpu_fiq, cpu_id);
                                                                  // Update driven status of FIQ.
            Signal IRQ(cpu_irq, cpu_id);
                                                                  // Update driven status of IRQ.
// UpdateExceptionState()
// ========
//
(bool ean, bool ean) UpdateExceptionState(integer cpu_id)
    sbp = UInt(GICC_BPR[cpu_i d]<2:0>);
                                                            // Secure version of this register.
    nsbp = UInt(GICC_ABPR[cpu_id]<2:0>);
    next_int = FALSE;
   next\_grp0 = FALSE;
   intID = HighestPriorityPendingInterrupt(cpu_id);
                                                            // Establish the ID of the highest pending
                                                            // interrupt on the this CPU interface.
    if PriorityIsHigher(ReadGICD_IPRIORITYR(intID), GICC_PMR[cpu_id]<7:0>) &&
      IsPending(intID, cpu_id)
    then
        smsk = GIC_PriorityMask(sbp, '0');
        if GICC_CTLR[cpu_id]. CBPR == '1' then
            nsmsk = smsk;
        el se
            nsmsk = GIC_Pri ori tyMask(nsbp, '1');
        if IsGrpOInt(intID) &&
                                                          // Highest pending interrupt is secure
           (GICD_CTLR. EnableGrp0 == '1')
                                                            // and secure interrupts are enabled
            if !AnyActiveInterrupts() ||
               Pri ori tyl sHi gher (ReadGI CD_I PRI ORI TYR (i ntl D), GI CC_RPR[cpu_i d] <7: 0> AND smsk)
            then
                next_int = TRUE;
                next_grp0 = TRUE;
        el se
            if (!IsGrpOInt(intID)) &&
                                                          // Highest pending interrupt is non-secure
               (GICD CTLR. EnableGrp1 == '1')
                                                            // and non-secure interrupts are enabled
                if !AnyActiveInterrupts() ||
                   Pri ori tyl sHi gher(ReadGI CD_I PRI ORI TYR(i ntl D), GI CC_RPR[cpu_i d]<7: 0> AND nsmsk)
                    next_i nt = TRUE;
                    next_grp0 = FALSE;
    return(next_int, next_grp0);
```

Exception generation pseudocode, when interrupt grouping is not supported


```
Tef
              e d c de de c be
                                              a e e e a ed b a GIC a d e
                                    e ce
                                                                                        e
       . T
                                  a GIC 1
                                                                                      E e
              ea
                   a e
                                              e e a
                                                          a d e
                                                                     c de e Sec
// GenerateExceptions()
// ========
//
GIC_GenerateExceptions()
    while TRUE do
                                                 // Loop continuously.
                                                // Determine the number of CPU interfaces.
       cpu_count = UInt(GICD_TYPER<7:5>) + 1;
       for cpu_id = 0 to cpu_count - 1
                                                 // Loop though CPU interfaces. The iterations of
                                                 // this loop are permitted to occur in parallel.
           next_i rq = UpdateExcepti onState(cpu_i d);
```

```
Signal IRQ(next_irq, cpu_id);
                                                    // Update driven status of IRQ.
// UpdateExceptionState()
// ========
//
bool ean UpdateExceptionState(integer cpu_id)
    next_i rq = FALSE;
   intlD = HighestPriorityPendingInterrupt(cpu_id); // Establish the ID of the highest pending
                                                       // interrupt on the this CPU interface.
    if PriorityIsHigher(ReadGICD_IPRIORITYR(intID), GICC_PMR[cpu_id]<7:0>) &&
       IsPending(intID, cpu_id)
    then
        if GICD_CTLR. Enable == '1' && GICC_CTLR. Enable == '1' then
            mask = GIC_Pri ori tyMask(GICC_BPR[cpu_i d]<2:0>, '0');
            if !AnyActiveInterrupts() ||
               Pri ori tyl sHi gher (ReadGI CD_I PRI ORI TYR (i ntl D), GI CC_RPR[cpu_i d]<7:0> AND mask)
            then
                next_i rq = TRUE;
    return(next_i rq);
```

3.7.3 The effect of the GIC Security Extensions on accesses to prioritization registers

```
E e
T e GIC Sec
                      ca e e f e be a
                                             facce e
                                                                    e e See e
 edcdef c
            P
                  R
                         , GICD IPRIORIT R
                                              a e 4-104
            P
                      R
    Ι
                  M
                            , GICC PMR
                                          a e 4-131
                    , GICC BPR
    R
                                a e 4-133
              R
                            , GICC IAR
                      R
                                         a e 4-135
            A
    R
                       , GICC RPR
                                     a e 4-142
                 R
    H
                 P
                               R
                                     , GICC HPPIR
                                                    a e 4-143.
See N -
                                G
                                                        a e 4-81 f
                                                                     e f a .
```

3.8 The effect of the Virtualization Extensions on interrupt handling



3.9 Example GIC usage models

```
a e e e ARM 7-A ARM 7-Rac ec e f e
      ce
                                                             e e e
  a, nIRQ a d nFIQ, eac a a c a ed e ce a d ce
          a IRQ e e e e a e a IRQ e ce
                                    .B defa ,
                                                  a e
                                                       IRQ
                                                            de, a d a
          a be e IRQ e ce
    e ce
    A e
          a FIQ e e e e a e a FIQ e ce . B defa ,
                                                       FIO
                                                            de, a d a
                                                                       e
                                                  a e
          a b FIQ a d IRQ e ce
    e ce
              de\ c\ be\ d\ ffe\ e\ GIC\ a\ e\ de\ ,\ a\ ee\ ec\ f\ c\ e\ e\ e\ e\ e\ :
         ec
        IRQ FIQ N -
                                   S
                                        S
    S
           IRO
                 FIO
                                              E
                                                  a e 3-70.
    S
           IRO
                 FIO
                                                 a e 3-71.
A fee ae deea e e ead ae
                                                 F e 3-8,
                                                           a GIC a
                                   e e a
  0 a d G
           1 e
```




Figure 3-8 Generic GIC usage model

3.9.1 Using IRQs and FIQs to provide Non-secure and Secure interrupts

```
e GIC Sec E e , c ec ed a ce
      a e 3-69
                a e
                     a
                          e e
                          . T
 e e e ARM ce
                Sec
                     Ее
                                  e e a :
    e G 0 e
                a Sec e e , a ed a FIQ
                a N - ec e e , a ed a IRQ.
          e ce , FIQ e aeee ed N - ec e f a e, a d IRQ e
   ea a,
e e ed Sec e f a e.
```




Figure 3-9 Using the GIC to route Secure and Non-secure interrupts

```
TeefG 0adG 1e a Secee a FIQ, adN-ecee a IRQ, eeece:

eFIQ beae SeceM de

eeN-ecefaef a FIQ

e eaIRQ aeaed eee ea Seceae.
```

Controlling Secure and Non-secure interrupts independently

```
F e 3-9 f f
             T e e
                                        e e e a ec
                                                     e
                                                        e e a N - ec e e a
                      Sec e ea . Sec e f aeaef c
                                                        f FIQ b
               e fe e
                                                                      e e Sec e f a e
                          eN - ec e f a e
             O a GIC e e , a e
                                               0, a
                                 a e a
                                       ed G
                                                        e Sec e e
                                                                     . Sec e f a e
                ce
                         e GICD_IGROUPR e e
                                                 d ca e c e
                                                                a e G
                                                                       1, N - ec e
                  e e Sec e GICC CTLR.FIQE b 1 c f e e CPU e face
                                                                     eFIOf G 0 e
                                      adG 1 e
                     e ab e G
                              0 e
                                                     , de e de ,
                                                                   e D b
G
                      GICD CTLR.E ab eG 0 e ab e G
G
                      GICD CTLR.E ab eG 1 e ab e G
                                                   , de e de , e CPU e face:
                     e ab e G
                              0 e
                                      a dG 1 e
G
                      GICC CTLR.E ab eG 0 e ab e G
                                                 0 e
G
                      GICC_CTLR.E ab eG 1 e ab e G
                                                 1 e
```

3.9.2 Supporting IRQs and FIQs when not using the processor Security Extensions

```
F e 3-10
            a e
                                d e
                     c e ce
                                         ee,
                                                       , eP ce
                                                                Sec
      . T
            e ca
                                      ded b e GICD IGROUPR e e
                  e e e
IRQ a dFIQ, ba ed
          FIO
                     G
    a
                 e
          IRQ
                 e
                     G
                          1.
          e a GIC 1
                        e e a
                                 a c de e GIC Sec
                                                    E e , a GIC 2
  e e a
```





Figure 3-10 Using interrupt grouping to route IRQs and FIQs

```
O a GIC e e , f a GIC
                                                                                     ed G
                                     e e a
                                                                              a e a
               Teefe, e cfa, faeeec
                                                          e
                                                              ce
                         e GICD IGROUPR e e
                                                        IRQ
                                                                     G
                                                                         1.
                                                             e
                                                   a
                        — Note –
                   F GIC 2
                                                                      , eGICD IGROUPR ee a e
                                                 c de e Sec
                                                              Ее
                              e e a
                                         a d
                                                        R
                                                              , GICD IGRO PR
                   a e IMPLEMENTATION DEFINED, ee I
                                                   G
                   Se GICC CTLR.FIQE 1, a
                                                G
                                                     0 e
                                                               FIO.
                   Se GICC CTLR.Ac C
                                       0, a b FIQ a d IRQ e a e ac
                                                                           ed edf
                                                                                         e add e
                     ace,
G
                         e GICC IAR ac
                                           ed e a G
G
                         e GICC AIAR ac
                                            ed e a G
                                                     1 e
G
                         e GICC EOIR
                                        d ca e c
                                                 e
                                                     f a G
                                                             0 e
G
                         e GICC AEOIR
                                         d ca e c
                                                  e
                                                     f a G
                                                            1 e
                   H e e, GICC AIAR a d GICC AEOIR a e
                                                        e e ed
                                                                    a GIC 2 e e a . A
                              a GIC 1
                                        e e a
                                                     a e e e de eca ed de f e a
                     e a
                   GICC CTLR.Ac C e
                                      1.
                   C \quad f \quad e \quad e \quad e \quad ed \ b \quad a
                                                     de, bee:
G
                             GICC CTLR.CBPR 0,
                                                   a G 0 e GICC_BPR, a d G 1 e GICC_ABPR
```

G e GICC_CTLR.CBPR 1, a G 0 a d G 1 e a c b a e e , GICC BPR.

3.9.3 Supporting IRQs and FIQs in a virtualized processor environment

```
F e 3-11
                    a e 3-72
                                                   aa,
                                                           e e ec
                                                                   f e ac
                            a e
                                            ce
            f a e a ac e . T e ba f e ce
                                            a e de :
               Sec e f a e a
G
                   Sec e e G 0,
                                    a ed
                                           e
                                             ce
                                                a FIQ
G
                   N - ec e e G
                                   1, a ed
                                             e ce
                                                    a IRQ.
               T e a e de de c bed
                                       IRQ
                                             FIQ
                                                      N -
                                                               S
                a e 3-68.
               A e :
G
                   I e e a
                                        fea e f eV a
```



VFIQ is Virtual FIQ, VIRQ is Virtual IRQ

Figure 3-11 Using the GIC in a virtualized system

```
We eGIC a a IRQ e ce , e e
                                   ed H
                                          de. T e e
                                                    de e
 e e e e f e f, f a G e OS. If f a G e OS de e e:
     c G e OS a de e e
    e e a G e OS a c f ed e e
                              a a FIQ a a IRQ
             , ba ed
                    e
                         c f a b eaeGe OS.
If e e a e ec e G e OS, e
                          e
                                da e e L e e , add e e
fed e f ec e a ac e.
   — Note —
   O ece
          a IRQ a ca be a ded b e c e G e OS, e e
               aG e OS a ca a de e e
       a fe c
                a ed, a a feaedce fea
                                            a e G e OS.
                    a cabe a dedb e a eGe OS, a d e e
               e e
      e ca ae
      be ed a ecfcGe OS.
AGe OS adea
                                             ca e .TeGe
                             dade ec e
                                        d
              a e
                    e ac a
              a d a
OS ca
     de ec a
                        e
                            a e a a ca e .
```

G

G

Programmers' Model

```
a d CPU e face e e . I c a
c a e de c be e D
                                                            e f
 \boldsymbol{A}
                                a e 4-74
 E
            GIC S
                      E
                                                            a e 4-80
 D
                                a e 4-84
 CP
                                   a e 4-124
 P
                       GIC
                                   a e 4-155.
```

4.1 About the programmers' model

```
de e f a e e face e GIC. T c a e de c be e a e
               de
                    a d CPU e face, a e a e a e - a ed e e
  de f e GIC D b
Tef
          ec
                de c be e
                            a e
                                     de:
    GIC
    D
    CP
                           a e 4-76
                     a e 4-77
    GIC
    E
                       D
                                 CP
                                                 a e 4-77
    E
             GIC S
                      E
                                                   a e 4-80.
Tab e 4-1
         a e 4-75 a d Tab e 4-2 a e 4-76 de c be e e e acce e a f
RW
          Read a d e.
RO
                .Weae
           Read
                             ed.
WO
          W e . Read e
                            a UNKNOWN a e.
_____Note _____
T ec de de c be e a e de f e GIC a e face c e e a d e a CPU e face, a e GIC V a a E e add a GIC e e a . See C a e 5 GIC S
               e de c f e add
                                                    de a GIC a e e e GIC
                                     e
                                            a e
V a a
        Ее
```

4.1.1 GIC register names

```
e cf efc fee e.I eeae:
            A f eGIC e e a e a e
                                      de a
                 e f
                      ee e e a e GIC, d ca a GIC e e
                 e f
                      ее
                            e f:
                    D, d ca
G
                           a D b
                                    e e
                    C, d ca
G
                           a CPU e face e e
G
                    H, d ca
                               a e face c
                                           e e, ca acce ed b a e
G
                          a
                               a CPU e face e e.
                 e e a
                      ee aea e cf ee e,f ea e eGICD b C
                                                                       Re e
                ca ed GICD CTLR.
            _____ Note _____
            C a e 5 GIC S
                                    de c be e GICH_* a d GICV_* e e .
```

4.1.2 Distributor register map

```
F e f a ab e ac e e a e, ee A e d B R N.
```

Table 4-1 Distributor register map

Offset	Name	Type	Reseta	Description
0x000	GICD_CTLR	RW	0x00000000	D b C Re e
0x004	GICD_TYPER	RO	IMPLEMENTATION DEFINED	I e C e T e Re e
0x008	GICD_IIDR	RO	IMPLEMENTATION DEFINED	D b I e e e Ide f ca Re e
0x00C-0x01C	-	-	-	Re e ed
0x020-0x03C	-	-	-	IMPLEMENTATION DEFINED e e
0x040-0x07C	-	-	-	Re e ed
0x080	GICD_IGROUPR b	RW	IMPLEMENTATION DEFINED ^c	I e G Re e
0x084-0x0FC	=		0x00000000	_
0x100-0x17C	GICD_ISENABLER	RW	IMPLEMENTATION DEFINED	I e Se-E ab e Re e
0x180-0x1FC	GICD_ICENABLER	RW	IMPLEMENTATION DEFINED	I e C ea -E ab e Re e
0x200-0x27C	GICD_ISPENDR	RW	0x00000000	I e Se-Pe d Re e
0x280-0x2FC	GICD_ICPENDR	RW	0x00000000	I e C ea -Pe d Re e
0x300-0x37C	GICD_ISACTIVER d	RW	0x00000000	GIC 2 I e Se-Ac e Re e
0x380-0x3FC	GICD_ICACTIVER e	RW	0x00000000	I e C ea -Ac e Re e
0x400-0x7F8	GICD_IPRIORITYR	RW	0x00000000	I e P Re e
0x7FC	-	-	-	Re e ed
0x800-0x81C	GICD_ITARGETSR	ROf	IMPLEMENTATION DEFINED	I e P ce Ta e Re e
0x820-0xBF8	-	RWf	0x00000000	_
OxBFC	-	-	-	Re e ed
0xC00-0xCFC	GICD_ICFGR	RW	IMPLEMENTATION DEFINED	I e C f a Re e
0xD00-0xDFC	-	-	-	IMPLEMENTATION DEFINED e e
0xE00-0xEFC	GICD_NSACR e	RW	0x00000000	N - ec e Acce C Re e , a
0xF00	GICD_SGIR	WO	-	S f a e Ge e a ed I e Re e
0xF04-0xF0C	-	-	-	Re e ed
0xF10-0xF1C	GICD_CPENDSGIR e	RW	0x00000000	SGI C ea -Pe d Re e
0xF20-0xF2C	GICD_SPENDSGIR e	RW	0x00000000	SGI Se -Pe d Re e
0xF30-0xFCC	-	-	-	Re e ed
0xFD0-0xFFC	-	RO	IMPLEMENTATION DEFINED	<i>I</i> a e 4-119

a. F dea fa e c a a e e e a e fIMPLEMENTATION DEFINED ca e e e e a a e e e de c

 $[\]mbox{b. I a GIC 1} \mbox{ e e a , e e } \mbox{ f e GIC e e e e GIC Sec} \mbox{ E e } \mbox{, e e RAZ/WI}.$

c. F e f a ee GICD IGRO PRO a e 4-92.

d. I GIC 1, eeae eAc eB Re e, ICDABR. Teee e aeRO.

```
e. GIC 2 . f. I a ce e e a e RAZ/WI.
```

4.1.3 CPU interface register map

```
Tab e 4-2 e CPU e face e e a . Add e ff e a e e a e e CP

def ed b e e e a . A GIC e e a e 32-b de. Re e ed e e add e e a e RAZ/WI.

F a ce e e a , e GIC e e a e f CPU e face e e f eac CPU e face.

ARM ec e d a eac ce a e a e CPU e face ba e add e f e CPU e face a c ec e GIC. T e a e CPU e face ba e add e f a ce . I IMPLEMENTATION

DEFINED e e a ce ca acce e CPU e face e e f e ce e e .

Note

F e f a ab :

e e e added b e GIC V a a E e , ee C a e 5 GIC S
e ac e e a e , ee A e d B R N .
```

Table 4-2 CPU interface register map

Offset	Name	Type	Reset	Description
0x0000	GICC_CTLR	RW	0x00000000	CPU I e face C Re e
0x0004	GICC_PMR	RW	0x00000000	I e P Ma Re e
0x0008	GICC_BPR	RW	0x0000000xa	B a P Re e
0x000C	GICC_IAR	RO	0x000003FF	I e Ac ed e Re e
0x0010	GICC_EOIR	WO	-	E d fI e Re e
0x0014	GICC_RPR	RO	0x000000FF	R P Re e
0x0018	GICC_HPPIR	RO	0x000003FF	H e P Pe d I e Re e
0x001C	GICC_ABPRb	RW	0x0000000x ^a	A a ed B a P Re e
0x0020	GICC_AIAR¢	RO	0x000003FF	A a ed I e Ac ed e Re e
0x0024	GICC_AEOIR¢	WO	-	A a ed E d fI e Re e
0x0028	GICC_AHPPIR¢	RO	0x000003FF	A a ed H e P Pe d I e Re e
0x002C-0x003C	-	-	-	Re e ed
0x0040-0x00CF	-	-	-	IMPLEMENTATION DEFINED e e
0x00D0-0x00DC	GICC_APR °	RW	0x00000000	Ac eP e Re e
0x00E0-0x00EC	GICC_NSAPR c	RW	0x00000000	N - ec e Ac e P e Re e
0x00ED-0x00F8	-	-	-	Re e ed
0x00FC	GICC_IIDR	RO	IMPLEMENTATION DEFINED	CPU I e face Ide f ca Re e
0x1000	GICC_DIRc	WO	-	Deac a e I e Re e
	1 0			

 $a. \ \ See \ \ e \ \ e \ \ de \ c \qquad \qquad f \qquad \quad e \ \ f \qquad \quad a \quad \ .$

b. Pee GIC 1 f eGIC e e eGIC Sec E e . A a e e GIC 2.

c. GIC 2 .

f eac CPU e face, a deac

4.1.4 GIC register access

G

G

```
A e e
           32-b d acce e e acce
                                      e def ed Tab e 4-1 a e 4-75 a d Tab e 4-2
a e 4-76.
I add , e GICD IPRIORITYR, GICD ITARGETSR, GICD CPENDSGIR, a d GICD SPENDSGIR
          b e acce e.
Weea af deeacceeaee ed implementation defined.
 —— Note ———
I eGICac ec e, a e e a a e a f d-acce b e b e-acce b e ea e e d a e
 de .
If eGIC e e
               e GIC Sec
                        Ее
                                  e e affec e e acce e a f
      e e e a e ba ed, ee R
      e e e a e acce b e
                              Sec e acce e
        a , e GIC
                             f e a e f
                       c d
                                        ее е.
    e f a ee E
F
                        GIC S
                                 E
                                                              a e 4-80.
Register banking
                          ec e fa e e a e a e add e .T e e e fa e e
                    d
acce de e
         е сс
                   f e e e add e ed. T e GIC ba e e
                                                       e f
                                                               ca e :
    If e GIC
            e e e Sec E e , e e e a e ba ed
                                                       de e a a e Sec e a d
    N - ec ec e f e e e . T e Sec e a d N - ec e e e b a
                                                        e ca d ffe . A Sec e
         e e e add e acce e e Sec e c f e e e , a da N - ec e acce e c e
    N - ec e c . See E
                          GIC S
                                                               a e 4-80 f
      e f a
    If e GIC e e ed a a fa
                                  ce
                                         e :
        S e e e a e ba ed
                              de a e a a e c f eac c ec ed ce . T e e c de e
                       PPI a d SGI, a d e GICD_NSACR, e e e ed.
        e e a caed
```

4.1.5 Enabling and disabling the Distributor and CPU interfaces

T e GIC

c ec ed

```
T ec de c be e ab e a d d ab e e D b a d CPU e face, a d e d ffe e ce be a a e e a a e . I de c be:

I a e 4-79.
```

e CPU e face e e de e de

acce e e e e e f e e face c

Implementations that support interrupt grouping

ce

```
a GIC 2
                                e e a
                                        a d GIC 1
                e e
                                                     e e a
Sec E e
I a GIC a
                e
     e GICD CTLR.E ab eG 0 b c
                                   e f
                                       a d
                                             f G
                                                   0
                                                           f
                                                                 e D
                                                                     b
                                                                             e
    CPU e face
     e GICD CTLR.E ab eG 1 b c
                                             f G
                                                           f
                                   ef ad
                                                   1 e
                                                                 e D
                                                                     h
                                                                             e
    CPU e face
     e GICC CTLR.E ab eG 0 b c
                                   e a
                                            f G
                                                  0 e
                                                          b e CPU e face
```

```
e GICC CTLR.E ab eG 1 b c e a f G 1 e b e CPU e face e
             F
                e D b :
                 If e GICD CTLR.E ab eG 0 a d GICD CTLR.E ab eG 1 b a e b
G
                             de faded
                                                      e CPU e face
                                              e
G
                        IMPLEMENTATION DEFINED e e a ed e-
                                                      e ed e
                                                                 a e e e
                     ead f GICC_IAR, GICC_AIAR, GICC_HPPIR, GICC AHPPIR e a
G
                                                                                  ID
G
                      f a e ca ead
                                    e e D b
                                                e e
G
                       IMPLEMENTATION DEFINED e e SGI ca be e e d
                                                                 GICD SGIR
                           b, f e GICD CTLR.E ab eG 0 a d GICD CTLR.E ab eG 1 b
                          ed e edabed, eD b de fada
                  e
                        e CPU e face . A
                                               IMPLEMENTATION DEFINED, a e
                 ca e:
G
                     GICD CTLR.E ab eG 0 e 0 a d GICD CTLR.E ab eG 1 e 1, a d e
                     GICD CTLR.E ab eG 0 e 1 a d GICD CTLR.E ab eG 1 e 0, a d e
G
                                      1.
                 a \quad e \quad a \quad e \quad G \quad 0 \quad e \quad ,
                 G 1 e
                                                                 bef N - ec e f a e
                  de e ce Sec e f a e, b c ea e GICD CTLR.E ab eG 1 b . T e e , ARM
                          ed aaG 0 e
                                               a e a e d a e
                                                                  aaG 1 e .
                 I add , e e Sec e f a e f de e ce N - ec e f a e, Sec e f a e
                 e e a e GICD CTLR.E ab eG 1 e 1, e e GICD CTLR.E ab eG 0 a e 1,
                  a eeae ed G O e .
                 See R
                                                    a e 3-56 f
                                                               e f a .
             F a CPU e face, e GICC CTLR.Ac C == 0:
                 W e GICC CTLR.E ab eG 0 == 0
G
                         0 e
                                 f a ded f
                                            e D b
                                                            a ed
                                                    a e
G
                     a ead f GICC IAR e a
                                                 e
                 W e GICC CTLR.E ab eG 0 == 1, G 0 e
                                                     f a ded f
                                                                e D
                                                                             a ed
                                                                        a e
                   ce .
                 W e GICC CTLR.E ab eG 1 == 0
                         1 e
                                 f a ded f
G
                                            e D b
                                                    a e
                                                            a ed
G
                        ead fGICC AIAR e a
                                                      ID
                                                  e
                 W e GICC CTLR.E ab eG 1 == 1, G 1 e f a ded f
                                                                e D
                                                                             a ed
                                                                        a e
                  ce
                 fe e GICC CTLR.E ab eG 0 GICC CTLR.E ab eG 1 e 0, a d e e a e d
                           e d ab ed , implementation defined e e a ead f GICC_HPPIR
                       eID f a e , a
                                                  ID.
             F a CPU e face, e GICC_CTLR.Ac C == 1:
                 W e GICC CTLR.E ab eG 1 == 0, a N - ec e ead f GICC IAR e a
                                                                                 ID
                 W e GICC CTLR.E ab eG 0 == 0:
                     f GICC CTLR.E ab eG 1 == 0, a Sec e ead f GICC AIAR e
G
                                                                                 ID
```

```
ed a d GICC_IAR be a e a
G
                     f GICC CTLR.E ab eG 1 == 1, G 0 e a e
                    GICC AIAR
                W e GICC CTLR.E ab eG 1 == 0, a Sec e ead f GICC AIAR a a e
                 fe e GICC_CTLR.E ab eG 0 GICC_CTLR.E ab eG 1 e 0, a d e e a e d
                 f ff c e e d ab ed
                                       , IMPLEMENTATION DEFINED e e a ead f GICC_HPPIR
                     eID f a e , a
                                            e
                                                 ID.
                – Note –
            ARM de eca e e f GICC_CTLR.Ac C, a d
                                                ec
                                                     e d
                                                            a f a e de
                                                                         e e
            GICC CTLR.Ac C e 0.
            Implementations that do not support interrupt grouping
            _____Note ____
                     e e a
            Те
                             a d
                                         e
                                                  a e GIC 1
                                                            e e a
                                                                           c de e
            GIC Sec
                     E e
            I a GIC a d e
                                e
                 e GICD CTLR.E ab e b c
                                        ef ad
                                               f e
                                                            e D
                                                                       e CPU e face
                                                      f
                 e GICC CTLR.E ab e b c
                                        e
                                            a
                                                f e
                                                       b e CPU e face
                  ce .
            F
                e D b :
                W e GICD CTLR.E ab e e 1, eD b
                                               f ad e
                                                                 e d
                                                                            f eac
                                                          e
                CPU e face, b ec e
                                      a
                W e GICD CTLR.E ab e e 0:
G
                            de faded e
                                                     e CPU e face
G
                       IMPLEMENTATION DEFINED e e a ed e-
                                                    e ed e a e e e
                     ead f GICC IAR, GICC AIAR, GICC HPPIR, GICC AHPPIR e a
                                                                               ID
G
G
                      f a e ca ead
                                   e eD b
                                              e e
G
                       IMPLEMENTATION DEFINED e e SGI ca be e e d
                                                               GICD SGIR.
            F a CPU e face:
                W e GICC_CTLR.E ab e e 1, e e
                                                    e d
                                                              f a ded f
                                                                         eD b
                   e CPU e face a ed
                                      e c ec ed ce
                W e GICC CTLR.E ab e e 0:
G
                    a ed e f a ded f
                                             e D b
                                                     a e
                                                            a ed
                                                                    ce
G
                     f a e ca ead
                                   e e CPU e face e e
                    a ead f e GICC_IAR e a
G
                                                  e
                                                      ID
G
                                               e CPU e face, a e e face ca
                     f eD b f ad a e
                    beca e GICC_CTLR.E ab e e 0, IMPLEMENTATION DEFINED e e a ead f
                    GICC_HPPIR e e ID f a e , a
                — Note —
            ea a f a e ca a e D b a d CPU e face e e bef e e ab
                                           a e 4-85 a d CP I C R , GICC CTLR
                     C R , GICD CTLR
             a e 4-125 f
                     e f a
```

4.2 Effect of the GIC Security Extensions on the programmers' model

Sec e

Sec e

Sec e

Sec e

Re e

Re

Re

Re e

Re

Register Description **Effect** Type GICD SGIR C S f a e Ge e a ed I e Re Add e NSATT b CPU I e face C GICC CTLR Ba ed Re e Re ba eda GICC BPR Ba ed B a P Re e Re e ba eda GICC ABPR Sec e A a ed B a P Re Re Sec e e e

Ac

ed e Re

Pe d I e

e Re e

Re

A a ed I e

A a ed E d fI e

A a ed H e P

N - ec e Ac e P

Table 4-3 Registers implemented differently when the GIC includes the GIC Security Extensions (continued)

a e 4-77. a. F e f a , ee *R* Tef e f a ab e effec f e GIC Sec Ее e GIC ec e de: a e N -G0 Ca e 4-82.

4.2.1 Non-secure access to register fields for Group 0 interrupt priorities

Sec e

Sec e

Sec e

Sec e

GICC AIAR

GICC AEOIR

GICC AHPPIR

GICC NSAPR

Non-secure access to a priority field in the GICD_IPRIORITYRn

If e fedce d a G 1 e , eacce e a e a defed b e N - ec e e f e , ee S E a e 3-53.

Non-secure access to the GICC_PMR and GICC_RPR

e a e 0x00-0x7F: If ec e a a e G a ead acce e e a e 0x00 G e GIC e a e acce e GICC PMR. a a e e a e 0x80-0xFF: If ec e G A ead acce e eN - ec e e f ec e a e. G e GICC PMR cceed, ba ed eN - ec e e f e e e e e.T ea aN - ec e a e e ca a a e e a e 0x00-0x7F. a e 3-66 Teedcde TGIC S Ede c be acce e e GICD IPRIORITYR, GICC PMR, a d GICC RPR e e GIC e e e Sec E e

G

G

G

G G

G

G

4.2.2 Configuration lockdown

```
A GIC e e a a c de e GIC Sec
                                Ее
                                        ca
                                             eecfa cd
                                                                . T
             a a e e ca a e
                                  e e
                                         e acce
     e e e fed c
                    ac f ed a e f SPI, e e SPI a e c f ed a G
      ec f a e e.
            a a e ed, e affec ed e e f e d a d e e a e de c bed a be
             ed b a ac e HIGH d ab e a, CFGSDISABLE. T a , e e a e
CFGSDISABLE HIGH d ab e
                       e acce
                                ee efedade e.
T e SPI a ca be c ed d a e ca ed
                                SPI (LSPI ). T e be f LSPI IMPLEMENTATION
DEFINED, be ee 0 a d 31:
    If e GIC
                a LSPI e ef
                                b e LSPI a I e
                                                ID 32
    T e GICD TYPER.LSPI f e d def e e a
                                        be fLSPI . If GICD TYPER.LSPI
     a 0 e e beLSPI a e e ID 32 (31+(GICD TYPER.LSPI)).
       — Note –
    GICD TYPER.LSPI
                    def e e a e f b e LSPI . T e GIC
        a e.
If GICD TYPER.LSPI 0 c d
                               ed. T
                                      ea
                                           f a e ca
                                                     c d
f e GIC d e
             e e a LSPI.
W e e SPI c
             fed a dc f a
                             e e a e c ed d , e GIC e e e acce e :
    TeEabeG 0b feSecec
                            f GICD CTLR.
    Tef
             b
                 e Sec e c
                            f GICC CTLR:
        EOI deS
        IROB D G 0
        FIQB D G 0
        CBPR
        FIOE
        Ac C
        E ab eG 0
    See CP I
               C R , GICC CTLR a e 4-125.
         e GICD ISENABLER, GICD ICENABLER, GICD ISPENDR, GICD ICPENDR,
    GICD ISACTIVER, GICD ICACTIVER, GICD IPRIORITYR, GICD ITARGETSR, a d
    GICD ICFGR e e a c e d L c ab e SPI a a e c f ed a G
          e GICD IGROUPR e e a c e d c ab e SPI a a e c f ed a G
    a cabe SPI ec f ed f G 1 G 0 e CFGSDISABLE e a HIGH, e GIC
                    GICD IGROUPR fed a c e d a SPI, a d e SPI bec e
    ee a e e
     c ed.
T e GIC e a
              e a c ed d
                                   e e fed.
                            e e
_____Note ____
            ed a,d
                                 ce, e e ead e GICD TYPER.LSPI f e d
    ARM ec
                       e
                           e b
    f d e be f c ab e SPI,
                            a ee eade efed acabecedd ,ade
                            a ,
    a e CFGSDISABLE HIGH. N
                                  ea
                                      a e Sec e b
                                                   e e ce a f
                                                                 a f
                       a e Sec e c f a c de.
      е ее
                 а
```

ARM ec e d a e CFGSDISABLE f a e ed HIGH d e e b ce , e e e e CFGSDISABLE ca be dea e ed e ce d a ce e e d e e e e ce.

4.2.3 Effect of the Virtualization Extensions on the programmers' model

4.3 Distributor register descriptions

```
Tef
                   de c be e D
     D
               \boldsymbol{C}
                     R
                           , GICD CTLR
                                            a e 4-85
                                 , GICD T PER
     Ι
                          R
                                                  a e 4-88
                                            , GICD IIDR
     D
               Ι
                                     R
                                                          a e 4-90
             G
                          , GICD IGRO PR
                   R
                                               a e 4-91
             S -E
                      R
                              , GICD ISENABLER
             C
                 -E
                        R
                                , GICD ICENABLER
                                                       a e 4-95
             S - P
                       R
                               , GICD ISPENDR
                                                   a e 4-97
             C
                         R
                                 , GICD ICPENDR
                                                      a e 4-99
             S -A
                      R
                             , GICD ISACTI ER
                                                   a e 4-102
             C
                        R
                               , GICD ICACTI ER
                                                      a e 4-103
                 -A
             P
                           , GICD IPRIORIT R
                                                  a e 4-104
                    R
             P
                      T
                            R
                                    , GICD ITARGETSR
                                                          a e 4-106
             C
                         R
                                , GICD ICFGR
                                                   a e 4-109
                     C
     N -
                            R
                                   , GICD NSACR
                                                     a e 4-111
               A
     S
                                                    a e 4-113
             G
                      I
                              R
                                    , GICD SGIR
     SGI C
                             , GICD CPENDSGIR
                                                    a e 4-115
             -P
                     R
                                                  a e 4-117
     SGIS -P
                   R
                           , GICD SPENDSGIR
     I
                           a e 4-119.
See D
                           a e 4-74 f add e ff e a d e e f a f
                                                                       еее е.
```

4.3.1 Distributor Control Register, GICD_CTLR

T e GICD_CTLR c a ac e c a e: **Purpose** E ab e e f f f e d e D e CPU e face. **Usage constraints** If eGIC e Sec Ее c d e e c f , e e ca c d e Sec e GICD_CTLR, ee C a e 4-82. Configurations e e a a abe a c f a f e GIC. If e GIC e e Ее e e ba ed, ee Ra e 4-77. Sec Attributes Tab e 4-1 See e e e e 4-1 a d Tab e 4-4 e GICD CTLR b a a GIC 1 c de e GIC Sec a d e e e a E e $e\;N \quad \text{- ec} \quad e\;c$ f e e e e a a c de e GIC Sec Ее a 1 0 Reserved

Figure 4-1 GICD_CTLR bit assignments, GICv1 without Security Extensions or Non-secure

Table 4-4 GICD_CTLR bit assignments, GICv1 without Security Extensions or Non-secure

Bits	Name	Function
[31:1]	-	Re e ed.
[0]	E ab ea	G ba e ab e f a d e d e f e D b e CPU e face . I e
		N - ec ec f e e a e e a a c de e Sec E e , b c ef ad f G 1 e :
		0 e f a ded.
		e f a ded, b ec e e.
		See E D CP a e 4-77 f e f a ab
		b .
		A GIC 2 e e a . If e e e a c de e Sec E e e e e a e a e e Sec e c f e e e .
		TeSecec fee e a GIC 1 e e a a c de eSec E e .
		31 2 1 0
		Reserved
		EnableGrp1 ^a EnableGrp0 ^a
		 a In a GICv1 implementation that includes the Security Extensions: - Bit[0] is named Enable

Figure 4-2 GICD_CTLR bit assignments, GICv2, and GICv1 Secure copy

- Bit[1] is IMPLEMENTATION DEFINED.

^a Bit name is IMPLEMENTATION DEFINED in an implementation that includes the Security Extensions

Table 4-5 GICD_CTLR bit assignments, GICv2, and GICv1 Secure copy

Bits	Name	Function
[31:2]	-	Re e ed.
[1]	E ab eG	1 G ba e ab e f f a d e d G 1 e f e D b e CPU e face : 0 G 1 e f a ded. 1 G 1 e f a ded, b ec e e. Note I a GIC 1 e e a a c de e Sec E e :
		We e b e e ed, a d e b a e f e e ed, IMPLEMENTATION DEFINED. If e e ed e b e e ed. We e b e e ed, a a a f b [0] f e N - ec e c f e e e.
[0]	E ab eG	0 G ba e ab e f f a d e d G 0 e f e D b e CPU e face : 0 G 0 e f a ded. 1 G 0 e f a ded, b ec e e .
		eD b .F ea e, f a e ca: Ma ea e e d b ec e d GICD_ISPENDR. Re e eac e a e f a e b ec e d GICC_EOIR GICC_AEOIR. Note Se aD b ba e ab e b 0 d ab e f a d f e e CPU e face .I add : We f a d f e d e d ab ed f G 0 G 1 e , IMPLEMENTATION DEFINED e e a ed e- e ed e a d ab ed e e d a e.
		e d a e. I GIC 2, f a e ca a a e SGI e d a e e I e Se-Pe d Re e, GICD_ISPENDR a d I e C ea -Pe d Re e, GICD_ICPENDR . H e e, GIC 1, e GIC c ea e e d a e fa SGI e e SGI bec e ac e, a d e e f e f a e ca c e a e d a e f a SGI.
		I GIC 2, f a e ca a a e e ac e a e e I e Se-Ac e Re e , GICD_ISACTIVER a d e I e C ea -Ac e Re e , GICD_ICACTIVER .
		If e f a d f e f e d ab ed , a d e e d e e d e d ab ed :
		I GIC 1, IMPLEMENTATION DEFINED e e e D
		I GIC 2, eD b de f ada e ,f e e , eCPU e face.
		W e e GICD_CTLR. E ab eG 1, E ab eG 0 e ea e D b d e f a d a e d e CPU e face, a ead f a GICC_IAR GICC_AIAR e e e a e ID.

Note
I e a e, b def , a c e e a d e e a e a e a a b f e e da e. S f a e c de a e c a e a c a ed e e f e d e a CPU e face d a .

4.3.2 Interrupt Controller Type Register, GICD_TYPER

T e GICD TYPER c a ac e **Purpose** de f f e GIC. I d ca e: ab e GIC Ее e Sec f e ID a e GIC be be f CPU e face e e ed f e GIC E e e e be f e Sec SPΙ (LSPI). e e ed L**Usage constraints** аес Configurations f e GIC. If e GIC Τ e e a a abe a c f a Ее C Sec e e Attributes Tab e 4-1 a e 4-75. See e e e a e 4-3 e GICD_TYPER b a e 16 15 11 10 9 8 7 5 4 31 LSPIª **ITLinesNumber** Reserved SecurityExtn^{_} Reserved

a Implemented only if the GIC implements the Security Extensions, Reserved otherwise

CPUNumber

Figure 4-3 GICD_TYPER bit assignments

Tab e 4-6 e GICD_TYPER b a e .

Table 4-6 GICD_TYPER bit assignments

Bits	Name	Function
[31:16]	-	Re e ed.
[15:11]	LSPI	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
[10]	Sec E	I d ca e e e e GIC e e e Sec E e . 0 Sec E e e e ed. 1 Sec E e e e ed.

Table 4-6 GICD_TYPER bit assignments (continued)

Bits	Name	Function
[9:8]	-	Re e ed.
[7:5]	CPUN be	I d cae e be f e e ed CPU e face . T e be f e e ed CPU e face e e a e a e f f ed, f e a e f f ed obo11, e e a e f CPU e face . If e GIC e e e V a a E e , a e be f a CPU e face .
[4:0]	ITL e N be	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$

GICD_ICFGR .

TeITLeN befed daeeea befSPI aeGIC .T aedee ee bef eeede ee, a, e befacefef ee:

GICD_IGROUPR

GICD_ISENABLER

GICD_ICENABLER

GICD_ISPENDR

GICD_ISPENDR

GICD_ISPENDR

GICD_ISACTIVER

GICD_IPRIORITYR

GICD_ITARGETSR

TeGICac ec ed e e eaGIC ac a efSPI e ID, ad e ed SPI e ID a e e be -c . Sfae cec cSPI e ID a e ed, e a a ed caed b eITL eN befed, ee I a e 3-35.

4.3.3 Distributor Implementer Identification Register, GICD_IIDR

T e GICD_IIDR c a ac e Purpose f e e e a d e f eD b **Usage constraints** N аес a Configurations T aaabe a c f f e GIC. If e GIC e Ее Sec C e Attributes Tab e 4-1 See e e e a e 4-75. e 4-4 e GICD_IIDR b a e . 24 23 20 19 16 15 12 11 0 31 ProductID Variant Reserved Revision Implementer

Figure 4-4 GICD_IIDR bit assignments

Tab e 4-7 e GICD_IIDR b a e

Table 4-7 GICD_IIDR bit assignments

Bits	Name	Function
[31:24]	P d c ID	A IMPLEMENTATION DEFINED d c de f e .
[23:20]	-	Re e ed.
[19:16]	Va a	A IMPLEMENTATION DEFINED a a be . T ca , fed ed d dc a a , a e fa dc $.^{\rm a}$
[15:12]	Re	A IMPLEMENTATION DEFINED e be . T ca , f e d ed d e fa d c $.$ ^a
[11:0]	I еее	C a e JEP106 c de f e c a a e e ed e GIC D b : Bits [11:8] T e JEP106 c a c de f e e e e e . F a ARM e e a , fed 0x4. Bits [7] A a 0. Bits [6:0] T e JEP106 de c de f e e e e . F a ARM e e a , b [7:0] a e 0x3B.

4.3.4 Interrupt Group Registers, GICD_IGROUPRn

T e GICD IGROUPR c a ac e c a e:

Purpose T e GICD_IGROUPR e e de a a b f eac e ed b e GIC. Eac b c e e e c e d e G 0 G 1.

Usage constraints I e e a a c de e GIC Sec E e , acce b e b Sec e acce e . T e e e add e e a e RAZ/WI N - ec e acce e .

A e e b c e d a e e ed e RAZ/WI.

If e GIC e e c f a c d , e e ca c d e b f c ab e SPI a a e c f ed a G 0, ee C

e 4-82.

Configurations

I GIC 2, e e e e e a e a e e e e.

Attributes

See e e e a Tab e 4-1 a e 4-75, a d GICD IGRO PRO a e 4-92.

F e 4-5 e GICD IGROUPR b a e .



Figure 4-5 GICD_IGROUPR bit assignments

Tab e 4-8 e GICD_IGROUPR b a e .

Table 4-8 GICD_IGROUPR bit assignments

Bits	Bits Name		Bits Name Function							
[31:0]	G	a	b	F eac b : 0				e e	G G	

4 Programmers' Model
4.3 Distributor register descriptions
—— Note ———

4.3.5 Interrupt Set-Enable Registers, GICD_ISENABLERn

T e GICD ISENABLER c a ac e c a e:

```
T e GICD ISENABLER
Purpose
                                         de a Se -e ab e b f eac
                                                                               e GIC.
                       1 a Se -e ab e b e ab e f a d
                                                     f ec
                                                                                  e
                 D
                             e CPU e face . Read
                                                ab de fe
                                                                              e ab ed.
                                                               e e e e
                                   d
                                                               RAZ/WI.
Usage constraints
                 Ae ebc e
                                                e e ed e
                             e e
                                    e Sec
                                            Ее
                                                     0
                      a e e b
                                 a c e
                                          d
                                              a G
                                                               RAZ/WI N - ec e
                      acce e
                                  e e c f
                                             a
                                                   c d
                      Se -e ab e b f
                                     e c ab e SPI
                                                   a a e c f
                                                              ed a G
                                                                       0, ee
                                            a e 4-82.
                 W e e
                           e e ed SGI a e e a e e ab ed, ca be e ab ed a d d ab ed b
                        GICD ISENABLER0 a d GICD_ICENABLER0, IMPLEMENTATION DEFINED.
Configurations
                 Teee e aeaaabe a c f
                                                       f e GIC. If e GIC
                 Sec
                        Ее
                                  eee e aeC
                 Те
                                e e ed GICD ISENABLER
                                                        (GICD TYPER.ITL e N be +1).
                        e e ed GICD ISENABLER
                                                   be
                                                         a d f
                                                                GICD ISENABLER0.
                                          , GICD ISENABLER0 ba edf eac c
                                   e e a
                                    d e Se -e ab e b f
                                                                0-31.
Attributes
                 See e e e
                                       Tab e 4-1
                                                 a e 4-75.
   e 4-6
              e GICD ISENABLER b a
         31
                                         Set-enable bits
```

Figure 4-6 GICD_ISENABLER bit assignments

Tab e 4-9 e GICD_ISENABLER b a e .

Table 4-9 GICD_ISENABLER bit assignments

Bits	Name	Function
[31:0]	Se -e ab e b	F SPI a d PPI, eac b c ef a d f e c e d e f e D b e CPU e face :
		Reads 0 F a d f e c e d e d ab ed.
		1 Fad fece de eabed.
		Writes 0 Ha effec.
		1 Eabeefad fece de .
		Afea eflab, abee eadfebe eael.
		F SGI e be a f e b ead a d e IMPLEMENTATION DEFINED.
	E	. ID . DIV. JMOD J . J
	F	e ID, e DIV a d MOD a e e e e d a d d e a :
		e c e d $GICD_ISENABLER$ be,, e b = $DIV 32$
		e ff e f e e ed GICD_ISENABLER $(0x100 + (4*))$
		eb be f e e ed Se -e ab e b e e MOD 32.

A a - ,a dafe a e e,a ce ca e e e d c e c e e a e ID e GIC
. If e ce a d e GIC b e e e Sec E e d f e Sec e e
f e a a abe e ,a dN - ec e f a e e ce d d c e afe e Sec e
f a e a c f ed e a G 0 (Sec e) a dG 1 (N - ec e). F e f a ee

I a e 3-35.

Note

D ab a e d ab e ef a d f e e f eD b a CPU e face. I
d e e e e e f c a a e, f e a e bec e d , ac e a d e d f
a ead ac e.

4.3.6 Interrupt Clear-Enable Registers, GICD_ICENABLERn

T e GICD ICENABLER c a ac e c a e: T e GICD ICENABLER de a C ea -e ab e b f eac **Purpose** ed b GIC. W 1 a Cea -e abeb d abe f a d f ec e f e CPU e face . Read e D ab de fe e e e e e ab ed. Usage constraints Ae ebc e d RAZ/WI. e e ed e If e GIC e Sec Ее e e d a G 0 RAZ/WI N - ec e eb ac e

a e e b a c e d a G 0 e RAZ/WI N - ec e acce e

f e GIC e e c f a c d , e e ca c d e C ea - e ab e b f e c ab e SPI a a e c f ed a G 0, ee

C a e 4-82.

We e e e ed SGI a e e a e e ab ed, ca be e ab ed a d d ab ed b e GICD ISENABLERO a d GICD ICENABLERO, IMPLEMENTATION DEFINED.

T e e e ed GICD_ICENABLER be a d f GICD_ICENABLER0.

I a ce e e a , GICD_ICENABLER0 ba ed f eac c ec ec ce . T e e d e C ea -e ab e b f e 0-31.

Attributes See e e e a Tab e 4-1 a e 4-75.

F e 4-7 e GICD_ICENABLER b a e .




Figure 4-7 GICD_ICENABLER bit assignments

Tab e 4-10 e GICD_ICENABLER b a e .

Table 4-10 GICD_ICENABLER bit assignments

Bits	Name	Function
[31:0]	C ea -e ab e b	F SPI a d PPI, eac b c ef a d f e c e d e f e D b e CPU e face :
		Reads 0 F a d f e c e d e d ab ed.
		1 F a d f e c e d e e ab ed.
		Writes 0 Ha effec.
		1 Dabe ef a dfece de .
		Afea e flab, a be e ead feb e e a e 0
		F SGI e be a f e b ead a d e IMPLEMENTATION DEFINED.
	F	e ID, e DIV a d MOD a e e e e d a d d e a :
		e c e d $GICD_ICENABLER$ be, , e b = $DIV 32$
		e ff e f e e ed GICD_ICENABLER $(0x180 + (4*))$
		eb befee ed C ea -e ab eb e e MOD 32.

4.3.7 Interrupt Set-Pending Registers, GICD_ISPENDRn

T e GICD ISPENDR c a ac e c a e: T e GICD ISPENDR **Purpose** de a Se - e d b f eac ed b e GIC. 1 a Se - e d b e e a f ec e d e ea e d . Read ab de fe e e e e e d Usage constraints A e e b c e RAZ/WI. d e e ed e a If e GIC e e e Sec Ее a G 0 RAZ/WI N - ec e a e e b a c e d acce e e e c f a c d b f e c ab e SPI a a e c f ed a G a e 4-82. Se-ed b f SGI a e eada d е. Configurations f e GIC. If e GIC Teee e aeaaabe a c f Sec eee e aeC Те e e ed GICD_ISPENDR (GICD_TYPER.ITL e N be +1). e e ed GICD ISPENDR a d f GICD ISPENDR0. be e e a , GICD_ISPENDR0 ba edf eacc ec ed d e Se - e d b f 0-31. Attributes See e e e Tab e 4-1 a e 4-75. e 4-8 e GICD ISPENDR b a 31 Set-pending bits

Figure 4-8 GICD_ISPENDR bit assignments

Tab e 4-11 a e 4-98 e GICD_ISPENDR b a e .

Table 4-11 GICD_ISPENDR bit assignments

```
Bits
      Name
                    Function
[31:0]
      Se - e d
                    F eac b:
                    Reads
                               0
                                       Tece d
                                                      e
                                                                e d
                                                                            ce
                               1
                                            F PPI a d SGI, ec e
                                                                  d
                                                                               e d a
                                                                        e
                                            F SPI, ec e d
                                                                 e
                                                                        e d
                                                                                a ea
                                              ce
                    Writes
                               F
                                  SPI a d PPI:
                               0
                                       На
                                            effec .
                               1
                                       T e effec de e d
                                                        e e e e
                                                                       ed e-
                                                                              e ed
                                       e e - e
                                       Edge-triggered
                                               Caeea
                                                             f ec e
                                                                       d
                                                                             e
                                                    e d f
                                                              a e
                                                                         ac e
                                                    ac eaded f
                                                                        e
                                                                               ac e.
                                                                     a
                                                                    a ead e d
                                               Ha
                                                    effec f e e
                                       Level sensitive
                                               If ec e
                                                          d
                                                               e
                                                                        ed a, ca e e a
                                                f ec e
                                                          d
                                                               e
                                                          f
                                                    e d
                                                              a
                                                                e
                                                                         ac e
                                                    ac ead ed
                                                                f
                                                                        e
                                                                     a
                                                                              ac e.
                                               If e e
                                                           a ead e d a:
                                                    beca e fa e
                                                                    e GICD ISPENDR, e
                                                      effec
                                                    beca e e c e
                                                                       e
                                                                                  a e ed, e
                                                            effec
                                                                    e a
                                                                           f e e
                                                                                    , b e
                                                     e
                                                          e a
                                                                 ed af e e
                                                    dea e ed.
                                               F
                                                     e f a
                                                               ee C
                                                                    a e 4-100.
                               F SGI, e
                                                                   Se -Pe d
                                                  ed. SGI a e e
                                           e
                                                                          e e , ee SGI
                                              , GICD SPENDSGIR
                                                                 a e 4-117.
                                       R
  a. Pe d
                            a a eac ea ded.
                 c de e
                  e ID, e DIV a d MOD a e e e e d
                                                         a d
                                                                     e a
                           d GICD_ISPENDR
                                               be,,
                                                       e b = DIV 32
                    e ff e f e e ed GICD ISPENDR (0x200 + (4*))
                          be f e e ed Se - e d b
                    e b
                                                                MOD 32.
```

4.3.8 Interrupt Clear-Pending Registers, GICD_ICPENDRn

T e GICD_ICPENDR c a ac e c a e: T e GICD ICPENDR de a C ea - e d b f eac **Purpose** ed b e GIC. 1 a C ea - e d b c ea e e d ae f ec e e e a . Read ab de fe e e e e e d Usage constraints A e e b c e d RAZ/WI. e e ed e a If e GIC e e e Sec Ее a e e b a G 0 RAZ/WI N - ec e a c e d acce e c f a c d f e cabeSPI a a e c f ed a G a e 4-82. Cea-ed b f SGI a e eada d e . Configurations Teee e aeaaabe a c f f e GIC. If e GIC Sec eee e aeC Те e e ed GICD_ICPENDR (GICD_TYPER.ITL e N be +1). GICD_ICPENDR0. e e ed GICD ICPENDR ad f be e e a , GICD_ICPENDR0 ba edf eacc ec ed d e C ea - e d b f 0-31. **Attributes** See e e e Tab e 4-1 a e 4-75. e 4-9 e GICD ICPENDR b a 31 Clear-pending bits

Figure 4-9 GICD_ICPENDR bit assignments

Tab e 4-12 a e 4-100 e GICD_ICPENDR b a e .

```
Bits
      Name
                 Function
[31:0]
      Cea - e d
                 F eac b:
      b
                 Reads
                                   Tece de
                                                           e d
                                                                      ce
                                        F SGI ad PPI, ec e
                                                                         e d a
                                        F SPI, ec e
                                                       d
                                                            e
                                                                  e d a
                                          ce
                 Writes
                            F SPI a d PPI:
                            0
                                   Ha
                                        effec .
                            1
                                   T e effec de e d
                                                  e e e e
                                                                 ed e-
                                                                       e ed e e - e
                                                                                     e:
                                   Edge-triggered
                                                                  d
                                           Caeea
                                                        f ec e
                                                ac e f
                                                         a e
                                                                  e d
                                               ac e f
                                                                ac eaded.
                                                       a
                                                          e
                                                effec f e e
                                           Ha
                                                                  e d
                                   Level-sensitive
                                           If ec e d
                                                         e
                                                                e d a
                                                                         beca e fa
                                           GICD_ISPENDR, e eca e e a f e e
                                                ac e f a e
                                                                  e d
                                               ac e f a e
                                                                ac eaded.
                                                e e e e a
                                                                 ed fee
                                           e a a e ed, ee C
                            F SGI, e e
                                             ed. SGI a e e
                                                             C ea -Pe d
                                                                       e e , ee SGI
                                           , GICD CPENDSGIR
                                                              a e 4-115.
                            C
                               -P
                                      R
  a. Pe d
                          a a eac ea ded.
                c de e
          e
               e ID, e DIV a d MOD a e e e e d a d d
                          d GICD ICPENDR
                                           be,,
                                                     e b = DIV 32
                   e ff e f e e ed GICD ICPENDR (0x280 + (4*))
                   e b
                         be f e e ed Se - e d b
                                                     e e
                                                            MOD 32.
             Control of the pending status of level-sensitive interrupts
                                                            f e e
             Τ
                        de c be e a
                  b ec
                                     f a
                                                                            e f:
                  e d
                 ac \quad ea \quad d \quad e \quad d \quad .
             F a ed e- e ed e , e c de e d a a c ed e e a e e GICD_ISPENDR
              ea e
                                 a eGIC.H ee,f aee-e e e , e c de e d
                     f e e
             e e:
                   a c ed a e e GICD ISPENDR
                        e ae f e e
                                              e GIC,
                                         a
                                                        a a c
                                 f eSe-ed adCea-ed
                 ea a e e a
                                                        e e
                                                                  e c
                                                                        ca edf e e - e
               e .F e 4-10 a e 4-101 e c f e e d a fa e e - e
                                                                        e e
                  status_i ncl udes_pendi ng TRUE e e e
                                                          c de e d , a d FALSE
                                                  a
```




Figure 4-10 Logic of the pending status of a level-sensitive interrupt

4.3.9 Interrupt Set-Active Registers, GICD_ISACTIVERn

T e GICD_ISACTIVER c a ac e c a e:

```
T e GICD ISACTIVER
Purpose
                                     de a Se -ac e b f eac
                      a Se -ac eb Ac ae ec e
                                                          Teee e ae ed
                                                 d
                                                     e
                           a d e
                                    GIC a e.
               I GIC 1, e GICD ISACTIVER e e a e e RO Ac e B Re e , ICDABR .
Usage constraints
               A e e b c e
                                           e e ed e
                                                         RAZ/WI.
                                    a
                                       E e
                        e e
                                e Sec
                                               a e e b
                                                         a c e
                       RAZ N - ec e acce e.
               Teb ead a efe a
                                      f e e
                                                 ac e ac ea d e d . Read e
                             GICD ICPENDR f d e e d
               GICD ISPENDR
Configurations
               Teee e aeaaabe a c f
                                                 f e GIC. If e GIC
                                                                   e e
                              eee e aeC
               Те
                             e e ed GICD ISACTIVER
                                                  (GICD TYPER.ITL e N be +1).
                     be f
                     e e ed GICD ISACTIVER
                                                   a d f GICD ISACTIVER0.
                                             be
                                      , GICD_ISACTIVER0 ba edf eacc ec ed
                                e e a
                          e e d eSe-ac eb f
                                                         0-31.
               Teee e aeRO GIC 1 adRW GIC 2.
Attributes
               See e e e
                                  Tab e 4-1
                                            a e 4-75.
                             a
  e 4-11
              e GICD_ISACTIVER b a
                                     e .
        31
                                     Set-active bits
```

Figure 4-11 GICD_ISACTIVER bit assignments

Tab e 4-13 e GICD_ISACTIVER b a e .

Table 4-13 GICD_ISACTIVER bit assignments

Bits	Name	Function	
[31:0]	Se -ac e b	F eac b:	
		Reads 0	Tece de ac e^a .
		1	$T e c e d e ac e^a$.
		Writes 0	Ha effec.
		1	Ac a e e c e d e , f a ead ac e. If e e a ead ac e, e e a effec.
			Afea e fl b, a be e ead f eb e e a el.
a. A	ас е е	c de e a a e ac	eaded.
	F	e ID , e Di	IV a d MOD a e e e e d a d d e a :
		ec e d GI	CD ISACTIVER be,, e b = DIV 32
			ed GICD ISACTIVER (0x300 + (4*))
		0 11 0 1 0 0	

4.3.10 Interrupt Clear-Active Registers, GICD_ICACTIVERn

T e GICD_ICACTIVER c a ac e c a e: T e GICD ICACTIVER de a C ea -ac e b f eac **Purpose** a e GIC a C ea -ac e b Deac a e e c e . Тее e a e ed e e e a d e GIC a e. d a e e ed e RAZ/WI. **Usage constraints** A e e b c e If eGIC e e e Sec Ее a e e b a c e RAZ/WI N - ec e acce e . Configurations Teee e ae ee GIC 2. T e e e ca a e e e ed GIC 1. be f e e ed GICD_ICACTIVER (GICD_TYPER.ITL e N be +1). e e ed GICD_ICACTIVER GICD_ICACTIVER0. a d f be e e a ,GICD_ICACTIVER0 ba edf eac c ec ed e e d eCea-ac eb f e 0-31.Attributes Tab e 4-1 See e e e a a e 4-75. F e 4-12 e GICD_ICACTIVER b a e . 31

Clear-active bits

Figure 4-12 GICD_ICACTIVER bit assignments

Tab e 4-14 e GICD_ICACTIVER b a e .

Table 4-14 GICD_ICACTIVER bit assignments

Bits	Name	Function											
[31:0]	C ea -ac e b	F eac b:											
		Reads	0	Тес	e	d	e	ac	ea.				
			1	Тес	e	d	e	ac e	a.				
		Writes	0	Ha	effec								
			1	Deac	a e	e c	e	d e	, f e	e	ac	e. If	e
				e	a	ead	deac	a ed, e	e a	effec .			
				Af e	a e	f 1	l	o, a be	e ead	f eb	e	e	a e 0.

a. Ac e e c de e a a eac ea d e d .

F e ID, e DIV a d MOD a e e e e d a d d e a :
e c e d GICD_ICACTIVER be,, e b = DIV 32
e ff e f e e ed GICD_ICACTIVER (0x380 + (4*))
e b be f e e ed C ea -ac e b e e MOD 32.

4.3.11 Interrupt Priority Registers, GICD_IPRIORITYRn

T e GICD_IPRIORITYR c a ac e c a e:

```
T eGICD IPRIORITYR
Purpose
                                          de a 8-b
                                                        fedf eac
                                                                               edb e
                  GIC. T fed
                                e
                                            f ec e
                                                        d
                                                              e
Usage constraints
                  Teee e a e b e-acce b e.
                  A e e fedc e
                                                  e e ed e
                                                                  RAZ/WI.
                               e e fe e
                                          a e
                                                       b, b
                                                                     e e a ea b [7:4]
                  feac fed. I eac fed,
                                                      a e RAZ/WI.
                                            e e edb
                  If e GIC
                             e e
                                     e Sec
                                             E e
                                                 a G
                                                        0
                                                                  RAZ/WI
                       a e e fed a c e
                                             d
                                                          e
                       acce e
                       a N - ec e acce
                                        afed ac e
                                                        d
                                                             a G
                                                                   1
                                                                            be a e a
                       de c bed
                               S
                                                               GIC
                                                                                S
                       E
                                   a e 3-53
                                  ee c f a
                                                    c d
                                                             e
                                                                 e ca
                             fed f e c ab e SPI a a ec f
                                                             ed a G
                                                                       0, ee C
                                  a e 4-82
                     IMPLEMENTATION DEFINED
                                           ееса
                                                         e a e fa
                                                                         fedca e
                         fa ac e e
                                                        f e GIC. If e GIC
Configurations
                  Теее
                           e aeaaabe a c f
                                                  а
                                                                                    e
                  Sec
                        E e
                                   eee e aeC
                                 e e ed GICD IPRIORITYR
                        be f
                  (8*(GICD_TYPER.ITL e N be +1)). T e e e ed GICD_IPRIORITYR
                                                                                    be
                     a d f
                            GICD IPRIORITYR0.
                                             , GICD_IPRIORITYR0 GICD_IPRIORITYR7 a e
                                    e e a
                  ba edf eac c
                                  ec ed ce . T e e e
                                                             d e P
                                                                       fed f
                  0-31.
Attributes
                  See e e e
                                       Tab e 4-1
                                  a
                                                  a e 4-75.
                e GICD_IPRIORITYR b a
    e 4-13
                                          e
                                              16 15
          31
                          24 23
                                                                 8 7
                                                                                     0
                                                                          Priority,
                Priority,
                                   Priority,
                                                       Priority.
              byte offset 3
                                 byte offset 2
                                                     byte offset 1
                                                                        byte offset 0
```

Figure 4-13 GICD_IPRIORITYR bit assignments

Tab e 4-15 e GICD IPRIORITYR b a e .

Table 4-15 GICD_IPRIORITYR bit assignments

Bits	Nam	ie ^a	Function		
[31:24]	P	, b e ff e 3		fed da a e,f a IMPLEMENTATION DEFINED a e.T e	e e
[23:16]	P	, b e ff e 2	a e, e	ea e e f e c e d e . F e f a ee I a e 3-44 a d, fa a e, I	
[15:8]	P	, b e ff e 1	a e 3-53.		
[7:0]	P	, b e ff e 0	_		

a. Eac fed de a ef a e e .T ec dec be e e ID a edee e e GICD IPRIORITYR e e be a d e b e ffe f e fed a e e.

```
e ID , e DIV a d MOD a e e e e d
                 F
                                                                      ad d
                                d GICD_IPRIORITYR
                                                              be , ,
                                                                        e b = DIV 4
                        e ff e f e e ed GICD IPRIORITYR
                                                                (0x400 + (4*))
                        eb e ffe f e e
                                              ed P
                                                       f e d
                                                                  e e
                                                                            MOD 4, e e:
G
                            b e ff e 0 efe
                                                   e b [7:0]
                                                e
G
                            b e ff e 1 efe
                                                e
                                                  e b [15:8]
G
                            b e ff e 2 efe
                                                e e b [23:16]
                            b e ff e 3 efe
G
                                                e e b [31:24].
                 Tef
                                               e effec f e GIC Sec
                                                                        Ее
                               e d c de
                                                                                     acce e
                 // Pri ori tyRegRead()
                 // =======
                 //
                 // P_MASK used here to emphasize that the number of valid bits is IMPLEMENTATION DEFINED
                 bits(8) PriorityRegRead(integer InterruptID)
                     read_value = ReadGICD_IPRIORITYR(InterruptID);
                     if NS_access then
                                                                         // A non-secure GIC access.
                         read_value<7: 0> = LSL((read_value AND P_MASK), 1);
                         if IsGrpOInt(InterruptID) then
                            read_value = '00000000';
                                                                         // Can't read a Group O priority value
                     return(read_value);
                 // Pri ori tyRegWri te()
                 // =======
                 //
                 PriorityRegWrite(integer InterruptID, bits(8) value)
                                                                         // A non-secure GIC access.
                     if NS_access then
                         if !IsGrpOInt(InterruptID) then
                            mod_write_val = ('10000000' OR LSR(value, 1)) AND P_MASK;
                            WriteGICD_IPRIORITYR(InterruptID, mod_write_val);
                         el se
                            IgnoreWriteRequest();
                                                                         // A secure GIC access.
                     el se
                        mod_write_val = value AND P_MASK;
                        WriteGICD_IPRIORITYR(InterruptID, mod_write_val);
```

4.3.12 Interrupt Processor Targets Registers, GICD_ITARGETSRn

T e GICD_ITARGETSR c a ac e c a e: de a 8-b CPU a e fedf eac **Purpose** T e GICD ITARGETSR e GIC. T fed e e f a e f ce e e . T a . c e D f CPU e face b f ad e e f a e ed a d ff c e **Usage constraints** F a ce e e a : Teee e a e b e-acce b e. A e e fedc e d e e ed e RAZ/WI. a GICD ITARGETSR0 GICD ITARGETSR7 a e ead-, a deac fede a a e a c e e ce ead I IMPLEMENTATION DEFINED c, fa, SPI a e a ca c f ed adae.TeCPUaefedfcaSPIead-,ade aaea d cae e CPU a e f e e e e e Sec Ее G ae efed ac e d a G 0 e RAZ/WI N - ec e acce e , e e ca c d G e e c f a c d CPU a e fed f e c ab e SPI a a e c f ed a G a e 4-82. See a T GICD ITARGETSR a e 4-108. — Note – e e a ,a ce e a e e e ce ad e, GICD_ITARGETSR a e RAZ/WI. Teee e aeaaabe a c f a Configurations f e GIC. If e GIC eee e aeC be f e e ed GICD_ITARGETSR (8*(GICD TYPER.ITL e N be +1)). T e e e ed GICD ITARGETSR a d f GICD ITARGETSR0. e e a , GICD_ITARGETSR0 GICD ITARGETSR7 a e ce ec ed ce . T e e e ba edf eac c d e CPU a e fed f e 0-31.Attributes See e e e a Tab e 4-1 a e 4-75. F e 4-14 e GICD ITARGETSR b a e, fa ce e e a . 24 23 16 15 8 7 CPU targets, CPU targets, CPU targets, CPU targets, byte offset 3 byte offset 2 byte offset 1 byte offset 0

Figure 4-14 GICD_ITARGETSR bit assignments

Tab e 4-16 a e 4-107 e GICD_ITARGETSR b a e , f a ce e e a .

Table 4-16 GICD_ITARGETSR bit assignments

Bits	Name ^a	Function
[31:24]	CPU a e ,b e ff e 3	P ce e e be f 0, a deac b a CPU a e fe d efe e
[23:16]	CPU a e ,b e ff e 2	c e d ce , ee Tab e 4-17. F e a e, a a e f 0x3 ea a e Pe d e ce 0 a d 1.
[15:8]	CPU a e ,b e ff e 1	F GICD_ITARGETSR0 GICD_ITARGETSR7, a ead fa CPU a e fed e
[7:0]	CPU a e ,b e ff e 0	= 0 00 1 0 00 01 0 000.

a. Eac fed de CPU a e fed e e . The condection of the condection of the condection of the condection and the condection of the condection

Tab e 4-17 eac b fa CPU a e fedae e e a e feCPU e face.

Table 4-17 Meaning of CPU targets field bit values

CPU targets field value	Interrupt targets		
0bxxxxxxx1	CPU e face 0		
0bxxxxxx1x	CPU e face 1		
0bxxxxx1xx	CPU e face 2		
0bxxxx1xxx	CPU e face 3		
0bxxx1xxxx	CPU e face 4		
0bxx1xxxxx	CPU e face 5		
0bx1xxxxxx	CPU e face 6		
0b1xxxxxxx	CPU e face 7		

ACPU a e fedb ac e d a e e ed CPU e face RAZ/WI. e ID, e DIV a d MOD a e e e e d a d d d GICD_ITARGETSR be,, e b e ff e f e e ed GICD ITARGETSR (0x800 + (4*))eb e ff e f ed P f e d MOD 4, e e: b e ff e 0 efe e e b [7:0] b e ff e 1 efe e b [15:8] b e ff e 2 efe e e b [23:16] b e ff e 3 efe e e b [31:24].

G

G

G

G

G

G


The effect of changes to an GICD_ITARGETSR

S f	a e ca e a GICD_ITARGETSR a a e. A c a e a CPU a e f e d a e:
	Ha effec a ac e e .T ea a e a CPU e face f a a e d e ca ce a ac e a e f a e a CPU e face.
	Ha a effec a e d e . T ea :
	add a CPU e face e a e f a e d e a e e d a CPU e face
	e a CPU e face f e a e f a e d e e e e e d a e f a e a CPU e face.
	Note
	Tee a abfe ee edfa cae aeeffec.
	If a e a e a ac eaded, de ca e e e a e eac e a cea ed.

4.3.13 Interrupt Configuration Registers, GICD_ICFGRn

T e GICD_ICFGR c a ac e c a e: T e GICD ICFGR **Purpose** de a 2-b I c f fedf eac ed b e GIC. fed de fe e e ec e d e ed ee ed e e - e a e 1-18. ee I F eac ed PPI, IMPLEMENTATION DEFINED e e f a e ca Usage constraints d I _c f fed. F SGI, I _c f fed a e eada GICD ICFGR0 ead-, ea IMPLEMENTATION DEFINED e e e fca b f eI c f fed a ab e. See Tab e 4-18 a e 4-110 f e f A e e fedc e d RAZ/WI. e e ed e If e GIC e e e Sec E e a e e f e d a c e a G 0 RAZ/WI N - ec e d acce e f e GIC e e c f a c d I c f fed f e cabeSPI a a ec f ed a G a e 4-82. Bef eca e a e fa a abeI_c f fed, f ae d abe e e e GIC be a UNPREDICTABLE. Configurations Teee e aeaaabe a c f f e GIC. If e GIC Ее Sec eee e aeC , fb [1] f eI _c f fedf a e e a a ab e e GICD ICFGR1 ba ed f eac c ec ed eI_c f fed f e PPI , e 16-31. e e ed GICD ICFGR $(2*(GICD\ TYPER.ITL\ e\ N\ be\ +1)).$ e e ed GICD ICFGR ad f GICD ICFGR0. Attributes See e e e a Tab e 4-1 a e 4-75.

F e 4-15 e GICD_ICFGR b a e



See the bit assignment table for more information about the properties of each Int_config[1:0] field.

Figure 4-15 GICD_ICFGR bit assignments

Tab e 4-18 a e 4-110 e GICD_ICFGR b a e .

Table 4-18 GICD_ICFGR bit assignments

Bits	Name	Function
[2 <i>F</i> +1:2 <i>F</i>]	I_c f, $fedF$	F I _c f [1], e f ca b , b [2F+1], e e c d :
		O C e d e e e e e e.
		1 C e d e ed e- e ed.
		I _c f [0], e ea f ca b , b [2F], e e ed, b ee Tab e 4-19 f e e c d f b e ea f GIC a c ec e. F SGI:
		Int config[1] N a ab e, RAO/WI.
		F PPI a d SPI:
		Int_config[1]FSPIbaab e.a FPPIIMPLEMENTATION DEFINEDeeeba ab e. A ead fb a a ee c ec ec a ed ca eeeeee e-ee ed e-
		E e a d e b c e d a G 0 e , RAZ/WI N - ec e acce e . T c e d G 0 e .
	e de f	e e a f GIC a c e c e bef e e b ca f e GIC 1 A c e c e S e c f ca , a d eac e e a e ca be c f e d b [0] f e c e d I _c f , -19 e e c d f I _c f [0] e e e e a .

Table 4-19 GICD_ICFGR Int_config[0] encoding in some early GIC implementations

b [31:30], ee F

e 4-15

a e 4-109.

O C e d e a d ed e N-N de. 1 C e d e a d ed e 1-N de. F e ID , e DIV a d MOD a e e e e d a d d e a : e c e d GICD_ICFGR be, e b = DIV 16			e e a d PPI a d SPI,		c f abe, eecd	f
F e ID , e DIV a d MOD a e e e e d a d d e a : e c e d GICD_ICFGR be , , e b = DIV 16		0	C e d	e a d ed	e N-N de .	
$e c e d GICD_ICFGR be, , e b = DIV 16$		1	C e d	e a d ed	e 1-N de .	
e ff e f e e ed GICD ICFGR $(0xc00 + (4*))$	e c	e d G	ICD_ICFGR 1	be, , $e b = I$		

fed 15 a efe

b [3:2],

Function

[1:0], f e d 1 efe

Bits

Name

4.3.14 Non-secure Access Control Registers, GICD_NSACRn

T e GICD_NSACR c a ac e c a e: **Purpose** T e GICD NSACR e ab e Sec e f a e e N - ec e f a e ceaead aaeG 0 e . T e de a acce c e e ed e Usage constraints f e GIC e Sec Teee e ca be e e ed e e E e e . If Теее e a e a Sec e e e e ed, ec e d add e e e ed. Configurations a , GIC 2. Tec e Teee e ae ee, d add e ace e e ed GIC 1. Tec ce feec ee ab fN - ec e acce SGI a d SPI. GICD NSACRO a ba ed e e, a c f e e ce a a a CPU e face a d fea e. Attributes See e e e Tab e 4-1 a e 4-75. e GICD NSACR b a e 4-16 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 12 10 Field number, F 14 13 11 NS access fields

See the bit assignment table for more information about the properties of each NS_access[1:0] field.

Figure 4-16 GICD_NSACR bit assignments

Tab e 4-20 e GICD NSACR b a e :

Table 4-20 GICD_NSACR bit assignments

Bits	Name	Function
[2F+1:2F]	NS_acce , F e d F	If ec e d e de c f abeN - ec eacce, efed RAZ/WI.O e e, efed RW a dc f e e e e fN - ec eacce e ed e e e G 0. If e e G 1, fed ed. T e be a e f efedae:
		0b00 N N - ec e acce e ed f e d a c a ed e c e d e .
		0b01 N - ec e e acce e ed feda caed ec e d e e GICD_ISPENDR e e . A N - ec e e acce GICD_SGIR e ed e e a e a G 0 SGI f e c e d e .
		Ob10 Add N - ec e e acce e fedacaed e c e d e e GICD_ICPENDR e e . A add N - ec e ead acce e fedacaed ec e d e e GICD_ISACTIVER a d GICD_ICACTIVER e e .
		Ob11 Add N - ec e ead a d e acce e fed a c a ed e c e d e e GICD_ITARGETSR e e .

```
T e GICD_NSACR e e d PPI acce e, ea a GICD_NSACR0 b [31:16] a e RAZ/WI.

F e ID , e DIV a d MOD a e e e e d a d d e a :
e c e d GICD_NSACR be, , e b = DIV 16
e ff e f e e ed GICD_NSACR (0xE00 + (4* )).

Note
T e add e c e e ed f a Re e acce e -def ed.
```

4.3.15 Software Generated Interrupt Register, GICD_SGIR

T e GICD_SGIR c a ac e c a e:

Purpose C e e e a f SGI.

Usage constraints I IMPLEMENTATION DEFINED e e e e GICD_SGIR a a effec e e f a d f e b D b d ab ed b e GICD_CTLR e .

Configurations T e e a a ab e a c f a f e GIC. If e GIC e e e e Sec E e e e C .

T e NSATT f e d, b [15], e e e ed

Table 4-21 GICD_SGIR bit assignments (continued)

Bits	Name	Function
[15]	NSATT	I e e ed f e GIC c de e Sec E e .
		S ecfe e e ed ec a e f e SGI:
		F a d e SGI ec f ed e SGIINTID f e d a ec f ed CPU e face f e SGI c f ed a G 0 a e face.
		F a d e SGI ec f ed e SGIINTID f e d a ec f ed CPU e face f e SGI c f ed a G 1 a e face.
		T fed abe b a Sec e acce . A N - ec e e e GICD SGIR e e a e a
		SGI f e ec fed SGI a ed a G 1, e a d e f e a e f b [15] f e e.
		See SGI GIC S E f e f a .
		——— Note ————
		If GIC d e e e e Sec E e , fed e e ed.
[14:4]	-	Re e ed, SBZ.
[3:0]	SGIINTID	TeIe ID feSGI fad eecfedCPU eface.Teaeffed eIe ID, eae0-15, fea eaaef0b0011 ecfeIe ID3.
a. W	V e Ta eL F e	0b00, f e CPUTa e L fed 0x00 e D b de f a d e e a CPU e face.

SGI generation when the GIC implements the Security Extensions

```
e Sec
                     E e , e e a SGI f a ded a ce
                                                         ec f ed
         e e
  e GICD SGIR de e d :
     e e e e GICD_SGIR G 0 (Sec e) G
                                             1 (N - ec e)
    f a Sec e e GICD_SGIR, e a e f e GICD_SGIR.NSATT b
     e e e ecfed SGI c f ed a G 0 (Sec e) G 1 (N - ec e)
                                                           e a e ed
     ce .
GICD IGROUPR0 d e ec
                        a e f e SGI, ee e GICD_IGROUPR de c
                                                          . I a
           e , GICD_IGROUPR0 ba edf eacc ec ed ce ,
                                                         e c f
                                                      e
     feac SGI de e de f eac
                            ce . A e e e GICD SGIR ca a e
    .F eac a e ed ce , e D b de e e e e f a d e SGI
Tab e 4-22
                       e e e D b f ada SGI a ecfeda e CPU e face.
           e
                ab e f
```

Table 4-22 Truth table for sending an SGI to a target processor

4.3.16 SGI Clear-Pending Registers, GICD_CPENDSGIRn

T e GICD_CPENDSGIR c a ac e c a e: **Purpose** T e GICD CPENDSGIR de a c ea - e d b f eac .Weace e al acea-ed b, e ed c b a ае f ec e d SGI f ec e d ce ce e ed, a d e e. W a0 a effec.Read ab de fe e ce e f e e e e SGI e d e c e d ce ce e ead $T\ e\ e\ e\quad e\quad a\ e\quad ed\quad e$ GIC a e. a d e e e — Note eee e,ad e GICD SPENDSGIR e e , a SGI de fed b e f SGI b a be a d ce ce e e ed SGI RAZ/WI. **Usage constraints** A e e b c e d a Teee e a e b e-acce b e. If e GIC e Sec e e Ее ae eb ac e d a G 0 e RAZ/WI N - ec e acce e fe e a e f e GIC , e ce e b c e e e ed ce a e RAZ/WI. -Note -I a , e e e e ca c a e ce e e a ce acce e SGI e d d e face. C a e e d e c e fa SGI f e a e ce d e affec e a f a SGI a PPI a d SPI b C ea -Pe d e e, GICD ICPENDR. e eI e **Configurations** Teee e ae ee GIC 2. T e e e ca a e e e ed GIC 1. SGI C ea -Pe d e e ed. T e e e c a a b f eac f e e a e beSGI.Ta, eac e e , f eac f e 16 b e ce ce cea-ed b f eac ff SGI . e e a , e GICD_CPENDSGIR e e a e ba ed f ce eac c ec ed ce Attributes a Tab e 4-1 See e e e a e 4-75. e 4-18 e GICD_CPENDSGIR b a e . 8 7 0 31 24 23 16 15

Figure 4-18 GICD_CPENDSGIR bit assignments

SGI m clear-pending

SGI m+3 clear-pending | SGI m+2 clear-pending | SGI m+1 clear-pending

Tab e 4-23 e GICD_CPENDSGIR b a

Table 4-23 GICD_CPENDSGIRn bit assignments

Bits	Name	Function
[8 +7:8],	SGI	F eac b:
f = 0 3	C ea - e d b	Reads 0 SGI f ec e d ce e d a.
		1 SGI f ec e d ce e d a.
		Writes 0 Ha effec.
		1 Reeeed aefSGI fece dece.
		See e f e e a be ee e SGI be,, e GICD_CPENDSGIR e e be, , a d e f e d be, .
		——— Note ————
		A acce e e a e SGI a a e e ce a e acce.

```
F SGI ID , e e a ed b CPU C
                               GICD SGIR, e DIV a d MOD a e e e e d
                                                                       a d
    ea :
           d GICD_CPENDSGIR e e
                                       be,, e b = DIV 4
     e ff e f e e ed GICD_CPENDSGIR (0xF10 + (4* ));
     e SGI C ea - e d f e d f f e, , e b = MOD 4
     e e ed b
                 e SGI C ea - e d f e d b C.
```

4.3.17 SGI Set-Pending Registers, GICD_SPENDSGIRn

F e 4-19

T e GICD_SPENDSGIR c a ac e c a e: **Purpose** T e GICD SPENDSGIR e e de a e - e d b f eac ce ce c b a .W e a ce e al a e - e d b , e e d a e a ed ec e d SGI f ec e d ce ce .W a 0 a effec. Read ab de fe e e e SGI e d , f ec e ce ce , e ead Teee e ae ed e ee a d e GIC a e. — Note – I eee e,ad e GICD CPENDSGIR e e , a SGI de fed b e f SGI c b a be a d ce ce **Usage constraints** A e e b c e e e ed SGI RAZ/WI. Teee e aeb e-acce be. e e e Sec Ее ae eb ac e d a G 0 e RAZ/WI N - ec e acce e f e GIC fe e a e ce , e e b c e e e ed ce a e RAZ/WI. Note — , e ce ce e e a e e e ca c a e acce e SGI e d e c e d e face. C a e e d a affec e a f a SGI a fa SGIf ea e ce d e e ce PPI a d SPI b e eI e Se -Pe d e e , GICD ISPENDR . Configurations Teee e ae ee GIC 2. T e e e ca a e e e ed GIC 1. SGI Se-Ped e e a e e e ed. T e e e c a a b f eac f be ce ce , f eac f e 16 b e SGI. Ta, eac e e e-ed b f eac ff SGI. e e a , eGICD_SPENDSGIR e e a e ba ed f eac ce ec ed ce Attributes See e e e a Tab e 4-1 a e 4-75.

16 15

Figure 4-19 GICD_SPENDSGIR bit assignments

SGI m+1 set-pending

8 7

SGI m set-pending

e GICD_SPENDSGIR b a

SGI m+3 set-pending

24 23

SGI m+2 set-pending

Tab e 4-24 e GICD_SPENDSGIR b a

Table 4-24 GICD_SPENDSGIRn bit assignments

Bits	Name	Function	
[8 +7:8],	SGI	F eac b:	
f = 0 3	Se - e d b	Reads 0	SGI f ec e d ce e d a.
		1	SGI f ec e d ce ed a.
		Writes 0	Ha effec .
		1	Add e e d a e f SGI f e c e d ce , f a ead e d . If SGI a ead e d f e c e d ce e e e a effec.
		See e f e e a , a d e f e d l	be ee e SGI be , , e GICD_SPENDSGIR e e be , pe , .
		—— Note —	
		A acce e e a e	SGI a a e e ce a e acce.
a. Pe d	e c de	e a a e ac e a	ded.
	F SGI ID , d e a		GICD_SGIR, e DIV a d MOD a e e e e d a d
	ec e	e d GICD_SPENI	OSGIR e e be, , e b = DIV 4
	e ff e	e f e e ed GICD_S	SPENDSGIR $(0xF20 + (4*))$
	e SGI	Se-ed fed ffe,	, e b = $MOD 4$
	ее	ed b e SGI Se -	ed fed b C.

4.3.18 Identification registers


T a c ec e ec f ca def e ff e 0xFD0-0xFFC e D b e e a a a eadde f ca e e ace. Tab e 4-25

Tab e 4-26 e ICPIDR2 b a e

Table 4-26 ICPIDR2 bit assignments

Bits	Name	Function
[31:8]	-	IMPLEMENTATION DEFINED. TeCeL adCeS PeeaIDReeceeeeebbeeed, RAZ, adARMeceeda eeaf cee.
[7:4]	A c Re	Re fedf eGICac ec e.Teaef feddeed eGICac ec e e : 0x1 f GIC 1 0x2 f GIC 2.
[3:0]	-	IMPLEMENTATION DEFINED.

The ARM implementation of the GIC Identification Registers



Tab e 4-27 e Ide f ca Re e f a ARM e e a f e e f e GIC a c e c e def ed b e c f ca . ARM e c e d e e e e c de e e e de c bed e e.

Table 4-27 Identification Registers for a GIC, with ARM implementation values

Register ^a		Offset Bits		ARM implementation	
				Value	Description
C	e ID0, ICCIDR0	0xFF0	[7:0]	0x0D	ARM-def ed f ed a e f e ea be
C	e ID1, ICCIDR1	0xFF4	[7:0]	0xF0	f c e d c e.
C	e ID2, ICCIDR2	0xFF8	[7:0]	0x05	_
C	e ID3, ICCIDR3	0xFFC	[7:0]	0xB1	_
Pe	e a ID0, ICPIDR0	0xFE0	[7:0]	0x90	B [7:0] f e ARM-def ed De ID fe d.
Pe	e a ID1, ICPIDR1	0xFE4	[7:4]	0xB	B [3:0] f e ARM-def ed A c ID f e d.
			[3:0]	E a e a e: 0x3 f ARM GIC 1 e e a 0x4 f ARM GIC 2 e e a .	B [11:8] f e ARM-def ed De ID fe d:

Table 4-27 Identification Registers for a GIC, with ARM implementation values (continued)

Register ^a		Office Dife		ARM implementation		
		Offset	Bits	Value	Description	
Pe	e a ID2, ICPIDR2	0xFE8	[7:4]	A c ec a -def ed: 0x1 f GIC 1 0x2 f GIC 2.	AcRefed.	
			[3]	1	ARM-def ed U e JEPc defed.	
			[2:0]	0b011	B [6:4] f e ARM-def ed A c ID f e d.	
Pe	e a ID3, ICPIDR3	0xFEC	[3:0]	0x0	Re e ed b ARM.	
			[7:4]	0x0	ARM-def ed Re f e d.	
Pe	e a ID4, ICPIDR4	0xFD0	[3:0]	0x4	ARM-def ed C a C de f e d.	
			[7:4]	0x0	Re e ed b ARM.	
Pe	e a ID5, ICPIDR5	0xFD4	[7:0]	0x00	Re e ed b ARM.	

Table 4-27 Identification Registers for a GIC, with ARM implementation values (continued)

Register ^a		Officet Bite		ARM implementation	
		Oliset	Offset Bits	Value	Description
Pe	e a ID6, ICPIDR6	0xFD8	[7:0]	0x00	Re e ed b ARM.
Pe	e a ID7, ICPIDR7	0xFDC	[7:0]	0x00	Re e ed b ARM.

a. I e ARM e e a , b [31:8] f eac e e a e e e e d e f f f fe ID e e e def e a e ID, a d b [7:0] f ee Pe ea ID e e e def eac ce a 64-b Pe ea ID. c ce a 32-b C e e a , de e e a e, C I e GIC e ID a d Pe e a ID efe eac ec e f e f e f ee eN ea e a f ec

> _____Note ____ ARM f e GIC d d e a ID e e 4-7. S f a e ca e e e a e e Pe e a e fb [3] f e ICPIDR2 de f e e e e a Le ac f a. ARM GIC 1 a e f a.

The ARM peripheral ID for a GIC

T e e, ePe e a ID e e ICPIDRO ICPIDR7 def e a 64-b e e a ID. I c e ARM b [35:0] f e Pe e a ID f e e a , b [63:36] f a ID a e e e ed, RAZ. F e 4-21 a efed e 64-b Pe e a ID. a GIC, a d Tab e 4-28




Figure 4-21 ARM Peripheral ID fields for a GIC

Table 4-28 Fields in the GIC Peripheral ID, for an ARM implementation

Name	Bits	Source	Function, ARM-defined fields
-	[39:36]	ICPIDR4[7:4]	Re e ed
C a C	de [35:32]	ICPIDR4[3:0]	JEP106 c a c de f ARM
Re	[31:28]	ICPIDR3[7:4]	Re fed
-	[27:24]	ICPIDR3[3:0]	Re e ed
A c Re	[23:20]	ICPIDR2[7:4]	A c ec a -def ed e be f e ARM GIC a c ec e ee P ID2 R ICPIDR2 a e 4-119

Table 4-28 Fields in the GIC Peripheral ID, for an ARM implementation (continued)

Name	Bits	Source	Function, ARM-defined fields
U e JEPc de	[19]	ICPIDR2[3]	I d ca e a e de fe e JEP106 c de de f ARM a e de e f e a c ec e
A c ID	[18:12]	ICPIDR2[2:0], ICPIDR1[7:4]	Ide fe ARM a e de e f e GIC a c ec e
De ID	[11:0]	ICPIDR1[3:0], ICPIDR0[7:0]	Ide fe ede cea a a c a GIC e e a

4.4 CPU interface register descriptions

```
de c be e CPU e face e
              ec
      CP I
                   C
                          R
                                 , GICC CTLR
                                                   a e 4-125
                                  , GICC PMR
     I
              P
                     M
                          R
                                                  a e 4-131
                        , GICC BPR
                                         a e 4-133
      B
                                 , GICC IAR
                                                 a e 4-135
              A
      \boldsymbol{E}
                           , GICC EOIR
                                             a e 4-138
                            , GICC RPR
      R
                     R
                                            a e 4-142
                     P
      H
                                            , GICC HPPIR
                                , GICC ABPR
             B
                                                 a e 4-145
                                        , GICC AIAR
                                                         a e 4-146
             E
                   I
                                   , GICC AEOIR
      \boldsymbol{A}
                                                   a e 4-147
             H
                    \boldsymbol{P}
                                    I
                                            R
                                                   , GICC AHPPIR
                                                                       a e 4-148
                             , GICC APR
                     R
                                              a e 4-149
      \boldsymbol{A}
                                       , GICC NSAPR
                                                           a e 4-151
     N
                \boldsymbol{A}
                      P
                               R
      CP I
                               R
                   I
                                      , GICC IIDR
                                                       a e 4-152
                        R
                               , GICC DIR
      D
                                               a e 4-153.
See CP
                                a e 4-76 f add e ff e a d e e f a f e e e e .
```

4.4.1 CPU Interface Control Register, GICC_CTLR

T e GICC_CTLR c a ac e c a e: b e CPU e face ec ec ed ce , a d **Purpose** E ab e e a f e f eCPU e face. I a GIC 2 e e a , de add a -eec c de c (EOI) be a f e — Note — I a GIC 2 e e a a c de e GIC Sec Ее , de e de EOI ded f : a e Acce e f Sec e a e. T c a e e a d fb 0 a d 1 e Acce e f N - ec e a e. T c 1 a e e a d fG affec e be a facce e GICC EOIR a d GICC DIR. See e e e de c f e f a Usage constraints e Sec Ее f c f a If e GIC e e cd, e ce a e e fed e Sec e GICC_CTLR, ee e acce a e 4-82. **Configurations** e e a e e de de e de fG 0 a d G 1 e e e If e GIC E e e Sec e e ba ed de Sec e a d N - ec e c e , ee Ra e 4-77 ee eb a e a e d ffe e e Sec eadN - ec ec e f e e e, a d: G fee ecac b G e Sec e c 0 a d G 1 G $e\,N$ - ec $e\,c$ f e e e ca cG 1 e Attributes See e e e Tab e 4-2 a e 4-76. a e 4-22 a e 4-126 a d Tab e 4-29 a e 4-126 e GICC_CTLR b a e f a GIC 1 e e a , f e e a a d e c de e Sec Ее eN - ec ec f e e e, a e e a a c de e Sec Ее




Figure 4-22 GICC_CTLR bit assignments, GICv1 without Security Extensions or Non-secure

Table 4-29 GICC_CTLR bit assignments, GIC1 without Security Extensions or Non-secure





Figure 4-23 GICC_CTLR bit assignments, GICv2 with Security Extensions, Non-secure copy

Table 4-30 GICC_CTLR bit assignments, GIC2 with Security Extensions, Non-secure copy

[31:10]	-	Re e ed
[9]	EOI deNS	C e be a f N - ec e acce e e GICC_EOIR a d GICC_DIR e e :
		O GICC_EOIR a b d a d deac a e e f c a .
		Acce e e GICC_DIR a e UNPREDICTABLE.
		1 GICC_EOIR a d f c a .T e GICC_DIR e e a
		deacae e fca.
		See B GICC EOIR, GIC 2 a e 4-140 f e f a .

Table 4-30 GICC_CTLR bit assignments, GIC2 with Security Extensions, Non-secure copy (continued)

Bits	Name	Function
[6]	IRQB D G 1	We e a fIRQ b eCPU eface dabed, b a c e e e b a IRQ a a ed e ce : 0 B a IRQ a a ed e ce
		1 B a IRQ a a ed e ce .
		See I , $GIC 2$ a e 2-27 f e f a .
[5]	FIQB D G 1	We e a fFIQ b eCPU eface dabed, b a c e e d b a FIQ a a ed e ce :
		O B a FIQ a a ed e ce
		1 B a FIQ a a ed e ce .
		See I , GIC 2 a e 2-27 f e f a .
[4:1]	-	Re e ed
[0]	E ab eG 1	E ab e f e a f G 1 e b e CPU e face e c e c e d ce . 0 D ab e a f e
		1 E ab e a f e .
		—— Note ———
		We b e 0, eCPU eface e a e d G 1 e f a ded .We b e 1, eCPU eface a ce e d G 1 e a a e f a ded .Tee a a b f e e e e d f a c a e a e effec.
		$\begin{array}{cccccccccccccccccccccccccccccccccccc$
	F e 4-24	a e 4-128 a d Tab e 4-31 a e 4-128 e GICC CTLR b a e f :
		2 e e a ,f :
		a e e a a d e c de e Sec E e
		e Sec ec f e e e, a e e a a c de e Sec E e
	a GIC	1 e e a a c de e Sec E e , f e Sec e c f e e e.



- a GICv2 only
- b When the GIC implementation includes the Security Extensions
- c EOImode in a GIC implementation that does not include the Security Extensions

Figure 4-24 GICC_CTLR bit assignments, GICv2 without Security Extensions or Secure

Table 4-31 GICC_CTLR bit assignments, GICv2 without Security Extensions or Secure

Bit	Name	Function
[31:11]	-	Re e ed.
[10]	EOI deNS ^{ab}	A a fEOI deNS f eN - ec ec f e e, ee Tab e 4-30 a e 4-126. I a GIC 2 e e a a d e c de e Sec E e , a d a GIC 1 e e a , b e e ed.
[9]	EOI deS ^a	C e be a facce e GICC_EOIR a d GICC_DIR e e .I a GIC e e a a c de e Sec E e , c a e Sec e acce e , a d e EOI deNS b c e be a fN - ec e acce e e e e e e : 0 GICC_EOIR a b d a d deac a e e f c a .Acce e e GICC_DIR a e UNPREDICTABLE. 1 GICC_EOIR a d f c a .GICC_DIR a deac a e e f c a . See B GICC EOIR, GIC 2 a e 4-140 f e f a . T b ca ed EOI de a GIC e e a a d e c de e Sec E e . I a GIC 1 e e a , b e e ed.
[8]	IRQB D G 1a	A a fIRQB D G 1 f e N - ec e c f e e, ee Tab e 4-30 a e 4-126. I a GIC 1 e e a , b e e ed.
[7]	FIQB D G 1a	A a fFIQB D G 1 f e N - ec e c f e e, ee Tab e 4-30 a e 4-126. I a GIC 1 e e a , b e e ed.

Table 4-31 GICC_CTLR bit assignments, GICv2 without Security Extensions or Secure (continued)

Bit	Name	Function
[6]	IRQB D G 0a	We e a fIRQ b eCPU eface dabed, b a c e e eb a IRQ a a ed e ce : 0 B a IRQ a a ed e ce 1 B a IRQ a a ed e ce .
		See I , $GIC 2$ a e 2-27 a d P , $GIC 2$ I a GIC 1 e e a , b e e ed.
[5]	FIQB D G 0ª	We e a fFIQ b eCPU eface d ab ed, b a c e e eb a FIQ a e a FIQ a a ed e ce : 1 B a FIQ a a ed e ce : See I
		I a GIC 1 e e a , b e e ed.
[4]	CBPR°	C e e e GICC_BPR de c c G 0 a d G 1 e .
		1 T de e e a ee e e GICC_BPR f b G 0 a d G 1 e . See T a e 3-57 f e f a ab GICC_CTLR.CBPR affec acce e GICC_BPR a d GICC_ABPR.
[3]	FIQE	C

Table 4-31 GICC_CTLR bit assignments, GICv2 without Security Extensions or Secure (continued)

Bit	Name	Function
[2]	Ac C	Weee ede aG 1 e, dee eb:
		e e a ead f GICC_IAR ac ed e e e , e a e ID
		e e a ead f GICC_HPPIR e e ID f e e e d e ,
		e a e ID.
		O If e e e d e a G 1 e ,a ead f e GICC_IAF e GICC_HPPIR e a I e ID f 1022. A ead f e GICC_IAR d e ac ed e e e ,a d a effec e e d a f e e
		1 If e e e d e aG l e ,a ead f eGICC_IAR
		e GICC HPPIR e e I e ID f e G 1 e . A ead f
		GICC_IAR ac ed e a d Ac a e e e .
		I a GIC e e a a c de e Sec E e , c affec e be a f Sec e e e acce e .
		F e f a , ee:
		<i>T</i> a e 3-50
		<i>I</i> a e 3-53
		B GICC EOIR, GIC 1 S E a e 4-139
		E S E $GICC$ $HPPIR$
		a e 4-143.
		——Note ———
		ARM de eca e e fGICC_CTLR.Ac C ,a d ec e d a f a e de e e
		GICC_CTLR.Ac C e 0. See E D CP
		a e 4-77 f e f a ab e effec f e b.
1]	E ab eG 1 ^{d, e}	E ab e f e a f G 1 e b e CPU e face e c ec ed ce :
		O Dabe a fG 1 e .
		$1 \hspace{1cm} E \hspace{1cm} ab \hspace{1cm} e \hspace{1cm} a \hspace{1cm} f \hspace{1cm} G \hspace{1cm} 1 \hspace{1cm} e \hspace{1cm} .$
0]	E ab eG 0e, f	E ab e f e a f G 0 e b e CPU e face e c ec ed ce :
L-3		0 Dabe a fG 0 e .

4.4.2 Interrupt Priority Mask Register, GICC_PMR

```
T e GICC_PMR c a ac e c a e:
Purpose
                     de a
                                       f e.O
                                                                       a e a e
                     e a e
                             a ed
                                    e
                                       ce
                      — Note –
                                            e P
                                                     fed a e.
                             c e
                                    d
                                       a
Usage constraints
                 If e GIC
                             e e
                                    e Sec
                                            E e
                                                      e :
                      a N - ec e acce
                                           e
                                              e ca
                                                        ead
                                                                ea a e a c e
                            e affe
                                             a e, ee I
                                    a e 3-53.
                       fa Sec e
                                          a ed e GICC PMR
                                 e a
                                                                a a e a c e
                                  e affe
                                                   a e e:
 G
                              N - ec e ead f e GICC_PMR e
                                                                0x00, e a d e f e a e
                            e d
                                  e e e
 G
                           a N - ec e e
                                               e GICC PMR
                                                                ed.
                                                                        0
                 F
                       e f
                                                                  G
                              a
                                   ee N -
                            a e 4-81.
                 W e de e
                                                         a e ca be
                  eB a P
                              e e, GICC BPR.
Configurations
                             aaabe acf
                                                     f e GIC. If e GIC
                        E e
                                     e
                                        e
Attributes
                 See e e e
                                      Tab e 4-2
                                                 a e 4-76.
  e 4-25
               e GICC PMR b a
                                   e
         31
                                                                8 7
                                                                                   0
                                  Reserved
                                                                         Priority
```

Figure 4-25 GICC_PMR bit assignments

Tab e 4-32 e GICC PMR Re e b a e .

Table 4-32 GICC_PMR Register bit assignments

Bits	Name	Function
[31:8]	-	Re e ed.
[7:0]	P	T e a e e f e CPU e face. If e fa e e a e a e a e d ca ed b f e d, e e face a e e e e e ce . If e GIC fe e a 256 e e e e b a e RAZ/WI, a f : 128 supported levels B [0] = 0. 64 supported levels B [1:0] = 0b000. 32 supported levels B [2:0] = 0b0000. 16 supported levels B [3:0] = 0b00000. F e f a ee I a e 3-44.

4.4 CPU interface register descriptions

```
// MaskRegRead()
// ========
bits(8) MaskRegRead()
    read_value = GLCC_PMR<7:0>;
    if NS_access then
                                                        // A non-secure GIC access.
        if read_value<7> == '0' then
            read_val ue = '00000000';
                                                        // A secure priority value, RAZ
            read_value = LSL((read_value AND P_MASK), 1);
    return(read_value);
// MaskRegWrite()
// ========
MaskRegWrite(bits(8) value)
                                                        // A non-secure GIC access.
    if NS_access then
        mod_write_val = ('10000000' OR LSR(value, 1)) AND P_MASK;
        if GICC_PMR<7> == '1' then
                                                        // Non-secure execution can only update the
                                                        // Priority Mask Register if the current
            GICC_PMR[cpu_id]<7:0> = mod_write_val;
                                                        // value is in the range 0x80 to 0xFF
        el se
            IgnoreWriteRequest();
                                                        // A secure GIC access
    el se
        GICC_{PMR}<7:0> = value AND P_{MASK}
```

4.4.3 Binary Point Register, GICC_BPR

```
T e GICC_BPR c a ac e c a e:
                                              a efed
Purpose
              Tee e def e e a c e
                                                  fed ed dee e e
                   fedad e
                                  fed.Te
                   . F
                           e f a
                                                 a e 3-45 a d P
                                     ee P
               a e 3-45.
Usage constraints
              Tе
                                 a e IMPLEMENTATION DEFINED
                          e e a d e
                                          c de e GIC Sec
                                                         Ее
                                                                , a df e
                          fee efe
                                          e e a c de e Sec
                       eN - ec e c
                                      fee e.
                         a eb a
                                      fed aaee
                                                   a e
                             a e.O a e e, e b a
                                                f e d
                   ed a e.
                 e e a a abe a c f a f e GIC. If e GIC e e
Configurations
              T
               Sec
                    Ее
                      e e ba ed
                                    de Sec e a d N - ec e c e , ee R
                     a e 4-77
                    e GICC ABPR a a a f e N - ec e c f GICC BPR
                    e GICC CTLR.CBPR b affec e e f e N - ec e GICC BPR.
              I a GIC 2
                          eea, aGIC 1 eea
                                                       a c de e Sec
                   , GICC_CTLR.CBPR c
                                        e e e Sec e c f e GICC_BPR,
                e GICC ABPR, ed f e ee
                                           fG 1 e
                               a e 3-45 a d T
               See P
                       a e 3-57 f
                                 e f a
Attributes
                                Tab e 4-2
                                         a e 4-76.
F e 4-26
             e GICC_BPR b a
                             e .
                                                                3 2 0
        31
                                                                   Binary
                                  Reserved
                                                                   point
```

Figure 4-26 GICC_BPR bit assignments

Tab e 4-33 e GICC BPR b a e

Table 4-33 GICC_BPR bit assignments

Bits	Name	Function
[31:3]	-	Re e ed.
[2:0]	Ва	T e a e f fedc e8-b e fed a fed, ed dee e e e ,a da b fed. F fed dee e e b a ed e fed ee: Tab e 3-7 a e 3-57, f e ce fG 1 e a GIC a e , e e GICC_CTLR.CBPR b e 1 Tab e 3-2 a e 3-46, f a e ca e . See P a e 3-45 f e f a .

```
_____Note _____
A a e N - ec e GICC_BPR a e GICC_ABPR ea a, a
                                                                    ce
                                                                           e, a
                                                                                   ce
            Sec e acce e
                            e GIC ca acce e GICC_ABPR, c f e e ee
    a e
G
    1
Tef
              e d c de
                             e effec f e GIC Sec
                                                     Ее
                                                                 acce e
                                                                               e e:
// Bi naryPoi ntRegWri te()
// ========
Bi naryPointRegWrite(bits(3) value)
   if NS_access && GICC_CTLR.CBPR == '1' then
      IgnoreWriteRequest();
       GICC_BPR<2:0> = value;
                                                 // Banked register
bits(3) BinaryPointRegRead()
   read_value = GICC_BPR<2:0>;
                                                 // Banked register
   if NS_access && GICC_CTLR.CBPR == '1' then
       read_value = GLCC_BPR_Secure;
                                                 // The secure copy of the \ensuremath{\mathsf{BPR}}
       if read_value != 7 then
          read_value = read_value + 1;
   return(read_value);
```

4.4.4 Interrupt Acknowledge Register, GICC_IAR

T e GICC IAR c a ac e c a e: **Purpose** T e ce ead e e b a ID f e a ed e . T ead ac a a ac ed e f e W e GICC_CTLR.Ac C Usage constraints 0 a GIC 2 a d e c de e e e e a Sec $E \quad e \qquad \quad , \ f \quad e$ G1, ID e e d e e 1022 e Configurations T f e GIC. If e GIC e e a a abe a c f a Sec Ее e C e GICC AIAR a a a f e N - ec e e f Attributes See e e e a Tab e 4-2 a e 4-76. F e 4-27 e IAR b a e 13 12 10 9 0

Reserved

Figure 4-27 GICC_IAR bit assignments

Interrupt ID

CPUID

Tab e 4-34 e IAR b a e .

Table 4-34 GICC_IAR bit assignments

Bit	Name	Function
[31:13]	-	Re e ed.
[12:10]	CPUID	F SGI a ce e e a , fed de fe e ce a e e ed e e .I e e be feCPU e face a ade e e e, f e a e a a e f3 ea e e e a e e a ed b a e e GICD_SGIR CPU e face 3. F a e e fed RAZ.
[9:0]	I e ID	T e e ID.

A ead f e GICC_IAR e e CPU e face. T e e e ID f e e d f e ead e ID f 1023 f a f e fa e a f e b e D b e CPU e face d ab ed a d e CPU b e face e c ec ed ce d ab ed e d e CPU e face a ff c e e e face ce

—— Note ———

Tef e e ce fe e a e a e f e e GIC e a e ID f 1023, a d ead f e GICC_IAR ca be c ca:

- 1. A e eaa e a e e e e e .
- 2. Te e a ffce ad eef e eGIC a aa eed ce .
- 3. Tee ea dea e e e . Beca e e e e e d e f ffce , e GIC dea e e e e e e ce .

4. Bef e a ec ed edea e f e e e e f a e 3, e a e ed ce ead e GICC_IAR. Beca e e e e ff c e a e ce , e GIC e e ID a e f 1023.

Tedee a fee ed e ID ec e feGIC e , ee E

A - e ID e ed b a ead f e GICC IAR ca ed a a d e ID.

We eGIC e a a d e ID a ead f eGICC_IAR ea e ead a a ac ed e f a e a d, a a de-effec f e ead, c a e e e a f e d ac e, ac e a d e d f e e d a e f e e e . N a , e e d a e f a e e f e e e e e a d e a a e ed.

F e e ead fa a dI e IDf e GICC_IAR, e c ec ed ce e f a a c e e GICC_EOIR.

—— Note ———

F c a b b e e e GIC a c ec e ec f ca , ARM ec e d a f a e e e e e e e e e e a e ead f e GICC_IAR, a d e a a e bac e GICC_EOIR e a c e ed ce f e e .

A e a e ce a e ead e GICC_IAR a a e, GIC 2 e ce ca b a a a d e ID, ee I I-N a e 3-41 f e f a .

Effect of interrupt grouping on reads of the GICC IAR

— Note — T ec de a GICV_IAR, ec e d e e e a CPU e face. We a GIC e e a e , e e a ead f e GICC IAR e a a d e ID de e d : $e\ e\ e\ e\ a\ e\ f\ f\ be\ a\ e\ ce\ ,a\ d\ f\ ,$ $e\ d \quad e \quad a\ G \quad 0 \quad a\ G \quad 1 \quad e$ e ab ed f a e f e GIC e e e Sec E e , e e e GICC_IAR ead acce Sec e N - ec e e a e f e GICC CTLR.Ac C b. Read f e GICC_IAR a d e a a d e ID e a e ID, ID 1022 1023, ee GICa e 3-50. Tab e 4-35 a b e a CPU e face a e e e Sec GICC IAR ead f a GIC a e E e . F a GIC 2 CPU e face a d e e e e Sec E e , a e e e ce f N - ec e GICC IAR ead a .

Table 4-35 Effect of interrupt grouping and the Security Extensions on reads of GICC_IAR

State					GICC_IAR read	GICC_CTLR.AckCtl	Returned interrupt ID
Н е	e d	e	a G	1	N - ec e		ID fG 1 e
					Sec e	1	ID fG 1 e
						0	I e ID 1022

G

G

Table 4-35 Effect of interrupt grouping and the Security Extensions on reads of GICC_IAR (continued)

State	GICC_IAR read GICC_CTLR.Ack	kCtl Returned interrupt ID				
H e ed e a G 0	N - ec e	I e ID 1023				
	Sec e	ID fG 0 e				
N e d e a		I e ID 1023				
I e a f e e ed e b CPU e face d ab ed		I e ID 1023				
a. Of ffce be a ed e ce	f a b e CPU e face e ab ed.					
// bits(32) ReadGICC_IAR(integer cp pendID = HighestPriorityPend if (IsGrpOInt(pendID) && (<pre>// ReadGI CC_I AR() // ===================================</pre>					
<pre>pendID = 1023; else if !NS_access && (GI pendID = 1022;</pre>	<pre>// Highest priority is Group 1 CC_CTLR[cpu_id].AckCtl == '0') then</pre>	I				
cpul D = 0;	// Must be zero for non-SGI ir	nterrupts				
if pendID < 16 then sgiID = SGI_CpuID(pendID	// 0 15 are Software Genera 0); // value is IMPLEMENTATION DEF	·				
if pendID < 1020 then AcknowledgeInterrupt(pendID)	// Check that it is not a spur; // Set active and attempt to c	•				
rval = 0; rval <12: 10> = sgi ID; rval <9: 0> = pendI D;						
return(rval);						

4.4.5 End of Interrupt Register, GICC_EOIR

F e 4-28

```
T e GICC_EOIR c a ac e c a e:
Purpose
                             e e f e CPU e face e e :
                         e
                                          f e ecfed e
                             e ed e ce
                      a c
                    a GIC 2
                                          e a a e GICC CTLR.EOI de b
                             e e a , e
                       d ca e a e e face
                                          d e f
                                                       d f e ec f ed
               See P
                                              a e 3-38 f e f a
                                                ece a d ead f
                                                              a I e
Usage constraints
               A e
                       e e c e d
                                           e
                    ed e Re e . A a d ead a ead a e a a d e
                                                              ID, a
                         ID.
                      e
Configurations
                  e e a a ab e a c f a f e GIC. If e GIC
                                                                   e
                    Ее
                              e e C
Attributes
              See Tab e 4-2 a e 4-76.
```

Figure 4-28 GICC_EOIR bit assignments

Tab e 4-36 e GICC_EOIR b a e .

e GICC_EOIR b a e .

```
See P
                                a e 3-38 f
                                           e f a
                                                    ab
                                                          e effec f a
е е.
F e e ead fa a d I e IDf
                            e GICC IAR, e c ec ed ce
                                                          ef a ac
  e GICC EOIR. T e a e
                       e
                            e GICC EOIR
                                          be e e ID ead f
                                                             e GICC IAR.
If a ead f e GICC IAR e
                       e ID fa
                                         , faede
                                 e
                                                       a e
                                                             a e a c e
```

```
F e ed e , e de f e GICC_EOIR be e e e e f e de f e
    ed e e . Be a UNPREDICTABLE fe e :
                           e GICC_IAR a d e e GICC_EOIR a e
                    ead f
    e de c a
              e e GICC EOIR d e a c a ac e e , e ID fa
                                                             е.
T e effec f
             GICC EOIR
                         a a d e ID UNPREDICTABLE fa f e f
            e d e
                    ac ea ad e a e ead f
                                             e I e Ac
     e a e
                                                           ed e e e
             a d ac
                      ed ed e
     e d ca ed e a a ead bee b ec a EOI e e.
      e e a
               e a a GIC 1
                          e e a
                                        e GIC Sec E e
                                                         , ee e f e
     ec f
              e f a :
   B
                GICC EOIR, GIC 1 S
                GICC EOIR, GIC 2 a e 4-140.
```

Behavior of writes to GICC_EOIR, GICv1 with Security Extensions

Tab e 4-37 a b e e f a e e GICC_EOIR.


Table 4-37 Effect of the Security Extensions on writes to GICC EOIR

Interrupt status		GICC_EOIR write	GICC_CTLR.AckCtl	Active status removed
G	0	N - ec e	N	
		Sec e		Ye
G	1	N - ec e		Ye
		Sec e	1	Ye
		Sec e	0	UNPREDICTABLE

W e GICC_CTLR.Ac C == 0, e de e e e e f GICC_EOIR e e a e GICC_IAR ead a e de e de f Sec e a d N - ec e e e acce e . T ea :

a Sec e e GICC_EOIR c e d e ece Sec e ead f GICC_IAR
a N - ec e e GICC_EOIR c e d e ece N - ec e ead f GICC_IAR
a Sec e e e GICC_AEOIR c e d e ece Sec e ead f GICC_IAR.

We GICC_CTLR.Ac C == 1, e de e e e f Sec e GICC_EOIR e e a e GICC_IAR ead a e acc f e ec e e f e GICC_IAR acce e . T ea a a Sec e e GICC_EOIR c e d e ece ead f GICC_IAR, e a d e f e ec e e f a ead f GICC_IAR.



Behavior of writes to GICC_EOIR, GICv2

```
See P
                                               a e 3-38 f e e a f a ab e effec f e
              GICC EOIR, a dab
                                    be e a a
                                               f e GIC
                                                           d a d e deac a e e a
              GIC 2
                     e e a
              I a GIC 2
                       e e a , e GICC CTLR.Ac C
                  GICC EOIR
                             ed f
                                          G
                                     ce
                  GICC_AEOIR
                                            G
                               ed f
                                      ce
                                              1 e
              I a GIC 2 e e a a c de e GIC Sec
                                                     Ее
                                           e be a f Sec e acce e GICC EOIR a d GICC AEOIR
                  GICC CTLR.EOI deS c
                  GICC CTLR.EOI deNS c
                                           e be a f N - ec e acce e GICC EOIR
                    e GICC_CTLR.Ac C e 0:
G
                       aN - ec e e GICC EOIR
                                                  c e
                                                                  ece N - ec e ead fGICC IAR
G
                       a Sec e e e GICC AEOIR
                                                                   ece Sec e ead f e
                                                   c e
                                                         d
                                                            e
                       GICC AIAR.
                            , f a GIC 2 e e a , e ec
                                                          e e f e GICC_EOR acce, a d e a e f
              Tab e 4-38
                                                d effec fa a dGICC EOIR e. I a
               e GICC CTLR.Ac C b, de e e P
              a e a e e e ed e e a f e Ac e P e Re e , e
                                                                          d cea ab
              e e e Sec e Ac e P e Re e, GICC_APR, N - ec e Ac e P e Re e, GICC_NSAPR If e GIC d e e e e GIC Sec E e , e e e f e Sec e
              GICC EOIR acce e a
```

Table 4-38 Priority drop effect of GICC_EOIR writes

GICC_EOIR access	GICC_CTLR.AckCtl	Highest priority active interrupt	Effect
N - ec e	-	G 1	Pe f d f G 1 e .I e Ac e P e e e , c ea e e ac e G 1 e e
N - ec e	-	G 0	A c ec a UNPREDICTABLE. T acce affec e e fac eG 0 e e . Note T e e a e a implementation defined effec . F e a e, a e e a cea e e ac eG 1 e e eAc eP e e e .
Sec e	0	-	Pe f d f G 0 e . I e Ac e P e e e e ac e G 0 e e e
Sec e	1	-	Pef d.Te, ad d, ae acc f e .I eAc eP e e e, cea e e ac e e e.T ca bee e aG 0 aG 1ac e de ed c e e.If e e ac e e e f b G 0 a dG 1ae e a e, e effec UNDEFINED.

Tab e 4-39 , f a GIC 2 e e a , e ec e e f e GICC_EOR acce , a d e a e f e GICC_CTLR c b , de e e e e a a d GICC_EOIR e deac a e e de f ed e . If e GIC d e e e e GIC Sec E e , e e e f e N - ec e GICC_EOIR acce e d a .

Table 4-39 Deactivate interrupt effect of GICC_EOIR writes

GICC_EOIR access	GICC_CTLR.AckCtl	EOlmode bita	Identified interrupt	Effect
N - ec e	-	0	G 1	I e deac a ed
N - ec e	-	0	G 0	Acce ed
Sec e	-	0	G 0	I e deac a ed
Sec e	1	0	G 1	I e deac a ed
Sec e	0	0	G 1	UNPREDICTABLE
-	-	1	-	I e e a ac e

a. F a GIC 2 e e a a d e c de e Sec E e

F a GIC 2 e e a a c de e Sec E e , GICC_CTLR.EOI de ca ed:

GICC_CTLR.EOI deS f Sec e acce e GICC_EOIR. T e a a e Sec e acce e GICC_AEOIR

GICC CTLR.EOI deNS f N - ec e acce e GICC EOIR.

4.4.6 Running Priority Register, GICC_RPR

```
T e GICC RPR c a ac e c a e:
                                            f e CPU e face.
Purpose
                  I d ca e e R
Usage constraints
                                              e CPU
                  If ee
                             ac e e
                                                     e face, e a e e
                                                                              e Id e
                       — Note
                  S f a e ca
                                de e
                                       e e
                                               be f
                                                        e e ed
                                                                     b f
                                                                             a ead f
                   e
                       e .
                  If e GIC
                               e e
                                      e Sec
                                               Ее
                                                        , e a e e
                                                                     edb a N - ec e ead f
                            f e d
                    e P
                        0x00 f efed a e e
                                                a 0x80
                         eN - ec e e
                                        f e P
                                                     a e f e f e d a e 0x80
                                a
                                     ee N
                                                                       G
                              a e 4-81.
Configurations
                                                        f e GIC. If e GIC
                  T
                           e
                              a a ab e
                                        a c f
                         E e
                                              C
                  Sec
                                           e
Attributes
                  See e e e
                                         Tab e 4-2
                                                     a e 4-76.
  e 4-29
                e GICC RPR b a
                                     e
                                                                    8 7
                                                                                         0
          31
                                    Reserved
                                                                              Priority
```

Figure 4-29 GICC_RPR bit assignments

Tab e 4-40 e GICC RPR b a e .

Table 4-40 GICC_RPR bit assignments

```
Bit
                    Description
          Name
                    Re e ed.
  [31:8]
          P
  [7:0]
                    Tec e
                                                   e CPU
                                                           e face.
Tef
               e d c de
                                e effec f e GIC Sec
                                                          Ее
                                                                       acce e
                                                                                         e :
// ReadGICC_RPR()
// ========
//
// Value of GICC_RPR read by a processor access
//
bits(8) ReadGICC_RPR()
   read_value = GICC_RPR<7:0>;
   if NS_access then
                                                      // A non-secure GIC access,
       if read_value<7> == '0' then
                                                            therefore, adjust value.
           read_value = '00000000';
                                                      // A secure priority value, RAZ
           read_value = LSL((read_value AND P_MASK), 1);
   return(read_value);
```

4.4.7 Highest Priority Pending Interrupt Register, GICC_HPPIR

T e GICC HPPIR c a ac e c a e: ID fa ID, a d **Purpose** I d ca e e I e ae, f e e d e CPU e face. ID fa Usage constraints Ne e e e I e a ac eaded .Re e f a SGI a ce e e a If e GIC e , e a e e ed b a ead f GICC HPPIR ca de e d : e a e f GICC_CTLR.Ac C f e GIC E e e e e Sec , e e e e e acce Sec e N - ec e: See E S \boldsymbol{E} GICC HPPIR. Configurations f e GIC. If e GIC T aaabe acf Ее e Attributes See e e e Tab e 4-2 a e 4-76. F e 4-30 e GICC HPPIR b a e 31 13 12 10 9 Reserved **CPUID** PENDINTID

Figure 4-30 GICC_HPPIR bit assignments

Tab e 4-41 e GICC_HPPIR b a e .

Table 4-41 GICC_HPPIR bit assignments

Bit	Name	Description				
[31:13]	-	Re e ed.				
[12:10]	CPUID	O a ce e e a , f e PENDINTID fed e e ID fa SGI, fed c a e CPUID a e f a e . T de fe e ce a e e a e d e e . I a e ca e fed RAZ.				
[9:0]	PENDINTID	T e e ID f e e e d e . See Tab e 4-42 a e 4-144 f e f a ab e e fN - ec e ead f e GICC_HPPIR e e GIC e e e Sec E e .				

Effect of interrupt grouping and the Security Extensions on reads of the GICC_HPPIR

```
If a CPU e face e , e e a ead f e GICC_HPPIR e a a d e ID de e d :

e e e e e e d e c f ed a a G 0 a G 1 e
e a e f e GICC_CTLR.Ac C b .
f e GIC e e e Sec E e , e e e GICC_HPPIR ead acce Sec e
N - ec e.
```

```
Read f e GICC HPPIR a d
                                              ID e
                                                                    ID, ID 1022 1023,
                             e
                                  a a d e
                                                              e
ee S
                            GIC
                                                       a e 3-50. Tab e 4-42
                                                                                  b e
GICC HPPIR ead f a CPU
                         e face a
                                            e Sec
                                                    Ее
                                                               a GIC a
                                    e e
                                                                                e
       . If e CPU e face d e
                                 e e e Sec
                                               Ее
                                                                          Sec e
                                                       , e e
                                                              e
                                                                  a a
GICC HPPIR ead de c be e be a
```

Table 4-42 Effect of the Security Extensions on GICC_HPPIR reads

Current state						GICC_HPPIR read	ICC_HPPIR read GICC_CTLR.AckCtl			Returned interrupt ID		
Н	e	e d	e	G	1	N - ec e		ID fG	1	e		
						Sec e	0	S	e	ID 1022		
							1	ID fG	1	e		
Н	e	e d	e	G	0	N - ec e		S	e	ID 1023		
						Sec e		ID fG	0	e		
N	e d	e						S	e	ID 1023		

```
Tef
                                 e effec f e GIC Sec
               e d c de
                                                             Ее
                                                                          acce e
                                                                                          e e:
// ReadGICC_HPPIR()
// ========
//
// Value of GICC_HPPIR read by a CPU access
bits(32) ReadGICC_HPPIR(integer cpu_id)
    // cpu_id identifies the accessed CPU interface
    // GICC_CTLR[cpu_id] is the GICC_CTLR register for that interface
    pendID = Hi ghestPri ori tyPendi ngInterrupt(cpu_i d);
    if ( IsGrpOInt(pendID) && GICD_CTLR.EnableGrpO == '0') ||
       (!IsGrpOInt(pendID) && GICD_CTLR. EnableGrp1 == '0')
    then
        pendID = 1023;
                                          // If required group is not enabled, then no interrupt
    if GICC_MASK_HPPIR
                                          // GICC_MASK_HPPIR indicates the IMPLEMENTATION DEFINED
                                          // choice whether GICC_CTLR. EnableGrp{0,1} being zero
                                          // returns a spurious interrupt
    then
        if ( IsGrpOInt(pendID) && GICC_CTLR[cpu_id] EnableGrpO == '0') ||
           (!IsGrpOInt(pendID) && GICC_CTLR[cpu_id]. EnableGrp1 == '0')
        then
            pendID = 1023;
                                          // If required group is not enabled, then no interrupt
    if pendID != 1023 then
                                          // An enabled interrupt is pending
        if IsGrpOInt(pendID) then
                                          // Highest priority is Group 0
            if NS_access then
                pendID = 1023;
                                          // Highest priority is Group 1
        el se
           if !NS_access && (GICC_CTLR[cpu_id]. AckCtl == '0') then
                pendID = 1022;
    cpul D = 0;
                                          // Must be zero for non-SGI interrupts
    if pendID < 16 then
                                          // 0 .. 15 are Software Generated Interrupts
        sgilD = SGI_CpulD(pendID);
                                          // value is IMPLEMENTATION DEFINED
    rval = 0;
    rval <12: 10> = sqi I D;
    rval <9: 0> = pendID;
    return(rval);
```

4.4.8 Aliased Binary Point Register, GICC_ABPR

```
T e GICC ABPR c a ac e c a e:
Purpose
                ABaP Reefad G 1 e
               Teee a e f
                               e e def ed a (
                                                     GICC BPR.B a
                                                                      +1),
                             ed a e f 0x1-0x4.
                       a e
Usage constraints
               If e GIC
                          e e
                                e Sec
                                       Ее
                                               , acce beb Sec eacce e
Configurations
                                    GIC 2, a d GIC 1
                   e e
                           e e
                                                      e e a
                                                                a c de e
                     Ее
                Sec
                I a GIC e e a
                                a c de e Sec
                                                  Ее
                                                         , GICC ABPR a a a f
                 e N - ec e GICC_BPR, a d e GICC_CTLR.CBPR e 0, a Sec e acce
                   e e e a e a N - ec e acce
                                                  GICC_IAR.
                    -Note -
                    GICC ABPR ed da e GICC CTLR.CBPR e 1. I a GIC
                               a c de e Sec
                                                E e , e GICC_CTLR.CBPR
                       e e a
                     e 1, e be a f Sec e acce e GICC_ABPR
                                                                de ca
                    be a f N - ec e acce e GICC BPR
                             e GICC ABPR a e affec ed b e a e f e GICC CTLR.CBPR
               If e GIC
                                   c de e Sec
                                                Ее
                                                        , GICC ABPR a Sec e
                          e e a
                                           e GICC ABPR, e add e
                e e. If eGIC de
                                      e e
                                                                RAZ/WI.
Attributes
                See e e e
                                   Tab e 4-2
                                            a e 4-76.
F e 4-31
              e GICC ABPR b a
                                                                       Binary
                                    Reserved
                                                                        point
```

Figure 4-31 GICC_ABPR bit assignments

Tab e 4-43 e GICC_ABPR b a e .

Table 4-43 GICC_ABPR bit assignments

Bits	Name	Function
[31:3]	-	Re e ed.
[2:0]	Ва	T e a e f fed c e 8-b e fed a fed, ed de e e e ee, a da b fed. F fed de e e e b a ed e fed ee: Tab e 3-7 a e 3-57, f e ce fG 1 e a GIC a e , e e GICC_CTLR.CBPR b e 1 Tab e 3-2 a e 3-46, f a e ca e . See P a e 3-45 f e f a .

— Note – I a GIC e e a , a a e N - ec e GICC_BPR a e a c de e Sec Ее GICC ABPR ea a, a e, a ce a ca a e Sec e acce e e GIC ce e GICC ABPR, c f f G ca acce e e ee 1 e e

4.4.9 Aliased Interrupt Acknowledge Register, GICC_AIAR

T e GICC AIAR c a ac e c a e: **Purpose** A I e Ac ed e e e f a d ID f e b a a ed G ead e e ead ac a a ac ed e f , acce beb Sec eacce e **Usage constraints** If e GIC e e e Sec E e Configurations T GIC 2. If e GIC e e e e e e e Sec E e GICC_AIAR a a a f e N - ec e e f GICC_IAR, a d a Sec e acce GICC_IAR. e e de ca a N - ec e acce If e GIC e e e Sec Ее a Sec e e e. Attributes See e e e a Tab e 4-2 a e 4-76. e 4-32 e GICC_AIAR b a e 13 12 10 9 0 31 **CPUID** Reserved Interrupt ID

Figure 4-32 GICC_AIAR bit assignments

Tab e 4-44 e GICC AIAR b a e .

Table 4-44 GICC_AIAR bit assignments

Bit	Name	Function
[31:13]	-	Re e ed, SBZ.
[12:10]	CPUID	F SGI a ce e e a , fed de fe e ce a e e ed e e .I e e be f eCPU e face a ade e e e , f e a e a a e f3 ea e e e e a e e a ed b a e eGICD_SGIR CPU e face 3. F a e e fed RAZ.
[9:0]	I e ID	T e e ID.

4.4.10 Aliased End of Interrupt Register, GICC_AEOIR

T e GICC_AEOIR c a ac e c a e: **Purpose** A e d f e e ef ad G W e GICC CTLR.Ac C e e e f e 0, a e 1 e , a d f e a a e GICC CTLR EOI de b de f ed G deac a e e e . F e f ee P a a e 3-38. – Note – I a GIC a e GICC_CTLR.Ac C e e e Sec e GICC EOIR ca be edf e beca e a e a e e affec GICC_NSAPR . GICC APR, **Usage constraints** ece ed ed G 1 e If e GIC e e a c de e Sec E e a Sec e e Configurations e e GIC 2. e e If e GIC , GICC_AEOIR effec e a a a f e e e e Sec Ее - ec e GICC EOIR. A Sec e acce e e a a N - ec e acce GICC EOIR, e ce a e GICC CTLR.EOI deS b ed. See *E* , GICC EOIR a e 4-138 f e f a If e GIC e Sec Ее e e a Sec e e e. Attributes See e e e Tab e 4-2 a e 4-76. e GICC AEOIR b a e 4-33 0 13 12 10 9 CPUID Reserved Interrupt ID

Figure 4-33 GICC_AEOIR bit assignments

Tab e 4-45 e GICC_AEOIR b a e .

Table 4-45 GICC_AEOIR bit assignments

Bit	Name	Function
[31:13]	-	Re e ed, SBZ.
[12:10]	CPUID	O a ce e e a , e ce a SGI, fed c a e CPUID a e f e c e d GICC_AIAR, N - ec e GICC_IAR, acce . I a e ca e fed SBZ.
[9:0]	I e ID	T eI e ID a ef ec e d GICC_AIAR, N - ec eGICC_IAR, acce .

T e effec $\,$ unpredictable fa a e e a e a e e a e e a f e $\,$ e $\,$ GICC $\,$ AEOIR.

4.4.11 Aliased Highest Priority Pending Interrupt Register, GICC_AHPPIR

T e GICC_AHPPIR c a ac e c a e: **Purpose** de a H e P Pe d I e e e f e a d e CPU e face a G e d e 1 ID f a . O e ID f 1023. e e, e **Usage constraints** e I e ID fa e a ac eaded . If eGIC e e e Sec Ее , acce beb Sec eacce e Configurations GIC 2. T e e e e If e GIC e e e Sec Е е , GICC_AHPPIR a a a f e N - ec e GICC_HPPIR, a da Sec e acce e e a e aN - ec e GICC_HPPIR. If e GIC e e e Sec Ее a Sec e e e. Attributes See e e e a Tab e 4-2 a e 4-76.



Figure 4-34 GICC_AHPPIR bit assignments

Tab e 4-46 e GICC_AHPPIR b a e .

Table 4-46 GICC_AHPPIR bit assignments

Bit	Name	Description
[31:13]	-	Re e ed.
[12:10]	CPUID	O a ce e e a , f e PENDINTID fed e e ID fa SGI, fed c a e CPUID a e f a e . T de fe e ce a e e a e d e e . I a e ca e fed RAZ.
[9:0]	PENDINTID	T e e ID f e e e d e , f a e a G 1 e .O e e, e e ID, 1023.

4.4.12 Active Priorities Registers, GICC APRn

T e GICC APR c a ac e c a e: T e e a e IMPLEMENTATION DEFINED e e a de f e e e ac e e-aaee e e a ef a f e e e e implementation defined: **Usage constraints** Α beca e GIC 2 a a ee e ab a e a d e e a GIC a e, e GICC APR e e be ee a GIC e e a e e a a c de e GIC Sec E e , N - ec e acce e affec Sec e e a , a d e a c ec e e e a e e e e a e ba ed. de Sec ead N - ec ec e f e e e. Teee e ae ee GIC 2. T e e e ca a e e e ed GIC 1. Configurations Te be fAc eP e e e e eddeed e be f Pee e e ed, ee Tab e 4-47 a e 4-150. If e GIC d e e Sec E e , e e e e d e ac e e f o G — Note — TeGICC NSAPR e e a a d eac e e f eG 1 e If $e\,GIC$ $e\,e$ $e\,Sec$ $E\,e$, $e\,e\,e$ $e\,a\,e\,ba$ edde Sec e adN - ec ec e, ee R a e 4-77. T e e a : N - ec e acce e d affec Sec e e a $e\,N$ - $ec\,ec\,e\,f$ $e\,e\,e$ e $de\,a\,N$ - $ec\,e$ e f ef e G 1 e , ee SGICa e 3-53. e Sec e c e f e e e e ac ac e efG 0 e _____Note _____ T e Sec e c e f e GICC NSAPR e e ac ac e e f G 1 e See e e e a Tab e 4-2 Attributes a e 4-76. —— Note — T e e e e a e implementation defined, b ARM ec ed a, e eee e ae e e ed, e f e de e ec . $S \qquad E$ GICa e 3-53 a d *T* a e 3-57. T ea e e a f f e P ee e e ace e e a f f e ee e e ace, a Tab e 4-47 a e 4-150 b e. b e a ed a ea a e 3-45 f e f a ab See P a d ee Pedcabe e e a a a eed f e GICC APR e e a e a ed bef e e d a d e edafe e .H e e, fa d ffe e a e e e e e e, fa e a e e e e e d e a , be a UNPREDICTABLE. Teeab:

e GICC APR a d e GICC NSAPR c de a b f eac ee e e e e e

ARM ec ed a fae e ee e e

e

f e efa ade

```
I a e e a a c de e GIC Sec E e :  N \text{ -Sec e e e acce e } \quad \text{acce b c e d ee e e e e N -Sec e }    ace, b \text{ e e N - ec e e f e e, ee S}    GIC \qquad S \qquad E \qquad \text{a e 3-53}    \text{e GICC_NSAPR e e } \quad \text{de e D b e f e ac e e f e G 1}    \text{Tab e 4-47} \qquad \text{e GICC\_APR} \qquad \text{e e a} \qquad .
```

Table 4-47 Active Priorities register implementation

Minimum value of Secure GICC_BPR	Minimum value of Non-secure GICC_BPR	Maximum number of group priority bits	Maximum number of preemption levels	GICC_APRn implementation	View of Active Priorities Registers for Non-secure accesses ^a
3	4	4	16	GICC_APR0[15:0]	GICC_NSAPR0[15:8] a ea a GICC_APR0[7:0]
2	3	5	32	GICC_APR0[31:0]	GICC_NSAPR0[31:16] a ea a GICC_APR0[15:0]
1	2	6	64	GICC_APR0- GICC_APR1	GICC_NSAPR1 a ea a GICC_APR0
0	1	7	128	GICC_APR0- GICC_APR3	GICC_NSAPR2- GICC_NSAPR3 a ea a GICC_APR0-GICC_APR1

a. I a GIC e e a a c de e GIC Sec E e .

4.4.13 Non-secure Active Priorities Registers, GICC_NSAPRn

T e GICC_NSAPR c a ac e c a e:

See $A \qquad P$

ее.

R , GICC APR

```
T e e a e IMPLEMENTATION DEFINED e e
Purpose
                                                  de
                                                 e e a . T e e a e e a a e
                     e ac e
                                    e-aaee
               e e f G 1 e
              S f a e
                        e c ec ed
                                ce
                                      ca a e
                                            e
                                                 e ec
                                                        e e ac e
               b :
                        e GICC APR e e
                                         a e
                                              e
                                                 e e aef
                        e GICC NSAPR e e
                                           a e
                                                   e e aef
                                                e
               I a
                   e e a a c de e Sec E e :
                    e e e e e a N - ec e acce e ca
                                                       e fe e
                                                              Sec e
                   Sec e f a e e c ec ed ce ca a e e e e c e e ac e
                       e a e e GICC_APR a d e GICC_NSAPR e e .
Usage constraints
              Α
                      ef a f e e e e IMPLEMENTATION DEFINED:
                   beca e GIC 2 a a ee e ab
                                             a e a d e e a GIC a e, e
                   GICC NSAPR e e
                                       be e e a GIC
                                                       e e a
                         e e a
                                a c de e Sec
                                                 Ее
                                                        , eee e ae
                   acce be
                           b Sec e acce e.
Configurations
              Teee e ae ee
                                    GIC 2
                                            e e a
                                                    a c de e GIC Sec
               E e . T e e e ca
                                    a e e e ed GIC 1.
               TeeaeSecee e.
               Te be fAc eP e e e
                                          e e ed de e d
                                                         e be fee f
                           ed, ee Tab e 4-47 a e 4-150.
                     e e
Attributes
               See e e e
                            a Tab e 4-2
                                        a e 4-76.
             eeSec e f aeeeaeG 1 e
                                            e G 0
e e beaee ca ee e ed ace. Teefe, e e ed GICC_NSAPR e e e de ca fa eGICC_APR e e e, b ca eace
fG 1 e a e a G 0 e . If eGIC e e a c de eSec E e
           affeee e ca beacce ed b N - ec e faeacce e N - ec e c e
f\ e\ GICC\ APR\ e\ e\ , b\ e\ e\ acce\ e\ e\ a\ N\ -ec\ e\ e\ f\ e\ e
                                                            e, a Tab e 4-47
  a e 4-150
```

a e 4-149

e f a ab

e

e e a

f e e

4.4.14 CPU Interface Identification Register, GICC_IIDR

T e GICC_IIDR c a ac e f e CPU e face. Purpose f e e e a d e **Usage constraints** N аес a Configurations T e e aaabe acf f e GIC. If e GIC Ее Sec e C Attributes Tab e 4-2 See e e e a e 4-76. F e 4-35 e GICC_IIDR b a e 20 19 12 11 31 16 15 0 Architecture ProductID Revision Implementer version

Figure 4-35 GICC_IIDR bit assignments

Tab e 4-48 e GICC_IIDR b a e .

Table 4-48 GICC_IIDR bit assignments

Name	Description
P d c ID	A IMPLEMENTATION DEFINED d c de fe.
Ac ec e e	Teaef feddeed eGICacecee, af: 0x1f GIC 1 0x2 f GIC 2.
Re	A IMPLEMENTATION DEFINED e be f e CPU e face.
І еее	C a e JEP106 c de f e c a a e e ed e GIC CPU e face: ^a
	Bits [11:8] T e JEP106 c a c de f e e e e . Bit [7] A a 0. Bits [6:0] T e JEP106 de c de f e e e e .
	P d c ID A c ec e e

4.4.15 Deactivate Interrupt Register, GICC_DIR

```
T e GICC_DIR c a ac e c a e:
                We
                                                               , a de c bed
Purpose
                                      e a a ed f
                                                  e
                                                       deac a
                                               a e 3-38, a
                                                               e e deac a e e
                                                         e
                 ec f ed e
                W e
Usage constraints
                                    a e a effec
                          e e
                                               e :
                              e e a
                     f a GIC
                                        a d e
                                                 c de e Sec
                                                               Ее
                     GICC_CTLR.EOI de
                                        e
                     f a GIC
                               e e a
                                        a c de e Sec
                                                         Ее
 G
                         f Sec e acce e
                                          e e e , GICC_CTLR.EOI deS
 G
                         f N - ec e acce e
                                             e e e GICC CTLR.EOI deNS
                If e e e a EOI de b
                                    0 e e effec f
                                                      e e acce
                                                                  UNPREDICTABLE.
                           de f ed
                                    e GICC DIR
                                                  ac e, a d
                effec f e e e unpredictable. T ea a GICC_DIR
                                                                       e
                              f
                                   c e e a bee a a d GICC_EOIR GICC_AEOIR
                U e GICC EOIR a d GICC AEOIR
                                               e, ee
                GICC DIR
                                 ded e ee e e e e
                                                              e
                                                                     ec
                                         e GICC DIR
                ARM ec
                          ed a eae
                                                          e 32-b a e e
                                                                        ed b
                          GICC_IAR GICC_AIAR ead.
                       d
Configurations
                    e
                       e
                            e e
                                     GIC 2. T e e e ca
                                                          e e ed GIC 1. If e GIC
                   e e
                          e Sec
                                 E e
                                             e e C
Attributes
                See e e e
                                    Tab e 4-2
                                              a e 4-76.
    — Note -
Тее
        e
          e e
                  deac a e e
                                       a c a
                                              de .
  e 4-36
              e GICC_DIR b a
                                                13 12
                                                       10 9
                                                                             0
         31
                                                   CPUID
                          Reserved
                                                                InterruptID
```

Figure 4-36 GICC_DIR bit assignments

Tab e 4-49 e GICC DIR b a e .

Table 4-49 GICC_DIR bit assignments

Bit	Name	Description
[31:13]	-	Re e ed, SBZ
[12:10]	CPUID	F a SGI a ce e e a , fed de fe e ce a e e ed e e . F a e e fed RAZ.
[9:0]	I e ID	T e e ID

G

Behavior of writes to the GICC_DIR

```
Reade feaefeGICC_CTLR.AcCb:
                ecfed e , e a d e f e e a e
                f \quad e \quad e \quad e \quad a \quad \quad c \quad de \quad e \, Sec \quad \quad E \quad e \qquad \quad , \, a \quad a \quad d:
                    Sec e e GICC_DIR deac a e e ec f ed e , e a d e f e e a e
G
                        0 G 1
                    N - ec e e GICC_DIR deac a e e ec f ed e f a e G 1.
                    A a d e e a ecfea e a ace, a df c e e a bee a cce f
                      e GICC_EOIR GICC_AEOIR.
                      ebea fad e GICC_DIR.I a e e a
                                                             a d e
            Sec E e , a d e a e e be a f Sec e GICC_DIR e .
```

Table 4-50 Behavior of GICC_DIR writes

GICC_CTLR.AckCtl	GICC_DIR write	Inte	rrupt group	Effect	
	N - ec e	G	1	I e	deac a ed.
	N - ec e	G	0	W e	ed.
	Sec e			I e	deac a ed.

4.5 Preserving and restoring GIC state

e e e e a eade e e a e f e GIC, a c a e . F e a e: d e d e a e f e CPU a e a a e ce e e a ce a a , e c a be ee a ac e. f c a , GIC 2 de: a e a d e e e ac e a e e d GICD_ISACTIVER a d GICD_ICACTIVER. —— Note – I eea c a add a a e, c a ac e b e ce ce f SGI, beca e c add a a e e edd e e e a .F e a e, e a a e e e a d e e GIC a e b a e Se -ac e b f GICD_ISACTIVER be ca ab e f a a d e a ac e a e f a .

4 Programmers' Model 4.5 Preserving and restoring GIC state		
4.5 T Teserving and Testoring Gree state		

GIC Support for Virtualization

```
d ced GIC 2, a d
                                                                e e a GIC
T caedecbe eGICV aa
                           Ее
                                                        e e
                                   e ARM V a a E e
                                                       .Ica
 a e
         a ea e ce
                           e e
                                                                e f
    \boldsymbol{A}
                  GIC
                                                  a e 5-158
            GIC CP
                                 a e 5-160
    GIC
                               a e 5-167
           CP
    T
                      a e 5-178
           CP
    GIC
                              a e 5-179.
```

5.1 About implementing a GIC in a system with processor virtualization

W a GIC a c de e GIC V a a E e ,a a ac e a ce a c de e ARM 7-A V a a E e c ca e a a CPU e face e GIC. T e a ac e ece e a e f e face, a d ca d e e e f ca e .

A e a de a IRQ, a a e de ed f a a ac e a e ,a d, c c eGIC, a a e e a e a de a caed ca e .I a e eGIC a efacec e e a a e a CPU eface. A a f c , e e da e eL e e, a a e a b e f eGIC a efacec e e e.I a e e a dGIC e e de a a d b , a a ea a a a c e a e ca GIC d b .

— Note —

e e ef e a ce fa ca IRQ, a e a e eda

See S E a e 1-16 f e f a .

I de c f ce a a , a a ac e a G e OS, a a ca . I a c e , e e a d G OS a e .

We e e e ece e a IRQ, dee e e e e e e f ef, f a a ac e. If f a a ac e dee e c a ac e a de e e e a d e e a e a e , ee M GIC CP a e 5-160.

GIC a e face c e e . T e e a e a a e e e e , acce ed b a e , a f a e. See M GIC CP a e 5-160 f e f a .

GIC a CPU e face e e . T e e e e de e a CPU e face acce ed b e c e a ac e a c e c ed ce . I e e a , e a e e a e f a a e GIC ca CPU e face e e , b e e a e e e def ed b e L e e .

A a ac e c ca e e a CPU e face, b ca de ec a c ca a GIC ca CPU e face.

G

G

G

G

```
GIC
                 a e 4-74 de c be e a
                                                     eGIC e e,
                                        c e
                                                                    c
                                                                             a :
                GICH_ d ca e a e e de c bed GIC
                                                                            a e 5-167
    a a e a
    a a e a
                GICV d ca e a e e de c bed
                                            GIC
                                                      CP
                                                                            a e 5-179.
           ca CPU e face, e
                               a CPU e face
                                               a a
                                                                           e d
 e
       a
          ff c e
                     .Н ее, е
                                   a ed e
                                               a
                                                    a e
                                                             a e
                                                                 a a
                                                                          ca e
                                            0
T e L
      e
          e
              d ca e
                     e e e e
                                      G
                                               G
                                                    lad e ef e
                                                                            a ed a a
               a FIQ.
   a IRQ
          a
Те
         ac
             e:
      a
           ed e a
                                     f
                                          e I e
    ac
                            b ead
                                                   Ac
                                                         ed e Re e.
                        e
                                     ce
                                                       eEd fI e
      d ca e
              e
                  a c
                         e ed
                             e
                                           b
                                                                    Re
                                                                         e .
           da e e L e e . See A
                                                                         a e 5-162 f
       e
  e f
        a
   e 5-1
                de f
                                  a GIC
                                          a ARM 7-A
              e
                          e e
                                                       ce
                                                                   e e
                                                                              ce
          Ее
   a a
```




Figure 5-1 Implementing the GIC with an ARM processor that supports virtualization

5.2 Managing the GIC virtual CPU interface

```
de c be e ARM de f
                                      a ARM 7-A ce a ee e ce
            V a a E e
                         a fae, aae eGIC
                                                a e face c
                                                         e e,c
            List registers U ed def e e ac e a d e d
                                                          e a CPU e face. T e c e
                                              a e f
                      a ac eacce e e e
                                              d ec , e a CPU e face.
            Management registers
                      U ed a a e e a CPU e face, a d a e a d e e e e c be ee
                        a ac e.
            O e ce , e e :
                c f e IRQ be a e H de, a a de a IRQ e f
                  e e a e 2 N - ec e add e a a
                     a a G e OS acce e
                                       e GIC D b
G
                                                 e e, a ca dee e e a
                    d b e f eac
                                       a ac e
G
                                                 e GIC a e face c e e
                    e e a e a ac e ca
                                            acce
G
                     e a eGICCPU e face e e add e
                                                           eGIC a CPU e face e e .
                                                 ace
                c f e e e ed a e a ce e f e a CPU e face, ee M
                   a e 5-164.
                          , ad cebeee, e a ace. We a a a ace,
             e\,L\quad e\quad e\quad def\,\,e\,\,e\,\,e\,\, \qquad a\,\,a\,e\,\,b\,e\,\,\quad a\quad a\quad ac\,\,e.
            We ece e a ca IRQ, e e de e e e e dde a f e e
                                                                        ad e e e:
                P ce e e e e f, f e a e f e IRQ a a e a ce e f e
                                                                         a CPU
                  e face. I e deac a e e ca e
                Geeaea a e . Deed e e
                                                      ad ea eed
                                                                    a ac e, e
                   e a e e f e f ac :
                    If \quad e \quad e \quad \qquad f \quad e \ c \quad e \quad \qquad a \quad ac \quad e, \quad da \ e \quad e \ L \quad e \quad e \quad \qquad de \ a \quad f \quad e \quad e
G
                           e e a a e b e e c e a a c e. If e e ace e L
                     e e , a e e c e e de a ca be added a a a e a e. See L
                                                   e f a .
                                         a e 5-161 f
                                    f ad ffe e
                                               a ac eb a dea f e e a a f
G
                    Rec d a e e
                     e e aea caed a
                                              a ac e.
                    S ce adffee a aceaca adee e .I d
G
                     e a e f e c e a ac e, e f a e L e e ,a d
                     e a eL e e, dcae e e aef e e a ac e, c d
                     aef e e a a a ed.
                 a ac eacce e GIC a CPU e face e e . T e e e e a e e a e e a f a
            a e ca CPU e face e e , a d, a ca e e a e a ac e be e e acce
                ca CPU e face. T e e acce e da e e a e a d a b
                                                          eL e e.
                                               e e a CPU e face d ca e e a
            We e a aceadea a e,
            f \quad ed \qquad ce \quad . \ T \quad e \quad a \quad CPU \quad e \quad face \quad a \quad \quad c \quad \quad e \quad \quad e \quad \quad ca \quad D \quad \quad b \quad \quad a \quad d \quad e
                ca D b e deac a e e e .
               — Note —
            a f e GIC a c ec e. I ed b e ARM 7-A A c ec e V a a
            M , ARM 7-A ARM 7-R f e f a .
```

```
T e e a de f ec de c be :

L
C
A a e 5-162
GIC a e 5-164
S - a e 5-165
GIC E a e 5-165.
```

5.2.1 List registers and virtual interrupt handling

W a GIC e e a a c de eV a a E e , a e e L e e a a e f e a e . T e a be f e a a e e e d , ac e, ac e a d e d , ca e ceed e be fL e e a a abe. If a e , e e ca a e e e ac e e e e e , a d a e e e e e ba ed e . T e ef e:

TeL e e c dea ac e, ac eaded, e .V a CPU e face acce e b e a ac e da e eL e e, a d a a EOI e e f e a ac e deac a e a e e .H e e, e a ac e ca e a EOI e e f a e bef e e e e e a caedac e e e a L e e.I cae, e EOI e e ca da e eL e e .

```
O e - e e a ed e ca be ac e a d e d .
```

T a a e1-N e a d de, a e a e a e a e f e a ac e a e A e a e f e be ece a e e ab d ab a a CPU e face.

```
TeGICV a a E e c de ef fea e a e a d :
P d f c a e a a e f e deac a , ee C

Ma e a ce e a e e e , ee M a e 5-164.
```

5.2.2 Completion of virtualized physical interrupts

We a ca e , ARM ec e d a, f eac CPU e face a c e d a ce a a ce e d a ce e e GICC_CTLR.EOI deNS b e 1. T ea a e e acce e e GICC_EOIR e e d e f e CPU e face b d e deac a e e e ca be e e ca be a ed e ce .

ARM ec e d a ca e c e c f e f e a a e e :

1. EOI

2. e deac a .

Tee e a e e a ed e de a a f : 1. Afe ece a ca e , e e ef a EOI e e f e ca e e GICC_EOIR GICC_AEOIR e e . Af e EOI, a ce ed e a e , e e f e CPU e face ea a e e ca ece e e ca e . T e ab e e e e e e e a e a e, d e f e b a e EOI ced e f - a e d ca e de c bed Ga e 3-37. ----- Note --T e e a a e a e e ca e ece EOI. T beca e e e a e bee deac a ed. T e e e e f be a e e ca e ece b ec $e\hbox{-} \quad a\ ed \quad e \quad e \quad bef \quad e\ be \quad ce \quad ed\ b \quad e \quad \quad a\quad ac\quad e.$ $c \ e \ d$ $ca \ e$, $ded \ a \ b$ $f \ e \ f$ $c \ d$ $a \ e \ e$: e GICV CTLR.EOI de b e 0 e GICH LR .HW b e 1. A e a e , f e GICV CTLR.EOI de b e 1, e a ac e e e GICV DIR e e deac a e e e

If e GICH_LR .HW b e 0, e e deac a e e ca e e f. ARM

e e deac a e e SGI b

ac e e GICV EOIR, ee M

e GICC_EOIR

e d e f e f e d f deac a ca SGI a a e e d a a ac e:

e a EOI a e a ce e e GICC_DIR e e afe e a

e GICC DIR e e af e e a ac e

a e 5-164 f e f a .

```
Te ea feee e:
   GICV_IAR and GICV_AIAR
              a ac e ead GICV_IAR GICV_AIAR ac ed e a e . A
               ID e ed e:
                e e
                      e ac
                               ed e
                        e
                             ead be ac
                                        ed ed
                a GIC e a e
                                c ee e de a e a e ac
                                                        ed ed a
           CPU e face a e b e ca a d a CPU e face.
   GICV_EOIR and GICV_AEOIR
           T e EOI e e
                         e e I e ID a d CPUID a e ead e e e
               ed ed. A e e a a e e e , GICV_EOIR GICV_AEOIR c ea e
                                     ac e e e Ac eP e Re e,
                 bacaed e e
           GICH APR:
               We e e
                           ac e e
                                     aG 0 e,
                                                    e a
                                                           ae a e
               ead f GICV IAR GICV EOIR:
G
                  c ea e ee b GICH APR
                  f GICV CTLR.EOI de cea ed 0, e e e ac e a e e
G
                       d L e e
                   f GICV CTLR.EOI de c ea ed 0 a d e GICH LR .HW b e 1,
G
                  deac a e e c e d
                                     ca e eD b
                           ac e e
                                     aG 0 e , e effec f
               GICV AEOIR UNPREDICTABLE.
               We e e
                            ac e e aG 1 e ,
                                                    e a
                                                           ae a e
               ead f GICV AIAR GICV AEOIR:
G
                  c ea e ee b GICH APR, a d
                  f GICV_CTLR.EOI de cea ed 0, e e e ac e a e e
G
                  c e d L e e
                   fGICV CTLR.EOI de c ea ed 0 a d e GICH_LR .HW b ==1, deac a e
G
                   ec e d ca e eD b
               Wee e
                                     aG 1 e , e effec f
                           ac e e
               GICV_EOIR UNPREDICTABLE.
           Tab e 4-37 a e 4-139
                               GICV AEOIR affec ed b GICV CTLR.Ac C.
   GICV HPPIR and GICV AHPPIR
           F e a CPU e face:
              a ead f GICV HPPIR e e G 0 e d
               a ead f GICV AHPPIR e e G 1 e d e
                                                 e e
                               GICV HPPIR affec ed b GICV_CTLR.Ac C .
           Tab e 4-42
                   a e 4-144
  GICC DIR e a e ed f deac a SGI:
        e SGI N-N a d
                     de
        e e a e e e a ed e e a a de ce.
```

A a ac e ca deac a e e e f a :

GICV_CTLR.EOImode == 0

T e GIC deac a e a d a e e d ec , a , GICV_EOIR d fa e a d deac a e a e . T e GICH_LR

```
G 1 a e a e e ab ed.
G
   0
     a e a e d ab ed.
   1
             a e d ab ed.
       a e
Teeae ed
             e \qquad \qquad e \; L \quad e \quad e \; .
A ea e EOI e e cc
                     adL e ee f ec e d
Teeae ade e, eade , eL e e.T a def c d .
     eL e e e a ece ed a EOI e e .
      I S R
                  , GICH MISR a e 5-172 f e f a ab
                                                        a d
     faeace e.
```

5.2.6 Software-generated interrupts

Tef effae-eeaede e:

Hypervisor-generated interrupts

A e ca e e a e a e a d a e a c e d ca e , b c ea a e e L e e e GICH_LR .HW b c ea ed 0.T e e ca c e e a ea a a a ac e ead e GICV_IAR GICV_AIAR e e a ac ed e e e , b e e e e a :

a SGI, a CPUID a e ded add e e ID

a PPI SPI, e CPUID a e e 0.

T e e ca a e e CPUID a e, b bec e e e f e d ca ed b e GICH_LR .V a ID f e d. W e e EOI f ca e e a CPU e face, e L e e a e affec ed, a d f ca e e D b . See L

Distributor-generated interrupts

Beca e e a d a e e deac a ec a d e SGI , e e a e SGI a f e D b e a e a a e - e e a ed e . T e e ca a e e GICH_LR .CPUID f e d, beca e f e d e ed be e a ea a f e a SGI. See \overline{C} a e 5-161 f e f a ab deac a a ed SGI .

5.2.7 GIC Virtualization Extensions register mapping

I a GIC e e a a c de eV a a E e , e GIC de a a CPU e face, a c e e e f a e face c e e , f e ac ce e e . T e GIC a e e e a e face c e e acce b e e f a :


R , GICH LR a e 5-176 f e f a .

Redirection through a common base address

T e e a c de a f e face c e e . Eac ce e e ca acce GIC a e face c e e GIC a e face c e e GIC a e face c e e f a ce .

Processor-specific base addresses

F e 5-2 a e 5-166 e e a .



[†] Use of the processor-specific base addresses is shown in full only for accesses by processor 0

Figure 5-2 GIC virtual interface control register mappings

5.3 GIC virtual interface control registers

T e GIC a e face c e e a e a a e e e e . C f a f a e e ce e e e a e acce b e b a e , a f a e.

Note

A GIC e e a e 32-b de. Re e ed e e add e e a e RAZ/WI.

Tab e 5-1 e e e a f e GIC a e face c e e .

Table 5-1 GIC virtual interface control register map

Offset	Name	Type	Reset	Description
0x00	GICH_HCR	RW	0x00000000	H e C Re e
0x04	GICH_VTR	RO	IMPLEMENTATION DEFINED	VGIC T e Re e
0x08	GICH_VMCR	RW	IMPLEMENTATION DEFINED	V a Mac e C Re e
0x0C	-	-	-	Re e ed
0x10	GICH_MISR	RO	0x00000000	Ma e a ce I e S a Re e
0x14-0x1C	-	-	-	Re e ed
0x20	GICH_EISR0	RO	0x00000000	E d fI e S a Re e 0 a d 1, ee GICH_EISR
0x24	GICH_EISR1	RO	0x00000000	_
0x28-0x2C	-	-	-	Re e ed
0x30	GICH_ELSR0	RO	IMPLEMENTATION DEFINEDa	E L Re e Sa Re e 0 a d 1, ee
0x34	GICH_ELSR1	RO	IMPLEMENTATION DEFINED ^a	- GICH_ELRSR
0x38-0xEC	-	-	-	Re e ed
0xF0	GICH_APR	RW	0x00000000	Ac eP e Re e
0xF4-0xFC	-	-	RAZ/WI	Re e ed f GICH_APR1-GICH_APR3
0x100	GICH_LR0	RW	0x00000000	L Re e 0-63, ee GICH_LR
	-	-	-	_
0x1FC	GICH_LR63	RW	0x00000000	-

a. Eac b a a a c e d L e e e e 1, ea a e e e a e f e e e de e d e be fL e e e e e ed.

5.3.1 Hypervisor Control Register, GICH_HCR

T e GICH_HCR c a ac e c a e:

Purpose T e e c a c b f e a CPU e face.

Usage constraints T e GICH_HCR.E b be e 1 f a a a e a ce e be

a e ed.

Configurations T e e a f e GIC V a a E e .

Attributes See e e e a Tab e 5-1 a e 5-167.

F e 5-3 e GICH_HCR b a e .




Figure 5-3 GICH_HCR bit assignments

Tab e 5-2 e GICH_HCR b a e .

Table 5-2 GICH_HCR bit assignments

Bit	Name	Description
[31:27]	EOIC	C e be fEOI ece ed a d a e a c e d e eL e e.Te a CPU e face c e e fe d a a ca e a a c EOI ece ed. EOI a d c e a a b e Ac e P e e e e, GICH_APR d ca e a c e e . A b e d e c e c e a , fa EOI cc e e a e f fe d 31, fe d a 0. T e a e a ce e a e e d e e e fe d - e a d e LRENPIE b e 1.
[26:8]	-	Re e ed.
[7]	VG 1DIE	VM D ab e G 1 I e E ab e. E ab e e a fa a ea ce e e e a fG 1 e a CPU e face e c ec ed a ac e d ab ed. 0 Ma e a ce e d ab ed. 1 Ma e a ce e a ed ab ed.
[6]	VG 1EIE	VM E ab e G 1 I e E ab e.

Table 5-2 GICH_HCR bit assignments (continued)

Bit	Name	Description
[5]	VG 0DIE	VM D ab e G 0 I e E ab e. E ab e e a fa a e a ce e e a f G 0 e f e a CPU e face e c ec ed a ac e d ab ed: 0 Ma e a ce e d ab ed. 1 Ma e a ce e a ed e GICV_CTLR.E ab eG 0 e 0.
[4]	VG 0EIE	VM D ab e G 0 I e E ab e. E ab e e a fa a e a ce e e a f G 0 e f e a CPU e face e c e c ed a ac e e ab ed: 0 Ma e a ce e d ab ed. 1 Ma e a ce e a ed e GICV_CTLR.E ab e G 0 e 1.
[3]	NPIE	N Ped I e E abe. E abe e a fa a eace e e ed e a e e e eL e e; Ma e a ce e d abed. Ma e a ce e a ed e eL e e c a e e e e d a e.
[2]	LRENPIE	L Re e E N Pee I e E ab e. E ab e e a fa a e a ce e e e a CPU e face d e a e a c e d a d L e e e f a EOI e e : 0 Ma e a ce e d ab ed. 1 A a e a ce e a e ed e e EOIC f e d 0.
[1]	UIE	U def I e E ab e. E ab e e a fa a e a ce e e eL e e a ee , d e a de : O Ma e a ce e d ab ed. A a e a ce e a e ed f e, e, f eL e e e e a ed a a a d e .
[0]	Е	E ab e. G ba e ab e b f e a CPU e face: O V a CPU e face e a d ab ed. 1 V a CPU e face e a e ab ed. We fed e 0: e a CPU e face d e a a a e a ce e e a CPU e face d e a a a e a ce e a e ad f GICV_IAR GICV_AIAR e a e ID.

T e VG 1DIE, VG 1EIE, VG 0DIE, a d VG 0EIE b e ab e e e ac e a CPU e face a a e e ab ed. T e e ca e e e a a e e a e a e c ec a d eff c e , a ead e a CPU e face a . See M a e 5-164 a d M I S R , GICH MISR a e 5-172 f e f a .

5.3.2 VGIC Type Register, GICH_VTR

```
T e GICH_VTR c a ac e
Purpose
                  T
                        a ead-
                                                   Ее
                      e e a
                                f e GIC V
                                       ее
                                                 ed
                               f ee
                                          ее
                                                    ed
                                   e e ed L
                                               e
Usage constraints
                  Teeae
                              аес
                                      a
Configurations
                       e e
                                  f e GIC V a a
                                                      Ее
Attributes
                                        Tab e 5-1
                  See e e e
                                                    a e 5-167.
   e 5-4
               e GICH_VTR b a
               29 28
                      26 25
                                                                        6 5
                                                                                       0
           PRIbits PREbits
                                              Reserved
                                                                              ListRegs
```

Figure 5-4 GICH_VTR bit assignments

Tab e 5-3 e GICH_VTR b a e .

Table 5-3 GICH_VTR bit assignments

Bit	Name	Description
[31:29]	PRIb	T e be f b e e ed, e. I GIC 2, e a d a e 5 b : 100 32 e e .
[28:26]	PREb	T e be f ee b e e ed, e. I GIC 2, e a d a e 5 b : 100 32 ee e e
[25:6]	-	Re e ed, RAZ
[5:0]	L Re	Te be f e e ed L e e , e. F e a e, a a e f 0b1111111 d cae a e a 64 L e e a e e e ed.

5.3.3 Virtual Machine Control Register, GICH_VMCR

T e GICH_VMCR c a ac e c a e:

Purpose E ab e e e a ea d e e e e a ac e e f e GIC a e.

Usage constraints Teeae aec a.

Configurations T e e a f e GIC V a a E e .

Attributes See e e e a Tab e 5-1 a e 5-167.

F e 5-5 e GICH VMCR b a e .




Figure 5-5 GICH_VMCR bit assignments

Tab e 5-2 a e 5-168 e GICH_VMCR b a e .

Table 5-4 GICH_VMCR bit assignments

Bit	Name	Description
[31:27]	VMP Ma	A a fGICV_PMR.P .
[26:24]	-	Re e ed.
[23:21]	VMBP	A a fGICV_BPR.B a . O e e , b e e e ed a e fGICV_BPR.
[20:18]	VMABPa	A a f GICV_ABPR.B a .
[17:10]	-	Re e ed.
[9]	VEM	A a f GICV_CTLR.EOI de.
[8:5]	-	Re e ed.
[4]	VMCBPR	A a f GICV_CTLR.CBPR.
[3]	VMFIQE	A a fGICV_CTLR.FIQE .
[2]	VMAc C	A a fGICV_CTLR.Ac C .
[1]	VMG 1E	A a f GICV_CTLR.E ab eG 1.
[0]	VMG 0E	A a f GICV_CTLR.E ab eG 0.
a. O	e e , e a ed 7.	e G 1 b a a e, a , e f VMBP+1,

T e GICH_VMCR ac e e a c a ead a d e a a e f a c ec e a e e a ac e e, e ab e e a e a d e e a e a e ead e, acce e GIC a CPU e face e e d d a .

5.3.4 Maintenance Interrupt Status Register, GICH_MISR

T e GICH_MISR c a ac e c a e:

Purpose I d ca e c a e a ce e a e a e e ed.

Usage constraints A a e a ce e a e ed f a ea e b e e a d f e ba e ab e b , GICH.HCR.E , e 1.

Configurations T e e a f e GIC V a a E e .

Attributes See e e e a Tab e 5-1 a e 5-167.

F e 5-6 e GICH MISR b a e




Figure 5-6 GICH_MISR bit assignments

Tab e 5-5 e GICH MISR b a e .

Table 5-5 GICH_MISR bit assignments

Bit	Name	Description
[31:8]	-	Re e ed.
[7]	VG 1D	D ab ed G 1 a e a ce e . A e ed e e e GICH_HCR.VG 1DIE e a d GICH_VMCR.VMG 1E ==0.
[6]	VG 1E	E ab ed G 1 a e a ce e . A e ed e e e GICH_HCR.VG 1EIE e a d GICH_VMCR.VMG 1E ==1.
[5]	VG 0D	D ab ed G 0 a e a ce e . A e ed e e e GICH_HCR.VG 0DIE e a d GICH_VMCR.VMG 0E ==0.
[4]	VG 0E	E ab ed G 0 a e a ce e . A e ed e e e GICH_HCR.VG 0EIE e a d GICH_VMCR.VMG 0E ==1.
[3]	NP	N Pe d a e a ce e . A e ed e e e GICH_HCR.NPIE==1 a d L e e e d a e.
[2]	LRENP	L Re e E N P e e a e a ce e . A e ed e e e GICH_HCR.LRENPIE==1 a d GICH_HCR.EOIC - e .
[1]	U	U de f a e a ce e . A e ed e e e GICH_HCR.UIE e a d f e, e, f e L e e e e a e a ed a a a d e , a , f e c e d GICH_LR .Saeb d e a 0x0.
[0]	EOI	EOI a e a ce e . A e ed e e e a ea eL e e a e a EOI I e . A ea e b GICH_EISR ==1.

5.3.5 End of Interrupt Status Registers, GICH_EISR0 and GICH_EISR1

T e GICH EISR c a ac e c a e: **Purpose** Weaaeace e ece ed, e e e e de e c L a d EOI e a e a e e e В с е e e ed L **Usage constraints** e e a a RAZ. Configurations Teee e aea f eGICV a a . Те Ее be fGICH_EISR e e ed. GICH_EISR0 c e d L e be fL e e e e 0-31 a d GICH EISR1 c e d L e e 32-63. Attributes See e e e Tab e 5-1 a e 5-167. F e 5-7 e GICH EISR0 b a List register status bits

Figure 5-7 GICH_EISR0 bit assignments

Tab e 5-6 e GICH_EISR0 b a e .

Table 5-6 GICH_EISR0 bit assignments

Bits	Name	Function					
[31:0]	L e e EOI a b 0-31	F eac b: O C e d L e e d e a e a EOI. 1 C e d L e e a a EOI. See L R , GICH LR a e 5-176 f e f a .					

a. F a GICH_LR , e c e d a b e 1 f(GICH_LR .S a e==00 && GICH_LR .HW ==0 && GICH_LR .EOI==1).

5.3.6 Empty List Register Status Registers, GICH_ELRSR0 and GICH_ELRSR1

T e GICH ELRSR c a ac e c a e: **Purpose** Teee e ca be ed ca e a ab e L e e de e a G e OS. **Usage constraints** B c e e e ed L e e a a RAZ. Configurations Teee e aea f eGICV a a Ее . T e be f GICH_ELRSR de e d e be fL e e e e ed. GICH ELRSR0 c e d L e e 0-31 a d GICH ELRSR1 c e d L e e 32-63. Attributes Tab e 5-1 a e 5-167. F e 5-8 e GICH ELRSR0 b a 0 List register status bits

Figure 5-8 GICH_ELRSR0 bit assignments

Tab e 5-7 e GICH_ELRSR0 b a e .

Table 5-7 GICH_ELRSR0 bit assignments

Bits	Name	Function					
[31:0]	L e e a b 0-31	F eac b:					
		Tec e d L e e, f e e ed, c a a a d e . U L e e ca e e a a d e .					
		Tece d Leede caaade .TeL eee adcabeed e aade a EOI a eace e .a					
		See L R , GICH LR a e 5-176 f e f a .					

a. F a GICH_LR, ec e d a b e 1 f(GICH_LR .S a e==00 && (GICH_LR .HW==1 GICH_LR .EOI==0)).

5.3.7 Active Priorities Register, GICH_APR

T e GICH APR c a ac e c a e: **Purpose** T a CPU e face, a d ac c ee e e a e ac e ed de e e ec e ac e . C e a e e e e GICH_LR .P f ca e b e ac ed ed, ba ed , a d e ea c ea ed EOI. **Usage constraints** Tebf eb f e e be e de e ed b Configurations Ее a f e GIC V a a Attributes Tab e 5-1 a e 5-167. e 5-9 e GICH APR b a Active priority bits 0-31

Figure 5-9 GICH_APR bit assignments

Tab e 5-8 e GICH_APR b a e .

Table 5-8 GICH_APR bit assignments

Bit	Name		Descr	iptio	n									
[31:0]	Ac e	b 0-31	De e	e	e	e	e c	e	d	ee		e e	ac	e:
			0			e	ee		e e	ac	e			
			1			e	ee		e e	ac e.				

5.3.8 List Registers, GICH_LRn

T e GICH_LR c a ac e c a e:

Purpose P de e c e f a f e a CPU e face.


Usage constraints Teeae aec a.

Configurations Teee e a e a f e GIC V a a E e .

A ed b e e a e RAZ/WI.

Attributes See e e e a Tab e 5-1 a e 5-167.

F e 5-10 $e GICH_LR b a e .$



a These bits have different meaning when GICH_LRn.HW==0.

Figure 5-10 GICH_LR bit assignments

Tab e 5-9 e GICH_LR b a e .

Table 5-9 GICH_LR bit assignments

Bit	Name	Description
[31]	HW	I d cae e e a e a adae e , ea a c e d a ca e . Deac a f e a e a cae e deac a f e ca e e ID a e P ca ID f e d d cae .
		Te e e ed e e fa e. N fca e eD b e e a e deac a ed.
		1 A a d a e e . A deac a e e e e e D b e e e a e deac a ed, b [19:10], e P ca ID, d ca e e ca e ID.
		$\begin{array}{cccccccccccccccccccccccccccccccccccc$
[30]	G 1	Idcae ee ae aG 1 ae.
		T aG 0 a e .GICV_CTLR.FIQE de e e e e a ed a a IRQ a a a FIQ, a d GICV_CTLR.E ab eG 0 e ab e a f e e a ac e.
		T aG 1 a e , a ed a a a IRQ. GICV_CTLR.E ab eG 1 e ab e e a f e e a ac e.
		Note
		T e GICV_CTLR.CBPR b c e e GICV_BPR GICV_ABPR ed
		de e fa e d G 1 e a ffce ee c e e ec .

Table 5-9 GICH_LR bit assignments (continued)

Bit	Name	Description
[29:28]	Sae	Teaefee .T a efef ae: 00 ad 01 ed 10 ac e 11 ed adac e. TeGIC dae ee aeb a a e ceed e e fec ce.E e e ad aeae ed, e ce f e e feea a a eace e . Note Fadaee , eed adac eae ed e caD b ae ae a CPU eface.A e e e ed adac eaef fae aed e , cae ca a caed adece, SGI.
[27:23]	P	Te f e .
[22:20]	-	Re e ed.
[19:10]	P ca ID	Tef c f b deed e a e f eGICH_LR.HW b , a f We GICH_LR.HW e 0, b [19:10] a e e f ea : [19] EOI I d cae e e e e e a EOI a e a ce e . O N a e a ce e a e ed. 1 A a e a ce e a e ed a EOI e e e e a e a e ed. [18:13] Re e ed, SBZ [12:10] CPUID If e e a eV a ID f a SGI, a ,0-15, fed e e e e e e e e e e e e e e e e e e
		We ed d cae e ca e ID, fed e ed e e e b daadaef ec f a ed. A ed e de b a e RAZ/WI. If e a e f P ca ID 0-15, 1020-1023, be a UNPREDICTABLE. If e a e f P ca ID 16-31, feda e e PPI a caed e a e ca CPUID a e a CPU e face e e edeac a .
[9:0]	V a ID	T ID e ed eGeOS e e e ac eded eVMI e Ac edee e, GICV_IAR. Eac ade edeL e e aea eV aIDf a aCPU eface. If e a e fV aID 1020-1023, be a UNPREDICTABLE.

5.4 The virtual CPU interface

A GIC a CPU e face a a e ac ec ed ce, bec e a GIC a d a d a e.T e GIC a CPU e face e e a e e a e e a f a a e GIC ca CPU e face e e a de ec ed be a a a ac e ca d be ee e.T e a e face c e e c a CPU e face e a , a d a c a, e a CPU e face e c e c e f e L e e de e e e a a e .W e a ce acce e e a CPU e face e L e e a e da ed.

```
— Note —
              V a e aeaa aded
                                     e a CPU e face.
              O ec ec ed ce , f e ce a N - ec e PL1 PL0 de, a e
                    ec e a ac e.
              I add ,a a ac e ca ece e a IRQ a d a FIQ a edd ec b e e .
              Teeece ae deecef ecfca.A aaceca
G
                      a e ce
                               a ed b e GIC f a c e d
                                                     a e ce
                                                              a ed d ec b
                      e
G
                      a e ce
                            f ece d
                                           ca e ce
                 a CPU e face d e
                                e e e a a e e , a d e ef e GICV_CTLR d e
                 e e e IRQB D G 1, FIQB D G 1, IRQB D G 0, a d FIQB D G 0b a a e
                  ed b GICC CTLR
```

5.4.1 Enabling and disabling virtual interrupts

```
T e GICV_CTLR E ab eG 1 a d E ab eG 0 b c e a fG 0 a d G 1 a e e c ec ed a ac e. W e a e a d ab ed, e a CPU e face e a e ID a c e d GICV_IAR GICV_AIAR acce. I IMPLEMENTATION DEFINED e e d ab a e a e effec GICV_HPPIR a d GICV_AHPPIR

W e e ab a d d ab a e e e e a , be ece a e e e e e e , e e M a e 5-164 f e f a ab a c a ed e e .
```

5.5 GIC virtual CPU interface registers

Teeee e de e a CPU e face acce ed b e a ac e. T ca , a a ac e a a e fa d ffee ce be ee a e a d ca e . T ea e a e de fa d a e be de ca a fa d ca e . I e ea, e e e e a e e a e fa a e GIC ca CPU e face e e , b e e a e e e e defed a b e L e e .

The end of the end of

T e ff e f eac GICV_* e e e a ea e ff e f ec e d e e f e ca CPU e face. F e a e, GICV PMR a ff e 0x0004 f e GICV * e e ba e add e , a d GICC PMR e GICC_* e e ba e add e . a eaeffef ea a : a CPU e face acce e e ca e e a e 2 add e a a a e ec ec ca add e e. f a e, e e acce ee e fa ca CPU e face f a a CPU e face, e e a e e e add e e.

Tab e 5-10 e e e a f e GIC a CPU e face e e .

Table 5-10 GIC virtual CPU interface register map

Offset	Name	Type	Reset	Description
0x0000	GICV_CTLR	RW	0x00000000	V a Mac e C Re e
0x0004	GICV_PMR	RW	0x00000000	VM P Ma Re e
0x0008	GICV_BPR	RW	0x00000002	VMB a P Re e
0x000C	GICV_IAR	RO	0x000003FF	VM I e Ac ed e Re e
0x0010	GICV_EOIR	WO	-	VME d fI e Re e
0x0014	GICV_RPR	RO	0x000000FF	VM R P Re e
0x0018	GICV_HPPIR	RO	0x000003FF	VM H e P Pe d I e Re e
0x001C	GICV_ABPR	RW	0x00000003	VM A a ed B a P Re e
0x0020	GICV_AIAR	RO	0x000003FF	VM A a ed I e Ac ed e Re e
0x0024	GICV_AEOIR	WO	-	VM A a ed E d fI e Re e
0x0028	GICV_AHPPIR	RO	0x000003FF	VM A a ed H e P Pe d I e Re e
0x002C-0x003C	-	-	-	Re e ed
0x0040-0x00CC	-	-	-	IMPLEMENTATION DEFINED
0x00D0-0x00DC	GICV_APR	RW	IMPLEMENTATION DEFINED	VM Ac eP e Re e
0x00E0-0x00EC	-	-	RAZ/WI	Ree edf ec de fAc eP e Re e, ee e N e e GICV_APR de c .
0x00F0-0x00F8	-	-	-	Re e ed

5.5.1 Virtual Machine Control Register, GICV_CTLR




Table 5-11 GICV_CTLR bit assignments

Bits	Name	Function
[31:10]	-	Re e ed.
[9]	EOI de	C e be a a c a ed e GICV_EOIR, GICV_AEOIR, a d GICV_DIR e e: O GICV_EOIR a d GICV_AEOIR e f d a d deac a e e e a a e . GICV_DIR UNPREDICTABLE.
		W e a c e ed ce e e , e a ac e e GICV_EOII GICV_AEOIR, deac a e e . T e e: da e e L e e
		ca e e a CPU e face a e e c e e ca D b .
		1 GICV_EOIR a d GICV_AEOIR e f deac a e e e a . GICV_DIR e f
		A e d e ce , e a ac e e GICV_EOIR GICV_AEOIR. T e d e f e a e , b da e e L e e .
		W e a c e ed ce e e , e a ac e e GICV_DIR. T e deac a e e a e a d: da e e L e e
		da e e L e e ca e e a CPU e face a e e c e e ca D b .
[8:5]	-	Re e ed
[4]	CBPR	C e e e GICV_BPR c b G 0 a d G 1 a e . O GICV_BPR c G 0 a e ,a d GICV_ABPR c G 1 a
		e 1 GICV_BPR c G 0 a d G 1 a e . See T a e 3-57 f e f a ab GICC_CTLR.CBPR affec acce e GICC_BPR a d GICC_ABPR.
[3]	FIQE	e 1 GICV_BPR c G 0 a d G 1 a e . See T a e 3-57 f e f a ab
[3]	FIQE Ac C	e 1 GICV_BPR c G 0 a d G 1 a e . See T a e 3-57 f e f a ab GICC_CTLR.CBPR affec acce e GICC_BPR a d GICC_ABPR. C e e e a ed a G 0 a e e e ed a a FIQ: 0 G 0 e a e e e ed a a IRQ
		e 1
		e 1 GICV_BPR c G O a d G 1 a e See T a e 3-57 f e f a ab GICC_CTLR.CBPR affec acce e GICC_BPR a d GICC_ABPR. C e e e e a eda G O a e e e eda a FIQ: O G O e a e e e eda a FIQ: ARM de eca e e f b .ARM ec e d a f a e e e a e b a a e 0. C e e a ead f e GICV_IAR, e e e e e d e a G 1 e ca e e CPU e face ac ed e e e If e e e d e a G 1 e ,a ead f e GICV_IAR e a I e ID f 1022. T e ead d e ac ed e e e ,a d e
		C
[2]	Ac C	e 1 GICV_BPR c G 0 a d G 1 a e . See T a e 3-57 f e f a ab GICC_CTLR.CBPR affec acce e GICC_BPR a d GICC_ABPR. C e e e a eda G 0 a e e e eda a FIQ: 0 G 0 e a e e e eda a FIQ: 1 G 0 e a e e e eda a FIQ. ARM de eca e e f b .ARM ec e d a f a e e e a e b a a e 0. C e e a ead f e GICV_IAR, e e e e e d e a G 1 e ca e e CPU e face ac ed e e e . 0 If e e e d e a G 1 e ,a ead f e GICV_IAR e a I e ID f 1022. T e ead d e a c ed e e e ,a d e e d a f e e e a e d e e a G 1 e ca e d e e e a e d e e a e d e e e a e d e e e a e d e e e a e d e e e a e d e e e a e d e e e a e d e e e a e d e e e a e e e e
	Ac C	C

Table 5-11 GICV_CTLR bit assignments (continued)

Bits	Name	Function											
[0]	E ab eG 0	E ab e e 0 1	S	a f	G	0 e	d ab ed.	a CPU	e face	e	a	ac	e:

5.5.2 VM Priority Mask Register, GICV_PMR

T e GICV_PMR c a ac e c a e: **Purpose** de a f e.O a e a e e e ca be a ed ce — Note – e P fed a e. Н е c e d a T e P fed f e e a a ed e VMP Ma fed GICH VMCR, c ed ea e ab e e a e be be ee a ac e d c e - c e GICC PMR ca CPU **Usage constraints** Teeae аес a Ее Configurations e e a f e GIC V a a Attributes Tab e 5-10 See e e e a e 5-179. F e 5-12 e GICV PMR b a e 8 7 3 2 0 Reserved Priority Reserved $^{\perp}$

Figure 5-12 GICV_PMR bit assignments

GICV PMR ca CPU e face, e ce a GICC PMR, ec e e GIC e e b [2:0] a e e e ed. T beca e e a CPU e face fe e a e a be fae a e ca CPU e face ca . See e GICC PMR de c e f ab eb a е.

5.5.3 VM Binary Point Register, GICV_BPR

T e GICV_BPR c a ac e c a e:

Tee e def e e Purpose c e a efed f e fedad e fed. Te f e d $a\quad ,\quad e$ ed de e ee . F e f a ee P a e 3-45 e e a dPa e 3-45. ed de e e e f G 0 e ad, f e e e GICV_CTLR.CBPR b 1, f G 1 e a .T e ec e d

GICC_BPR e ca CPU e face.

3116.968 611.711 □ Tf[([(dUsage) etohstra)init(s 4 Te().CB 4 abCB 4 a (Tae) B 4de(ea) 4e3) b 12.6CB) et fee(e)H_.VCBR) PREDe --A (CGIC de e □ e 70

5.5.4 VM Interrupt Acknowledge Register, GICV_IAR




Figure 5-14 GICV_IAR bit assignments

T e GICV_IAR b a e a e e a e a e b a e f e GICC_IAR, e c e d e e e ca CPU e face. See e GICC IAR de c f e f a .

We e ce ead e e, e a CPU e face ac ed e e e d a e a de e a e e c e d L e e ac e. T e a a e b e Ac e P e e e, GICH_APR e 1.

Tab e 5-12 a b e GICV IAR ead f a a CPU e face.

Table 5-12 Effect of reads of GICV_IAR

Interrupt status							GICV_CTLR.AckCtl	Returned interrupt ID		
Н	e	e d	e	a	G	1	1	ID fN - ec e e		
							0	I e ID 1022		
Н	e	e d	e	a	G	0		ID f Sec e e		

Table 5-12 Effect of reads of GICV_IAR (continued)

Interrupt	status			GICV	GICV_CTLR.AckCtI			Returned interrupt ID		
N e d	e a					I	e	ID 1023		
I e	a b	a CPU	e face d ab	ed		I	e	ID 1023		
a. Of GICH	ffce H HCR.E b		ed e ce	e	a CPU	e face e a	b ed a d	l e		

5.5.5 VM End of Interrupt Register, GICV_EOIR




Figure 5-15 GICV_EOIR bit assignments

```
T e GICV EOIR b a
                                        e f e GICC_EOIR, e c e
                 e ae ea ea eb a
e e ca CPU e face. See e GICC EOIR de c
                                          f e f a .T ec
                                                                 de c be
              f GICV EOIR d ffe f
                                        f GICC EOIR.
      e be a
                                e be a
         f GICV EOIR de e d
T e be a
                          e e
                                 f GICV CTLR.EOI de:
                    d a d e deac a e e
                    d effec cc
         O
              e
If e GICH_LR .HW b
                        L e e e 1, d ca
                   e ac
                                             a ad a e e , e adeac a e
    e e ca D b , de f
                                 e P ca ID f
                                               ec e
                                                       d fed
                                                                e L
  e.T effec de ca a N - ec e e GICC DIR f
                                               e ce
                                                                  ca ID.
                                                       a
      a f ec e
                    d
                          ca e
                                     G
                                          0 e e e
                                                       ed.
See B
                GICC EOIR, GIC 2 a e 4-140 f
A cce f EOI e e ea
                     a :
                     e GICH APR c ea ed, ca
    Τe
                b
                                            e
    If GICC CTLR.EOI de = 0, e = 0
                                 deac a ed
                                            ec e
                                                  d L e e. If e e
        daadaee, ee
                                   a deac a ed
                                                  e D
        — Note –
    Те
           e
                 a ca a e e e
                                  a e G
                                        1 e
                                                a d e ef e
                                                           G
    a e deac a ed
                e D b
                 a f GICV_EOIR e a
Tab e 5-13
          de a
```

Table 5-13 GICV_EOIR operation

Interrupt status		status	GICV_CTLR.AckCtl	Effect					
G	0	e		EOI	e a	e f	ed		
G	1	e	0	UNPREDICTABLE					
G	1	e	1	EOI	e a	e f	ed		

5.5.6 VM Running Priority Register, GICV_RPR




Figure 5-16 GICV_RPR bit assignments

```
T e GICV_RPR b a e a e e a e a e b a e f e GICC_RPR, e c e d e e e ca CPU e face. See e GICC_RPR de c f e f a .
```

5.5.7 VM Highest Priority Pending Interrupt Register, GICV_HPPIR

```
Idcae ele ID feed
Purpose
                                         a
                               e eCPUIDf a f ae e , a , f e
                 a CPU e face. A
              GICH_LR .HW b ==0.
              T e e c e d e GICC_HPPIR e ca CPU e face.
                                                                a CPU ID
Usage constraints
              Ne e e
                       e I e ID fa
                                    e
                                           a ac eaded .Re
                 f
                             e ed f a e.
                     e
                        a f e GIC V a a
Configurations
              T e e
                                          Ее
Attributes
                           a
                              Tab e 5-10
              See e e e
                                          a e 5-179.
             e GICV HPPIR b a
F e 5-17
                              e .
        31
                       Reserved
```

Figure 5-17 GICV_HPPIR bit assignments

```
T e GICV HPPIR b a
                 e ae ea ea eb a
                                      e f eGICC HPPIR, ec e
e e e ca CPU e face. See e GICC HPPIR de c
                                          f efa.T
         e be a
               f GICV HPPIR d ffe f e be a
                                           f GICC HPPIR.
de c be
       a , c a
                                              ed
                                                   eL e e,
I ce a
                  e eeae ed e
                                      a a e
                     e
                         a e, 1023. T
                                            ca e a
                                                   b e beca e:
   a a
           a e
                                        e
   A eea
                       e
   Тее е
               c ec e e f
                             acc a e
                                     e f e
                                           e. A
                                                      e d
          affec
              e ea
                        e f
                              e
                                      e
                                           a e ac e.
        a a ee
                 be, e e a e e
                                     a a
        eL e e, f ee
Tab e 5-14
          GICV HPPIR e a
```

5.5.8 VM Aliased Binary Point Register, GICV_ABPR




Figure 5-18 GICV_ABPR bit assignments

```
T e GICV_ABPR b a e a e e a e a e b a e f e GICC_ABPR, e c e d e e e ca CPU e face. See e GICC_ABPR de c f e f a .
```

5.5.9 VM Aliased Interrupt Acknowledge Register, GICV_AIAR

T e GICV_AIAR c a ac e c a e: **Purpose** a ac e ead e e b a e . T ead ac a a ac ed e f a G a GICV IAR, e ce a e a ac e 0 e ed e G 1 e . G a e ea ed a e GICC_AIAR e ec e d ca CPU e face. e **Usage constraints** Teeae аес Configurations a f e GIC V a a E e

Attributes See e e e a Tab e 5-10 a e 5-179.

F e 5-19 e GICV AIAR b a e .



Figure 5-19 GICV_AIAR bit assignments

e ae ea ea eb a e f eGICC_AIAR, ec e d T e GICV AIAR b a e e e ca CPU e face. See e GICC AIAR de c f e f a . f f GICV IAR. W e a ac e ead e ea e a GICV AIAR, ec e d c ec ed de e e L e e e e e e e G 1: If e GICH LR .G 1 b 0, e e G 0. T e ID 1023 e ac ed ed. If eGICH LR .G 1b 1, e e G 1. T e e ID e ed, a d f GICH LR .HW 0, d ca e e a ed f a e, e CPUID e a e e ed a TeL e ee da ed ac e a e, a d e a a e b e GICH APR, e 1. e d a ff c e be a ed e ce , e e ID 1023 ed. e

Tab e 5-15 GICV_AIAR e a

Table 5-15 GICV_AIAR operation

Int	Interrupt status							GICV_CTLR.AckCtl	Returned interrupt ID
Н	e	e d		e	a G	0			I e ID 1023
Н	e	e d		e	G	1			ID fG 1 e
N	e d	e	f	ff c e	;	be	a ed		I e ID 1023
	a. Of	ff c e		be	a ed	e ce	f e	a CPU e face e ab e	ed a d e GICH_HCR.E

5.5.10 VM Aliased End of Interrupt Register, GICV_AEOIR

T e GICV_AEOIR c a ac e c a e: Purpose a ac e e e d ca e c f a G a GICV_EOIR, e ce .O e a a e a ac e d ca e c f G e 1 e e GICC AEOIR e ec e d e ca CPU e face. **Usage constraints** Teeae аес a Configurations a f e GIC V a a T e e Ее Attributes See e e e a Tab e 5-10 a e 5-179. F e 5-20 e GICV_AEOIR b a 13 12 10 9 0 31 **CPUID** Reserved Interrupt ID

Figure 5-20 GICV_AEOIR bit assignments

Table 5-16 GICV_AEOIR operation

Inte	rrup	t status	GICV_CTLR.AckCtl	Effec	ct		
G	0	e		UNPR	EDICTABL	Е	
G	1	e		EOI	e a	e f	ed

5.5.11 VM Aliased Highest Priority Pending Interrupt Register, GICV_AHPPIR

T e GICV AHPPIR c a ac e c a e: **Purpose** Re ID f e e e d G e L e e c e d e GICC AHPPIR ca CPU e face. e **Usage constraints** Ne e e e I e ID fa e ac eaded. Configurations T e e a f e GIC V a a E e Tab e 5-10 Attributes See e e e a a e 5-179. F e 5-21 e GICV_AHPPIR b a e . 31 13 12 10 9 0 **CPUID** PENDINTID Reserved

Figure 5-21 GICV_AHPPIR bit assignments

T e GICV_AHPPIR b a e a e a e a e b a e f e GICC_AHPPIR, e c e d e e e ca CPU e face. See e A H P P I R , GICC AHPPIR a e 4-148 de c f e f a .

Tab e 5-17 GICV AHPPIR e a

Table 5-17 GICV_AHPPIR operation

Int	errupt st	tatus				GICV_CTLR.AckCtl	Returned interrupt ID
Н	e	e d	e	G	0		I e ID 1023
Н	e	e d	e	G	1		ID fG 1 e
N	e d	e f	ff c e		be	a ed	I e ID 1023

5.5.12 VM Active Priorities Registers, GICV_APRn

T e GICV_APR c a ac e c a e: Purpose F faec ab , e e e e a e e e a CPU e face. ed, H ee,a e ed ee eade e aed a ac e a d e ef e d e ae eeee e. — Note e e GICH APR e e a e e GIC a e f eac I ead, e e ac e. e GICC_APR e e Teee e c e d ca CPU e face. e **Usage constraints** Beca e e e e e a e e edf ee ade a e, e c e IMPLEMENTATION DEFINED. Read ec e f eee e ad e a e d e c a e a Configurations Teee e ae a f eGICV a a E e . ARM e e e : GICV APR0 a a a a f GICH APR GICV APR e e a RAZ/WI. e e a See e e e a Attributes Tab e 5-10 a e 5-179. TeGICV APR ba e ae ea ea eb a e f eGICC APR e c e d e e e ca CPU e face. See e GICC_APR de c — Note – e e e a a e Sec e a d N - ec e APR, a d a ed ce d e e e f Ac e

e e e ,GICV_APR a e def ed. H e e , e e e a a ca e ace f b

 $a \quad e \quad f \quad a \ e \ c \quad a \ b \quad . \\ T \quad e \quad e \quad e \quad ace \ c \quad e \quad d \qquad \quad e \ N \quad - ec \quad e \ APR \quad RAZ/WI.$

e fee,

5.5.13 VM CPU Interface Identification Register, GICV_IIDR




Figure 5-22 GICV_IIDR bit assignments

```
T e GICV_IIDR b a e a e a e a e b a e f e GICC_IIDR, e c e d e e e ca CPU e face. See e CP I I R , GICC IIDR a e 4-152 de c f e f a .
```

5.5.14 VM Deactivate Interrupt Register, GICV_DIR




Figure 5-23 GICV_DIR bit assignments

We e a ac e e e e, e ecfed e eL e e c a ed f ac e a d, f ac e a d e d e d . If e ecfed e e e e e e e b e ac e e d a d ac e a e, e effec UNPREDICTABLE. If e ecfed I e d e e e L e e b L e e, e GICH_HCR.EOIc f e d c e e ed, e a e e a a a e a ce e .

Teef e, e e e e e a fae . If e a eac e e e a fae, ca b a e e e e acce e.

Note

I e deac a GICV_DIR ba ed e ded e ID, e e e deac a e e a a c a de . A e e e e ef e ed deac a e G 0 a d G 1 e .

Pseudocode Index

```
T a e d e a de f e e d c def c def ed ec f ca . I c a e f ec :

I a e A-198.
```

A.1 Index of pseudocode functions

Table A-1 Pseudocode functions and procedures

Function	Meaning	See
Acknowl edgel nterrupt()	Se eac e a e a d a e c ea e e d a e f e e a c a ed a e I e ID.	G a e 3-61
AnyActiveInterrupts()	Re TRUE fa e e ac e a e.	G a e 3-61
Bi naryPoi ntRegWri te()	W e be a facce e GICC_BPR e e Sec E e a e e e ed.	B P R , GICC BPR a e 4-133
GIC_GenerateExceptions()	E ce e e a b e CPU e face e GIC a c e e.	E a e 3-64 E a e 3-64
GIC_Pri ori tyMask()	Re e a be ed f a a f e a	G a e 3-61
Hi ghestPri ori tyPendi ngl nterrupt()	Re e ID f e e e e a e d . If e a e e d , e a e ID.	G a e 3-61
IgnoreWriteRequest()	N ea .I d cae cae ee e GIC ea eae e.	G a e 3-61
I sEnabl ed()	Re TRUE f e e e ab ed.	G a e 3-61
IsGrpOInt()	Re TRUE f e e de fed b e f c a e c f ed a a G 0 e .	G a e 3-61
I sPendi ng()	Re TRUE f e e de fed b e f c a e e d .	G a e 3-61
MaskRegRead()	Read be a facce e GICC_PMR e e Sec E e a e e e ed.	I P M R , $GICC$ PMR a e 4-131
MaskRegWrite()	W e be a facce e GICC_PMR e e Sec E e a e e e ed.	I P M R , GICC PMR a e 4-131

Table A-1 Pseudocode functions and procedures (continued)

Function	Meaning	See
Pri ori tyl sHi gher()	Re TRUE f ef a e f e f c a a e a e ec d a e.	G a e 3-61
Pri ori tyRegRead()	Read be a facce e e GICD_IPRIORITYR, GICC_PMR a d GICC_RPR e e Sec E e a e e e ed.	T GIC S E a e 3-66
Pri ori tyRegWri te()	W e be a facce e e GICD_IPRIORITYR a d GICC_PMR e e Sec E e a e e e ed.	T GIC S E a e 3-66
ReadGICC_HPPIR()	Re e a e f GICC_HPPIR ead b a CPU acce .	H P P I R , $GICC\ HPPIR$ a e 4-143
ReadGICC_IAR()	Re e a e fGICC_IAR ead b a CPU acce .	I A R , GICC IAR a e 4-135
ReadGICC_RPR()	Re e a e f GICC_RPR ead b a CPU acce .	R P R , GICC RPR a e 4-142
ReadGI CD_I PRI ORI TYR()	Re e aefee de fed befcae,b ead ea ae GICD_IPRIORITYR.	
ReadGI CD_I TARGETSR()	Re a 8-b fed ecf c ce a e ece e e e ecfed b a e I e ID.	G a e 3-61
SGI_Cpul D()	Re e ID f e e ce f e f a e e a ed e ec f ed b I e ID.	G a e 3-61
Si gnal FIQ()	If e aa ee TRUE, a e a e ce e e a FIQ e ce .	
Si gnal I RQ()	If e aa ee TRUE, a e a e ce e e a IRQ e ce .	
UpdateExceptionState()	GIC e ce a c e e ed b e CPU e face	E a e 3-64
WriteGICD_IPRIORITYR()	Se e a e f e e de fed b e f c a e , b e a a e GICD_IPRIORITYR .	G a e 3-61

Appendix A Pseudocode Index A.1 Index of pseudocode functions							

Register Names

```
T a e d de c be e e a be ee e a c ec a a e f e e e de c bed ec f ca , a d e e ac a a e . I a de a de f e a c ec a a e . I c a e f ec :

A a e B-202

R a e B-203

I a e B-204.
```

B.1 Alternative register names

GIC 2 e e ace e e e a e f GIC 1 e e . Tab e B-1 e GIC 1 a e a d e GIC 2 e ed e ace e a e f e e e e D b .

Table B-1 Replacement names for the registers in the Distributor

Register	GICv2 name	GICv1 name
D b C	GICD_CTLR	ICDDCR
I e C e T e	GICD_TYPER	ICDICTR
D b I e e e Ide f ca	GICD_IIDR	ICDIIDR
I e G	GICD_IGROUPR	ICDISR
I e Se-Ac e	GICD_ISACTIVER	ICDABR
I e Se-E ab e	GICD_ISENABLER	ICDISER
I e C ea -E ab e	GICD_ICENABLER	ICDICER
I e Se-Pe d	GICD_ISPENDR	ICDISPR
I e C ea -Pe d	GICD_ICPENDR	ICDICPR
I e P	GICD_IPRIORITYR	ICDIPR
I e P ce Ta e	GICD_ITARGETSR	ICDIPTR
I e C f a	GICD_ICFGR	ICDICR
S f a e Ge e a ed I e	GICD_SGIR	ICDSGIR
Ide f ca	-	-

Tab e B-2 e GIC 1 a e a d e GIC 2 e ed e ace e a e f e e e e CPU e face.

Table B-2 Replacement names for the registers in the CPU interface

Register	GICv2 name	GICv1 name
CPU I e face C	GICC_CTLR	ICCICR
P Ma	GICC_PMR	ICCPMR
B a P Re e	GICC_BPR	ICCBPR
I e Ac ed e	GICC_IAR	ICCIAR
E d fI e	GICC_EOIR	ICCEOIR
R P	GICC_RPR	ICCRPR
A a ed B a P	GICC_ABPR	ICCABPR
H e P Pe d I e	GICC_HPPIR	ICCHPIR
CPU I e e e Ide f ca	GICC_IIDR	ICCIIDR

B.2 Register name aliases

S GIC a c ec e, f e e a ca ea e eac ec a a e f e ec f ca . De e e e de c bed e d c be a a ed f f e ARM GIC a c ec e. Tab e B-3 eaa a e a a e ed f e D b

Table B-3 Alias names for the registers in the Distributor

Register	Name	Alias
D b C	GICD_CTLR	e ab e_ , e ab e_
I e C e T e	GICD_TYPER	c_ e_e
D b I e e e Ide f ca	GICD_IIDR	d _ de _ e
I e G	GICD_IGROUPR	_ ec
I e Se-E ab e	GICD_ISENABLER	e ab e_ e
I e C ea -E ab e	GICD_ICENABLER	e ab e_c
I e Se-Pe d	GICD_ISPENDR	e d _ e
I e C ea -Pe d	GICD_ICPENDR	e d _c
I e P	GICD_IPRIORITYR	_e e
I e P ce Ta e	GICD_ITARGETSR	a e
I e C f a	GICD_ICFGR	_c f
S f a e Ge e a ed I e	GICD_SGIR	_c
Ide f ca	-	-

Tab e B-4 e a a e a a e e e ed f e e e eCPU e face.

Table B-4 Alias names for the registers in the CPU interface

Register	Name	Alias
CPU I e face C	GICC_CTLR	c _ , c _
P Ma	GICC_PMR	_ a
B a P Re e	GICC_BPR	b , b
I e Ac ed e	GICC_IAR	_ac
E d fI e	GICC_EOIR	EOI
R P	GICC_RPR	_
A a ed B a P	GICC_ABPR	a a _b
H e P Pe d I e	GICC_HPPIR	_ e d
CPU I e e e Ide f ca	GICC_IIDR	c _de

B.3 Index of architectural names

Tab e B-5 a a abe c de f e GIC e e a e, de e de c feac e e.A a e e d fa e e a e, a GICC APR, a e e a e e a ce f e e e.

Table B-5 Index of GIC register names

Register name	Description
C e ID	I a e 4-119
GICC_ABPR	A B P R , GICC ABPR a e 4-145
GICC_APR	A P R , $GICC APR$ a e 4-149
GICC_AEOIR	$A \hspace{0.5cm} E \hspace{0.5cm} I \hspace{0.5cm} R \hspace{0.5cm} , \hspace{0.5cm} GICC \hspace{0.5cm} AEOIR \hspace{0.5cm} a \hspace{0.5cm} e \hspace{0.5cm} 4\text{-}147$
GICC_AIAR	$A \qquad I \qquad A \qquad \qquad R \qquad , GICC \ AIAR \qquad a \ e \ 4-146$
GICC_AHPPIR	A H P P I R , GICC AHPPIR a e 4-148
GICC_BPR	B P R , GICC BPR a e 4-133
GICC_CTLR	CP I C R , GICC CTLR a e 4-125
GICC_DIR	D I R , GICC DIR a e 4-153
GICC_EOIR	E I R , GICC EOIR a e 4-138
GICC_HPPIR	H P P I R , $GICC$ $HPPIR$ a e 4-143
GICC_IAR	I A R , GICC IAR a e 4-135
GICC_IIDR	CP I I R , GICC IIDR a e 4-152
GICC_NSAPR	N - A P R , GICC NSAPR a e 4-151
GICC_PMR	I P M R , GICC PMR a e 4-131
GICC_RPR	R P R , $GICC$ RPR a e 4-142
GICD_CPENDSGIR	SGI C -P R , GICD CPENDSGIR a e 4-115
GICD_CTLR	D C R , GICD CTLR a e 4-85
GICD_ICACTIVER	I C -A R , GICD ICACTI ER a e 4-103
GICD_ICENABLER	I C -E R , GICD ICENABLER a e 4-95
GICD_ICFGR	I C R , GICD ICFGR a e 4-109
GICD_ICPENDR	I C -P R , GICD ICPENDR a e 4-99
GICD_IGROUPR	I G R , GICD IGRO PR a e 4-91
GICD_IIDR	D I I R , GICD IIDR a e 4-90
GICD_IPRIORITYR	I P R , GICD IPRIORIT R a e 4-104
GICD_ISACTIVER	I S -A R , GICD ISACTI ER a e 4-102
GICD_ISENABLER	I S -E R , GICD ISENABLER a e 4-93
GICD_ISPENDR	I S -P R , GICD ISPENDR a e 4-97
GICD_ITARGETSR	I P T R , GICD ITARGETSR a e 4-106

Table B-5 Index of GIC register names (continued)

Register name	Description
GICD_SGIR	S G I R , $GICD$ $SGIR$ a e 4-113
GICD_NSACR	N - A C R , $GICD$ $NSACR$ a e 4-111
GICD_SPENDSGIR	SGIS -P R , GICD SPENDSGIR a e 4-117
GICD_TYPER	I C T R , GICD T PER a e 4-88
Pe e a ID	I a e 4-119
GICH_APR	A P R , GICH APR a e 5-175
GICH_EISR	E I S R , GICH EISRO GICH EISR1 a e 5-173
GICH_ELRSR	E L R S R , GICH ELRSRO GICH ELRSRI a e 5-174
GICH_HCR	H C R , GICH HCR a e 5-168
GICH_LR	L R , GICH LR a e 5-176
GICH_MISR	M I S R , GICH MISR a e 5-172
GICH_VMCR	M C R , GIC CTLR a e 5-180
GICH_VTR	GIC T R , GICH TR a e 5-170
GICV_ABPR	MA B P R , GIC ABPR a e 5-190
GICV_AEOIR	MA E I R , GIC $AEOIR$ a e 5-192
GICV_AHPPIR	MA H P P I R , GIC AHPPIR a e 5-193
GICV_AIAR	MA I A R , GIC $AIAR$ a e 5-191
GICV_APR	MA P R , GIC APR a e 5-194
GICV_BPR	MB P R , GIC BPR a e 5-184
GICV_CTLR	M C R , GIC CTLR a e 5-180
GICV_EOIR	ME = I = R , $GIC = EOIR$ a e 5-187
GICV_HPPIR	MH P P I R , GIC HPPIR a e 5-189
GICV_IAR	MI A R , GIC IAR a e 5-185
GICV_PMR	MP M R , GIC PMR a e 5-183
GICV_RPR	MR P R , GIC RPR a e 5-188
GICV_IIDR	MCP I I R , GIC IIDR a e 5-195
GICV_DIR	MD I R , GIC DIR a e 5-196

Appendix B Register Names B.3 Index of architectural names

Revisions

Table C-1 Differences between issue A and issue B

Change	Location
Sec da ed de c be e f c a	A G I C a e 1-14
Sec da ed	C 2.0 S a e 1-15
Sec da ed	S E a e 1-16
Sec added	a e 1-17
Sec da ed caf SGI de c a d c de a e	I a e 1-18
Sec da ed de c be a CPU e face	A GIC a e 2-22
N e added caf GIC 1f c a	T D a e 2-24
Sec da ed c a f GIC 2 CPU e face be a	CP a e 2-26
Sec added	I , GIC 2 a e 2-27
Sec added	P , GIC 2 a e 2-31
GICC_CTLR.SBPR b e a ed GICC_CTLR.CBPR c a f e	$\begin{array}{cccccccccccccccccccccccccccccccccccc$

Table C-1 Differences between issue A and issue B (continued)

Change	Location			
Sec da ed c de e f c a	A			a e 3-34
	I		a	e 3-35
Sec da ed c a f EOI be a a d c e.	G	a	e 3-37	
Sec added	P		a e 3	3-38
Sec da ed c a f EOI be a a d f Sec e e GICD_SGIR	I		a e 3-41	
Sec da ed c a f c e f e f c a	I	a e 3-44		
Sec da ed c a f ee be a a d c de f a ab d f c a	P a e	3-45		
Sec da ed c a f f c a	P	a e 3-45		
Added ab e c a f be a	Tab e 3-3 a e 3	-46		
Sec e a ed a d da ed c a f c e, a d de c be e f c a	<i>T</i> a e 3-48			
Sec da ed c a f e a d	<i>T</i> a e 3-50			
Sec added	GIC		a e 3-51	l
Sec e a ed a d da ed c a f c e, a d de c be e f c a	I			a e 3-53
Sec da ed c a f f c a	T			a e 3-57
Sec added	A	GIC S	E	a e 3-59
Sec added	A E a e	3-59	ARN	A S
P e d c de da ed	P a e 3-61			
Sec added	<i>T</i> a e 3-67	E		
Sec added	E GIC	a e	3-68	
D b a d CPU e face e e a ab e da ed	Tab e 4-1 Tab e 4-2	a e 4-75 a e 4-76		
N eadded cafedae	GIC	a e 4-77		
Sec da ed c a f e e ba ce	R	a e 4-77		
Sec added	E a e 4-77	D	CP	
Sec da ed c de e f c a	E GIC S a e 4-80	E		

Table C-1 Differences between issue A and issue B (continued)

Change	Location
Sec da ed de c be GIC 1 a d GIC 2 d ffe e ce a d e effec f e Sec E e	D C R , GICD CTLR a e 4-85
Re e e a edf I e Sec Re e ,a d ec da ed c a f c e	I G R , GICD IGRO PR a e 4-91
Sec da ed c a f e e de c	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
Sec da ed cafee-e e e f a	I C -P R , GICD ICPENDR a e 4-99
D b e e de c added	I S -A R , GICD ISACTI ER a e 4-102 I C -A R , GICD ICACTI ER a e 4-103 N - A C R , GICD NSACR a e 4-111 SGI C -P R , GICD CPENDSGIR a e 4-115 SGI S -P R , GICD SPENDSGIR a e 4-117
P e d c de added e effec f e GIC Sec E e acce e e e e	I P R , GICD IPRIORIT R a e 4-104
Sec daed caf aec a adcae b a e.	$egin{array}{cccccccccccccccccccccccccccccccccccc$
Sec da ed de c be effec f GIC 2	I a e 4-119
Sec da ed de c be GIC 1 a d GIC 2 e e a d e effec f e Sec E e	CP I C R , GICC CTLR a e 4-125
P e d c de added e effec f e GIC Sec E e acce e e e	I P M R , GICC PMR a e 4-131
Sec da ed c de e f c a	B P R , GICC BPR a e 4-133
Sec da ed c a f e ac ed e e be a	I A R , GICC IAR a e 4-135
Sec da ed c a f EOI be a	E I R , GICC EOIR a e 4-138
Sec da ed de c be effec f Sec E e	B GICC EOIR, GIC 1 S E a e 4-139
Sec added	B GICC EOIR, GIC 2 a e 4-140
Sec da ed c a f effec f e f c a	H P P I R , GICC HPPIR a e 4-143
P e d c de added e effec f e GIC Sec E e acce e e e	_
Sec da ed c a f be a	A B P R , GICC ABPR a e 4-145

Table C-1 Differences between issue A and issue B (continued)

Change	Location
CPU e face e e de c added	$egin{array}{cccccccccccccccccccccccccccccccccccc$
	$egin{array}{cccccccccccccccccccccccccccccccccccc$
	$egin{array}{cccccccccccccccccccccccccccccccccccc$
	A P R , GICC APR a e 4-149
	N - A P R , $GICC$ $NSAPR$ a e 4-151
	D I R , GICC DIR a e 4-153
Sec added	P GIC a e 4-155
C a e added	C a e 5 GIC S
A e d e eda	A e d B S E GIC
Sec added	A a e B-202
Sec da ed c de GIC 2 e e	I a e B-204

Glossary

Activate

A e

ac a ed e

```
e d
                         ac e
                    e d
                         ac eaded.
               e f a
                                                 a e 3-41.
                          ee I
Banked interrupt
            ePPI SGI a ae e a e e
                                                              eac c ec ed
Banked register
            A e e a a
                           e
                             a ce.A e f e a e f e de ce de e e c a ce
                                                                          e. F
              e f a ab
                           e e ba
                                     e GIC ee R
                                                         a e 4-77.
Deactivate
                     deac a ed e a e c a e e e :
                   ac e
                          ac e
                               ed.
                   ac eaded
              e f a
                         ee I
                                                a e 3-41.
Idle priority
                           acabea ed a e .I a e e a a
            T e e
                    b e
                   a e f e d e OxFF. O e e, e e e a e a e
                                                                    c a RW
            GICD IPRIORITYR .P fedcabe a ed, 0xFF.
IMP
            I a abb e a
                      ed da a
                                   d ca e a e b b c ce ed a e implementation defined
            be a .
IMPLEMENTATION DEFINED
            Mea a e be a
                              a c ec a def ed, b
                                                d be def ed a d d c e ed b d d a
              e e a
IMPLEMENTATION SPECIFIC
            Mea a e be a
                              a c ec a def ed, a d d e a e be d c e ed b d d a
```

aeca e e e:

e e a .U ed e e e a e a be f e e a a a ab e a d e c e d e affec f a e c a b Interrupt grouping Tec f a f e a e e G 0 G 1.O e e f e a a e Sec e a d N - ec e e , G 0 f Sec e e a d G 1 f N - ec e e A ca acce a a c a GIC a acce f a ce Local access a CPU e face a GIC. Re e a d ca acce e ed SPI, b SGI ca acce . See a Re e acce . Observer e e, ca e eade ce, a caabe feea ead f ec a ее. Peripheral interrupt e e a ed b e a e fa e e e e GIC. T e GIC a c ec e def e e f e f e ea e **Private Peripheral Interrupt (PPI)** A e ea e a ecfc a e ce. **Shared Peripheral Interrupt (SPI)** a eD b ca e ac b a f ce , a ec fed b ec e d GICD ITARGETSR e e. PPI S Pe eale **Preemption level** e e a ed .F e f a , ee *P* a e 3-45. **Priority drop** e e f a CPU e face e e f e ece ac ed ed , a a bee bec a EOI e e , b e e e a ac e. R **RAO** S Read-A -O e. RAO/WI Read-A -O e, W e I ed.I a e e a , eb ead a 1, a 1 f ab fed, a d e e f e d be ed eb ead a 1, a 1 f ab fed, a d S f a e ca e e be ed. RAZ S Read-A -Ze . RAZ/WI Read-A -Ze, We I ed.I a e e a , eb ead a 0, a 0 f ab fed, a d e be ed. S f a e ca e e b ead a 0, a 0 f a b f e d, a d e be ed. Read-As-One (RAO) Ia eea, eb ead a 1, a 1 f ab fed. Read-As-Zero (RAZ) ead a 0, a 0 f a b f e d. eea, eb a a c a GIC a acce f a ce Remote access Ае e acce a CPU e face a GIC. Re e a d e ed SPI, b SGI ca acce . See a L ca acce . Reserved Re e a a e e e ed a e RAZ/WI e e e a ed. B de c bed a Re e ed a e UNK/SBZP. Running priority f a CPU e face e e: Те ac e e , a e face, f c e e a bee a a d e

e a e d f e

```
f e e ac e e e e face f c e e a bee a a d e a e d f e
               e e, e
                                e de .
           S
                Id e , P
                                               a e 3-38.
SBZ
           S S
                d-Be-Ze .
SBZP
           S S d-Be-Ze - -P e e ed.
Security hole
           I a ec a
                     abae e
                                 ec .
SGI
           S S f a e- e e a ed e
Should-Be-Zero (SBZ)
           Should-Be-Zero-or-Preserved (SBZP)
           M be ea0, a 0 f ab fed, b f aef eae be
                                                   ead eae ce , ce
eaea a a -
            ead, fee e a bee a ed. Wee e e e a e
                   a a ee, e a e efed dbe ee edb
            e ce
                     e e eefed.
                   e efed a e e 0 ( a 0 f ab fed),
           Ifa a e
                                                    a a e e
                                                             ead f
           fed eae ce, ee
                                UNPREDICTABLE.
Software-generated interrupt (SGI)
           A e e e a ed b e GIC e e f a e
                                               a GIC e e . I a
              e e a ,a SGI de fed b e c b a f e ID a d e CPU ID f e ce
              e eGIC eeae e .
SPI
           S Pe eale
Spurious interrupt
           A e
                   ade e e e c .U a , efe a e ID e ed b a GIC a e e f a
           c ec ed ce . Re a e ID d cae a e e e d e
                                                                  e CPU
            e face a e e e ce ca e ce. F e a e, fa e e - e e e e
                                                                 a e
           GIC ca e a CPU e face a a e e e a ce , b b e e e ce
                                                                  ead e
           GICC_IAR ac ed e e e e e e a a bee dea e ed, eGIC e a e
           ID f 1023, d ca e a e e e e
                                           e ce.
Sufficient priority
           T de e e e e a a e c ec ed ce , a GIC CPU e face
                                                              de e e e
                              be a ed e c ec ed ce . I d e b c
            e e
                  a
                  a f:
                e P Ma Re e, GICC PMR
                      e f e e face, a b GICC BPR GICC ABPR
                ec e
                             f e CPU e face.
           If e e a ffce
                                                   ec ec ed ce .
                                ea e e e a ed
               R
UNK
                    ea afeda caa UNKNOWN ae.Iaeea, eb
           S f a e
                                                                ead a 0, a
           0 f ab fed. S f ae
                             e
                                  efedead a e.
UNKNOWN
           A UNKNOWN a ede c a addaa, adca a f
                                               e
                                                      e , c
           a d e e a e e a . A UNKNOWN a e be a ec
                                                       e. UNKNOWN a e
           be d c e ed
                         ed a a def ed a e effec.
UNK/SBZP
           UNKNOWN ead, S d-Be-Ze - - Pe e ed
                                         е.
                              eada 0, a 0 f ab fed, a d e efed
           I a e e a , e b
                                                               be
                                                                   ed.
                  e efedead a 0, a 0 f ab fed, a d
           S f a e
                                                     e a SBZP
                                                                   e
                                                               c
                                                                       e
           fed.
```

UNPREDICTABLE

T e be a ca be e ed . UNPREDICTABLE be a e e e e c e . UNPREDICTABLE be a be d c e ed ed a a def ed effec .

Valid interrupt ID