



INSTITUTO POLITÉCNICO NACIONAL
ESCUELA SUPERIOR DE CÓMPUTO

UNIDAD DE APRENDIZAJE: ARQUITECTURA DE COMPUTADORAS

SET DE INSTRUCCIONES DE LA ARQUITECTURA ARMv7

Alumno:

Areli Alejandra Guevara Badillo

Grupo 5CM2

Prof. Gelacio Castillo Cabrera

domingo, 22 de junio de 2025

Introducción

La arquitectura ARMv7-M **es una versión de la arquitectura ARM que se enfoca en aplicaciones de microcontroladores**, ofreciendo un conjunto de instrucciones optimizado para dispositivos embebidos y sistemas de baja potencia. Esta arquitectura es parte de las familias de procesadores ARM que incluyen el Cortex-M3 y el Cortex-M4, los cuales son ampliamente utilizados en sistemas embebidos.

Basada en los principios RISC (Reduced Instruction Set Computer), la ARMv7-M destaca por su eficiencia en la ejecución de instrucciones y su bajo consumo de energía, características que la hacen ideal para el mercado de dispositivos móviles e IoT. Entre sus innovaciones técnicas más relevantes encontramos:

- Un pipeline de 3 etapas que permite la ejecución superescalar de instrucciones
- Conjunto de instrucciones Thumb-2 que combina densidad de código con alto rendimiento
- Soporte nativo para operaciones DSP (Procesamiento Digital de Señales)
- Arquitectura de interrupciones anidadas (NVIC) para manejo eficiente de eventos en tiempo real
- Opcionalmente, unidad de punto flotante (FPU) para cálculos matemáticos avanzados

Esta combinación de características permite a los desarrolladores crear soluciones que equilibran perfectamente rendimiento y eficiencia energética, manteniendo al mismo tiempo una notable flexibilidad en el diseño de sistemas embebidos complejos.

El siguiente resumen organiza las instrucciones clave de la ARMv7-M por categorías funcionales, presentando para cada una su nombre y una descripción de su operación.

Set de instrucciones de la Arquitectura ARMv7

Instrucciones de Saltos

Instrucción	Descripción
B	Salto incondicional a una dirección.
CBNZ	Salta si el registro no es cero
CBZ	Salta si el registro es cero
BL	Llama a una subrutina, guardando la dirección de retorno
BLX (register)	Llama a una subrutina en la dirección contenida en un registro
BX	Salta a dirección y cambia modo si es necesario.
BXJ	Salta a una dirección para ejecutar código Java (Jazalle)
TBB	Realiza un salto a una dirección usando una tabla de bytes
TBH	Realiza un salto usando una tabla de halfwords (16 bits)

INSTRUCCIONES ESTÁNDAR DE PROCESAMIENTO DE DATOS

Instrucción	Descripción
ADC	Suma con acarreo
ADD	Suma dos operandos
ADR	Calcula una dirección relativa a la PC
AND	Operación lógica AND
BIC	AND entre el primer operando y el complemento del segundo
CMN	Suma dos operandos y actualiza banderas (no guarda resultado)
CMP	Resta dos operandos y actualiza banderas (no guarda resultado)
EOR	Operación lógica XOR
MOV	Copia un valor a un registro
MVN	Copia el complemento de un valor a un registro
ORN	Realiza una operación OR entre el primer operando y el complemento del segundo operando.
ORR	Realiza una operación OR bit a bit entre dos operandos.
RSB	Resta invertida
RSC	Resta invertida con acarreo
SBC	Resta con acarreo
SUB	Resta simple
TEQ	Realiza una operación XOR entre dos operandos y actualiza los flags, sin guardar el resultado.
TST	Realiza una operación AND entre dos operandos y actualiza los flags, sin guardar el resultado.

INSTRUCCIONES DE DESPLAZAMIENTO

Instrucción	Descripción
ASR (immediate)	Desplazamiento aritmético a la derecha por inmediato.
ASR (register)	Desplazamiento aritmético a la derecha por registro.
LSL (immediate)	Desplazamiento lógico a la izquierda por inmediato.
LSL (register)	Desplazamiento lógico a la izquierda por registro.

LSR (immediate)	Desplazamiento lógico a la derecha por inmediato.
LSR (register)	Desplazamiento lógico a la derecha por registro.
ROR (immediate)	Rotación a la derecha por inmediato.
ROR (register)	Rotación a la derecha por registro.
RRX	Rotación a la derecha extendida usando el bit de acarreo.

INSTRUCCIONES GENERALES DE MULTIPLICACIÓN

Instrucción	Descripción
MLA	Multiplica dos valores y acumula con un tercer valor.
MLS	Multiplica dos valores y sustrae un tercero.
MUL	Multiplica dos valores de 32 bits.

INSTRUCCIONES DE MULTIPLICACIÓN CON SIGNO

Instrucción	Descripción
SMLAL	Multiplica y acumula en registros de 64 bits.
SMULL	Multiplicación de 64 bits a partir de dos operandos de 32 bits.

INSTRUCCIONES DE MULTIPLICACIÓN CON SIGNO, EXTENSIÓN DSP ARMV7-M

Instrucción	Descripción
SMLABB	Multiplica los bytes bajos de dos registros y suma a un acumulador.
SMLABT	Multiplica el byte bajo de uno con el byte alto de otro, y suma.
SMLATB	Multiplica byte alto con byte bajo, y suma.
SMLATT	Multiplica las partes altas con signo (top 16 bits) de dos registros de 32 bits, suma el resultado a un acumulador, y guarda el total en un registro destino.
SMLAD	Multiplica dos pares de bytes, suma los productos y acumula.

SMLADX	Multiplica la parte alta con signo (top 16 bits) de un registro por la parte baja con signo (bottom 16 bits) de otro registro, suma el resultado a un acumulador, y guarda el total en un registro destino.
SMALALBB	Multiplica bytes bajos con acumulación extendida.
SMLALBT	Multiplica byte bajo con byte alto con acumulación.
SMLALTB	Multiplica byte alto con byte bajo con acumulación.
SMLALTT	Multiplica bytes altos con acumulación.
SMLALD	Multiplica dos pares de datos y acumula en doble palabra.
SMLALDX	Multiplica la parte alta con signo de un registro por la parte baja con signo de otro, suma el resultado a un acumulador de 64 bits (dos registros) y actualiza ese acumulador.
SMLAWB	Multiplica con byte bajo extendido y suma.
SMLAWT	Multiplica con byte alto extendido y suma.
SMLSDD	Multiplica dos pares de bytes y resta los productos.
SMLSDDX	Multiplica la parte alta con signo de un registro por la parte baja con signo de otro, luego resta ese producto de un acumulador, y guarda el resultado en un registro destino.
SMLSDD	Multiplica y resta pares de datos, acumula en 64 bits.
SMLSDDX	Multiplica la parte alta con signo de un registro por la parte baja con signo de otro, resta ese producto de un acumulador de 64 bits (formado por dos registros), y actualiza el acumulador.
SMMLA	Multiplica dos enteros y acumula, con saturación.
SMMLAR	Realiza una multiplicación de dos enteros con signo de 32 bits, luego aplica una rotación aritmética a la izquierda del resultado de 64 bits, suma el valor acumulado a un registro y guarda el resultado final.
SMMLS	Multiplica y resta con saturación.
SMMLSR	Multiplica dos enteros con signo de 32 bits, aplica una rotación aritmética a la izquierda al resultado de 64 bits, luego resta ese valor rotado de un acumulador, y guarda el resultado final.
SMMUL	Multiplica dos valores enteros con saturación.
SMMULR	Multiplica dos enteros con signo de 32 bits, toma los bits altos del resultado de 64 bits, aplica una rotación aritmética a la derecha de 1 bit, y guarda el resultado de 32 bits.
SMUAD	Multiplica dos pares de bytes y suma los resultados.
SMUADX	Multiplica la parte alta con signo de un registro por la parte baja con signo de otro registro, suma el resultado a un acumulador, y guarda el total en un registro destino.

SMULBB	Multiplica bytes bajos.
SMULBT	Multiplica byte bajo con byte alto.
SMULTB	Multiplica byte alto con byte bajo.
SMULTT	Multiplica bytes altos.
SMULWB	Multiplicación ajustada de byte bajo.
SMULWT	Multiplicación ajustada de byte alto.
SMUSD	Multiplica dos pares de bytes y resta los productos.
SMUSDX	Multiplica la parte alta con signo de un registro por la parte baja con signo de otro, luego resta ese producto de un acumulador, y guarda el resultado en un registro destino.

INSTRUCCIONES DE MULTIPLICACIÓN SIN SIGNO

Instrucción	Descripción
UMLAL	Multiplicación sin signo con acumulador de 64 bits.
UMULL	Multiplicación sin signo de 32×32 bits $\rightarrow$ 64 bits.

INSTRUCCIONES DE MULTIPLICACIÓN SIN SIGNO, EXTENSIÓN DSP ARMV7-M

Instrucción	Descripción
UMAAL	Multiplica dos valores y acumula el resultado en una doble palabra.

INSTRUCCIONES DE SATURACIÓN

Instrucción	Descripción
SSAT	Saturación aritmética de un valor con signo.
USAT	Saturación aritmética de un valor sin signo.

INSTRUCCIONES DE SATURACIÓN DE MEDIA PALABRA, EXTENSIÓN DSP ARMV7-M

Instrucción	Descripción
SSAT16	Saturación de dos mitades con signo en un registro.
USAT16	Saturación de dos mitades sin signo en un registro.

INSTRUCCIONES DE SUMA Y RESTA SATURADAS, EXTENSIÓN DSP ARMV7-M

Instrucción	Descripción
QADD	Suma saturada.
QSUB	Resta saturada.
QDADD	Doble del segundo operando y luego suma saturada.
QDSUB	Doble del segundo operando y luego resta saturada.

INSTRUCCIONES DE EMBALAJE Y DESEMBALAJE

Instrucción	Descripción
SXTB	Extiende con signo un byte.
SXTH	Extiende con signo un halfword.
UXTB	Extiende sin signo un byte.
UXTH	Extiende sin signo un halfword.

INSTRUCCIONES DE EMBALAJE Y DESEMBALAJE, EXTENSIÓN DSP ARMV7-M

Instrucción	Descripción
PKHBT	Combina la parte baja (bottom 16 bits) de un registro con la parte baja (bottom 16 bits) de otro registro desplazado, formando un único registro de 32 bits.
PKHTB	Combina la parte alta (top 16 bits) de un registro con la parte baja (bottom 16 bits) de otro registro desplazado, formando un único registro de 32 bits.
SXTAB	Extiende con signo un byte y lo suma a un registro.
SXTAB16	Extiende con signo dos bytes y los suma.

SXTAH	Extiende con signo un halfword (16 bits) y lo suma.
SXTB16	Extiende con signo dos bytes.
UXTAB	Extiende sin signo un byte y lo suma a un registro.
UXTAB16	Extiende sin signo dos bytes y los suma.
UXTAH	Extiende sin signo un halfword y lo suma.
UXTB16	Extiende sin signo dos bytes.

INSTRUCCIONES DE DIVISIÓN

Instrucción	Descripción
SDIV	División entera con signo.
UDIV	División entera sin signo.

INSTRUCCIONES DE SUMA Y RESTA EN PARALELO, EXTENSIÓN DSP

Instrucción	Descripción
ADD16	Suma en paralelo dos pares de 16 bits.
SADD16	Realiza la suma saturada de dos registros tratados como dos pares de valores de 16 bits con signo (signed 16-bit), sumando cada par por separado y saturando el resultado para evitar overflow.
QADD16	Realiza la suma saturada con redondeo de dos registros, cada uno tratado como dos valores de 16 bits con signo, sumando cada par por separado y saturando el resultado para evitar overflow.
SHADD16	Realiza la suma con desplazamiento a la derecha y redondeo de dos registros, cada uno tratado como dos valores de 16 bits con signo, sumando cada par por separado, desplazando a la derecha el resultado 1 bit con redondeo.
UADD16	Realiza la suma sin signo de dos registros, cada uno tratado como dos valores de 16 bits sin signo (unsigned), sumando cada par por separado sin saturación.
UQADD16	Realiza la suma saturada sin signo de dos registros, cada uno tratado como dos valores de 16 bits sin signo, sumando cada par por separado y saturando el resultado para evitar overflow.
UHADD16	Realiza la suma con desplazamiento a la derecha y redondeo de dos registros sin signo, cada uno tratado como dos valores de 16 bits sin

	signo, sumando cada par por separado, desplazando a la derecha el resultado 1 bit con redondeo.
ASX	Suma y resta en paralelo dos pares de 16 bits (mezclados).
SASX	Suma la parte alta de un registro con la parte baja de otro, resta la parte baja del primero con la parte alta del segundo, y guarda el resultado.
QASX	Como SASX, pero con saturación para evitar overflow.
SHASX	Realiza la operación SASX (suma y resta de partes altas y bajas con signo), luego desplaza a la derecha 1 bit con redondeo el resultado.
UASX	Suma la parte alta de un registro con la parte baja de otro y resta la parte baja del primero con la parte alta del segundo, usando valores sin signo.
UQASX	Hace lo mismo que UASX, pero con saturación para evitar overflow en valores sin signo.
UHASX	Realiza la operación UASX (suma y resta de partes altas y bajas sin signo), luego desplaza a la derecha 1 bit con redondeo el resultado.
SAX	Resta y suma en paralelo dos pares de 16 bits (mezclados).
SSAX	Resta una mitad y suma la otra (cruzadas), empaquetando ambos resultados en 32 bits.
QSAX	Igual que SSAX, pero con saturación (evita desbordamientos).
SHSAX	Divide los resultados entre 2 (sin redondear) antes de empaquetar.
USAX	Versión sin signo de SSAX, procesamiento de datos unsigned
UQSAX	USAX con saturación para datos unsigned. Evitar desbordamientos en operaciones con píxeles.
UHSAX	USAX con división por 2 (halving). Escalado rápido en gráficos o sensores.
SUB16	Resta en paralelo dos pares de 16 bits.
SSUB16	Resta ambas mitades de 16 bits con signo en paralelo.
QSUB16	Igual que SSUB16, pero con saturación (recorta resultados fuera de rango a ± 32767).
SHSUB16	Divide los resultados entre 2 (shift right 1) sin redondear.
USUB16	Versión sin signo de SSUB16.
UQSUB16	USUB16 con saturación (limita resultados a 0–65535). Operaciones seguras en gráficos.
UHSUB16	USUB16 con división por 2 (halving). Reducción de precisión en sensores.
ADD8	Suma cuatro bytes por separado en paralelo.

SADD8	Suma cuatro pares de bytes (8 bits) con signo en paralelo (uno por byte).
QADD8	Igual que SADD8, pero con saturación (si el resultado excede ± 127 , se limita a esos valores).
SHADD8	Suma y luego divide cada resultado entre 2 (shift right 1, sin redondear).
UADD8	Versión sin signo de SADD8 (bytes de 0 a 255).
UQADD8	UADD8 con saturación (limita resultados a 0–255).
UHADD8	UADD8 con división por 2 (halving).
SUB8	Resta cuatro bytes por separado en paralelo.
SSUB8	Resta cuatro pares de bytes (8 bits) con signo en paralelo (uno por byte).
QSUB8	Igual que SSUB8, pero con saturación (si el resultado excede ± 127 , se limita a esos valores).
SHSUB8	Resta y luego divide cada resultado entre 2 (shift right 1, sin redondear).
USUB8	Versión sin signo de SSUB8 (bytes de 0 a 255).
UQSUB8	USUB8 con saturación (limita resultados a 0–255).
UHSUB8	USUB8 con división por 2 (halving).

INSTRUCCIONES DIVERSAS DE PROCESAMIENTO DE DATOS

Instrucción	Descripción
BFC	Borra un campo de bits dentro de un registro.
BFI	Inserta un campo de bits en una posición específica.
CLZ	Cuenta ceros a la izquierda en un registro.
MOVT	Carga una constante en los 16 bits altos del registro.
RBIT	Invierte los bits de un registro.
REV	Invierte el orden de los bytes en un registro.
REV16	Invierte bytes en mitades de 16 bits.
REVSH	Invierte bytes en un halfword y lo extiende con signo.
SBFX	Extrae bits con signo desde una posición específica.
UBFX	Extrae bits sin signo desde una posición específica.

INSTRUCCIONES DIVERSAS DE PROCESAMIENTO DE DATOS, EXTENSIÓN DSP ARMV7-M

Instrucción	Descripción
SEL	Selecciona bytes de dos registros basado en la bandera GE.
USAD8	Suma de diferencias absolutas entre bytes.
USADA8	Igual que USAD8, pero suma con un acumulador.

INSTRUCCIONES DE ACCESO AL REGISTRO DE ESTADO

Instrucción	Descripción
MSR	Permite escribir/modificar registros especiales del sistema, los cuales controlan aspectos críticos del procesador.
MSR (immediate)	Carga inmediata en el registro de estado (p. ej. CPSR).
MSR (register)	Carga desde un registro general al CPSR/SPSR.
CPS	Cambia el modo del procesador (ej. de usuario a IRQ).
MRS	Copia el contenido de CPSR o SPSR a un registro general.
MRS (Banked register)	Carga inmediata en el registro de estado (p. ej. CPSR).
MSR (Banked register)	Carga desde un registro general al CPSR/SPSR.

INSTRUCCIONES DE CARGA Y ALMACENAMIENTO

Instrucción	Descripción
LDR	Carga un valor desde memoria a un registro.
STR	Guarda un valor desde un registro en memoria.
LDRT	Carga un valor desde memoria usando acceso no privilegiado.
STRT	Guarda un valor con acceso no privilegiado.
LDREX	Carga exclusiva (para operaciones atómicas).
STREX	Almacena si no ha habido modificación desde LDREX.
STRH	Almacena media palabra (16 bits).
STRHT	Versión no privilegiada de STRH.
STREXH	Almacena media palabra de forma exclusiva.

LDRH	Carga media palabra desde memoria.
LDRHT	Versión no privilegiada de LDRH.
LDREXH	Carga media palabra de forma exclusiva.
LDRSH	Carga media palabra con extensión de signo.
LDRSHT	Carga media palabra con extensión de signo, no privilegiada.
STRB	Guarda un byte.
STRBT	Guarda un byte, acceso no privilegiado.
STREXB	Guarda un byte de forma exclusiva.
LDRB	Carga un byte.
LDRBT	Carga un byte, acceso no privilegiado.
LDREXB	Carga un byte de forma exclusiva.
LDRSB	Carga un byte con extensión de signo.
LDRSBT	Carga un byte con signo, acceso no privilegiado.
LDRD	Carga una doble palabra (64 bits).
STRD	Guarda una doble palabra (64 bits).
LDREXD	Carga doble palabra exclusiva.
STREXD	Guarda doble palabra exclusiva.

INSTRUCCIONES DE CARGA Y ALMACENAMIENTO MÚLTIPLES

Instrucción	Descripción
LDM	Carga múltiples registros desde memoria.
LDMIA	LDM con incremento después.
LDMFD	LDM para restaurar registros desde pila (Full Descending).
LDMDB	LDM con decremento antes.
LDMEA	LDM con incremento antes (alias).
POP	Carga registros desde la pila (LDMFD con PC opcional).
PUSH	Guarda registros en la pila (STMDB con LR opcional).
STM (STMIA, STMEA)	Almacena múltiples registros, incremento después.
STMDB (STMFD)	Decrementa antes (forma usada por PUSH).

INSTRUCCIONES VARIAS

Instrucción	Descripción
CLREX	Limpia el estado exclusivo (LDREX/STREX).
DBG	Genera una señal de depuración.
DMB	Barrera de memoria (Data Memory Barrier).
DSB	Barrera de sincronización de datos.
ISB	Barrera de sincronización de instrucciones.
IT	Inicia una secuencia condicional (Thumb-2).
NOP	No hace nada (no operation).
PLD (immediate)	Pre-carga (o pre-carga para escritura) una dirección inmediata en caché.
PLD (literal)	Pre-carga desde una dirección literal.
PLD (register)	Pre-carga desde dirección contenida en un registro.
PLI (immediate, literal)	Pre-carga para instrucciones.
PLI (register)	Pre-carga de instrucción desde dirección en registro.
SEV	Envía evento (Wake-up para otros núcleos o hilos).
SVC	Supervisor Call – invoca llamada al sistema (software interrupt).
WFE	Espera evento (Wait For Event).
WFI	Espera interrupción (Wait For Interrupt).
YIELD	Sugiere al procesador ceder el turno a otro hilo.

INSTRUCCIONES DE GENERACIÓN DE EXCEPCIONES

Instrucción	Descripción
SVC	Supervisor Call – invoca llamada al sistema (software interrupt).
BKPT	Genera un breakpoint para depuración.

INSTRUCCIONES DE COPROCESADOR

Instrucción	Descripción
-------------	-------------

CDP	Es una instrucción que ejecuta operaciones de procesamiento de datos en un coprocesador, como el coprocesador de punto flotante (VFP) o SIMD (NEON).
CDP2	Es una variante de la instrucción CDP, utilizada para realizar operaciones internas dentro de un coprocesador, pero en el contexto de ARMv7 con soporte para espacio de ejecución privilegiado (como TrustZone).
MCR, MCR2	Mueve datos a un coprocesador.
MCRR, MCRR2	Mueve dos registros a un coprocesador.
MRC, MRC2	Mueve datos desde un coprocesador.
MRRC, MRRC2	Mueve dos registros desde un coprocesador.
LDC, LDC2 (immediate)	Carga desde coprocesador.
LDC, LDC2 (literal)	Carga desde dirección literal del coprocesador.
STC, STC2	Almacena datos en un coprocesador.
FP	Se utiliza como puntero al marco de pila (stack frame) de una función.

INSTRUCCIONES DE CARGA Y ALMACENAMIENTO PARA REGISTROS DE LA EXTENSIÓN FP (PUNTO FLOTANTE)

Instrucción	Descripción
VLDM	Carga múltiples registros de NEON o FPU.
VLDR	Carga un registro de NEON o FPU.
VPOP	Restaura (saca) uno o más registros de punto flotante (VFP/NEON) desde la pila del stack (memoria), es decir, el reverso de VPUSH.
VPUSH	Guarda (empuja) uno o más registros de punto flotante (VFP o NEON) en la pila (stack). Es el complemento de VPOP.
VSTM	Guarda múltiples registros de NEON o FPU.
VSTR	Guarda un solo registro NEON/FPU.

INSTRUCCIONES DE TRANSFERENCIA DE REGISTROS DE LA EXTENSIÓN DE PUNTO FLOTANTE (FP)

Instrucción	Descripción
VMOV (ARM core register to scalar)	Mueve valor de registro general a escalar NEON.

VMOV (scalar to ARM core register)	Mueve escalar NEON a registro ARM.
VMOV (between ARM core register and single-precision register)	Mueve entre registros ARM y NEON.
VMOV (between two ARM core registers and two single-precision registers)	Mueve entre registros ARM y NEON.
VMOV (between two ARM core registers and a doubleword extension register)	Mueve entre registros ARM y NEON.
VMRS	Mueve estado de FPU a registro ARM.
VMSR	Mueve valor de registro ARM al estado de FPU.

INSTRUCCIONES DE PROCESAMIENTO DE DATOS EN PUNTO FLOTANTE

Instrucción	Descripción
VABS	Valor absoluto de un registro FP.
VADD	Suma de punto flotante (escalar/vectorial).
VCMP	Compara dos valores FP y actualiza flags (sin excepción si hay NaN)
VCMPE	Compara dos valores FP y lanza excepción si hay NaN.
VCVT, VCVTR (between floating-point and integer)	Ambas instrucciones convierten valores entre punto flotante (float) y entero (int), pero difieren en cómo manejan los decimales (uno los trunca y otro los redondea)
VCVT (between double-precision and single-precision)	Esta variante de VCVT convierte valores de punto flotante doble precisión (64 bits, F64) a simple precisión (32 bits, F32), y viceversa.
VCVTA	Conversión a entero con redondeo al más cercano (ties to even).
VCVTN	Igual que VCVTA (alias estándar).
VCVTP	Conversión a entero redondeando hacia $+\infty$.
VCVTM	Conversión a entero redondeando hacia $-\infty$.
VCVT (between floating-point and fixed-point)	Convierte entre valores punto flotante (FP) y punto fijo (Fixed-point), con control de escalado y redondeo.
VCVTB	Convierte valores de punto flotante en la parte inferior del registro (bits bajos).
VCVTT	Convierte valores de punto flotante en la parte superior del registro (bits altos).
VDIV	División de punto flotante.
VFMA	Fused Multiply-Add: $Rd = Rn + (Rm \times Rp)$ (sin redondeo intermedio).

VFMS	Fused Multiply-Subtract: $Rd = Rn - (Rm \times Rp)$.
VFNMA	Fused Negated Multiply-Add: $Rd = -Rn - (Rm \times Rp)$.
VFNMS	Fused Negated Multiply-Subtract: $Rd = -Rn + (Rm \times Rp)$.
VMAXNM	Máximo numérico (ignora NaN silenciosos).
VMINNM	Mínimo numérico (ignora NaN silenciosos).
VMLA	Multiplicación con acumulación: $Rd = Rd + (Rn \times Rm)$.
VMLS	Multiplicación con sustracción: $Rd = Rd - (Rn \times Rm)$.
VMOV (immediate)	Carga un valor inmediato en todos los elementos del vector.
VMOV (register)	Copia entre registros: Entre NEON, entre NEON y ARM, o viceversa.
VMUL	Multiplicación de punto flotante entre dos registros (vectorial o escalar).
VNEG	Niega el valor de un registro FP (cambio de signo).
VNMLA	Multiplicación-negación con acumulación inversa: $-Rd + (Rn \times Rm)$.
VNMLS	Multiplicación-negación con sustracción inversa: $-Rd - (Rn \times Rm)$.
VNMUL	Multiplicación con negación del resultado: $-(Rn \times Rm)$.
VRINTA	Redondeo al entero más cercano (modo "round to nearest with ties to even").
VRINTN	Redondeo al entero más cercano (igual que VRINTA, alias estándar).
VRINTP	Redondeo al entero superior (hacia $+\infty$).
VRINTM	Redondeo al entero inferior (hacia $-\infty$).
VRINTZ	Redondeo hacia cero (truncamiento).
VRINTR	Redondeo usando el modo especificado en FPSCR (registro de control).
VSEL	Selección condicional entre dos operandos basada en flags (similar a una operación "if").
VSQRT	Calcula la raíz cuadrada de un valor FP.
VSUB	Resta de punto flotante entre dos registros.