
Белорусский государственный университет информатики и радиоэлектроники

4-ый курс специальности ПОИТ

# ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЦИФРОВОГО ПРОЕКТИРОВАНИЯ

Sequential Logic: flip-flops (FF)



### Sequential Logic: flip-flops (FF)

```
Entity DFF is
       Port ( — входной порт данных
                  : in STD LOGIC;
              — входной порт сигнала синхронизации
              CLK : in STD LOGIC;
              — выходной порт данных
              Q : out STD LOGIC );
   End DFF;
   Architecture Beh of DFF is
   — объект хранения значения сигнала входного порта данных
   signal s : std logic;
   Begin
14
   Main: process (D, CLK)
15
   begin
17
    — условие наступления переднего фронта сигнала CLK
18
     if ( CLK'event and CLK = '1' ) then
19
       — захват значения сигнала порта D
       s \ll D:
20
21
     — при всех прочих условиях в осуществляет хранение
22
     — захваченного значения сигнала порта D
     end if;
24
   end process;
25
  — передача значения сигнала s на выходной порт Q
   Q \ll s;
28
   End Beh:
```

Rising edge condition

# Introducing to VHDL

Sequential Logic: flip-flops (FF)


Falling edge condition

```
— условие наступления заднего фронта сигнала CLK
if ( CLK'event and CLK = '0') then
  — захват значения сигнала порта D
  s \ll D:
— при всех прочих условиях в осуществляет хранение
— захваченного значения сигнала порта D
end if;
— условие наступления переднего фронта сигнала CLK
if ( CLK' event and CLK = '1' and CLK' last value = '0') then
— условие наступления переднего фронта сигнала СLК
if rising_edge( CLK ) then
```

# Introducing to VHDL

Sequential Logic: flip-flops (FF) :: real technological FF fdcpe

D Flip-Flop with Clock Enable and Asynchronous Preset and Clear)



Ta	аблица	перех	одов	три	іггера	fdcpe
CLR	PRE	CE	D	C	Q(t)	Q(t+1)
1	X	X	X	X	X	0
0	1	X	X	X	X	1
0	0	0	X	X	q	q
0	0	1	d	1	X	d

### Introducing to VHDL

Sequential Logic: flip-flops (FF) :: real technological FF :: fdcpe

```
Entity DFF2 is
       Port ( — входной порт сигнала асинхронного сброса
              CLR: in STD LOGIC;
             — входной порт сигнала асинхронной установки
             PRE: in STD LOGIC;
             — входной порт сигнала разрешения синхронизации
             CE : in STD LOGIC;
             — входной порт сигнала синхронизации
             C : in STD LOGIC;
10
             — входной порт данных
11
             D : in STD LOGIC;
12
             — Выходной порт данных
13
             Q : out STD LOGIC ):
14
   End DFF2;
15
```

Sequential Logic: flip-flops (FF) :: real technological FF :: fdcpe

```
16 Architecture Beh of DFF2 is
17 — объект хранения значения сигнала входного порта данных
  signal s : std_logic;
19 Begin
20
   Main: process (CLR, PRE, CE, C, D)
22 begin
23
     — условие асинхронного сброса
     if CLR = '1' then
                                                                          DFF2
25
       s <= '0':
                                                                               fdcpe
26
     — условие асинхронной установки
                                                                    PRE
     elsif PRE = '1' then
28
       s <= '1':
                                                                                PRE
     -- условие асинхронного разрешения
                                                                     CE
30
     elsif CE = '1' then
                                                                               \mathbf{CE}
31
       — условие наступления переднего фронта синхросигнала
                                                                                CLR
       if rising edge (C) then
32
         s \le D;
                                                                    CLR
       — при всех прочих условиях s осуществляет хранение
       — захваченного значения сигнала порта D
       end if;
36
37
     end if:
   end process;
39
  — передача значения сигнала s на выходной порт Q
   Q \le s:
42
   End Beh:
```

Sequential Logic: flip-flops (FF) :: real technological FF :: fdcpe

```
Main: process (CLR, PRE, CE, C, D)
begin
         if ( CLR = '0' and PRE = '0' and CE = '1' ) then
                   if rising edge( C ) then
                             s \leq D:
                   end if:
         elsif CLR = '1' then
                             s <= '0':
         elsif PRE = '1' then
                                                  DFF2
                             s <= '1':
                                                          and3b2
                                                                            and3b2
                                           CE
         end if:
                                          PRE
                                                                                          fdcpe
end process:
                                          CLR
                                             \boldsymbol{D}
Q \le s:
                                                                              INV
                                                                                          CE
                                                                                           CLR
                                                          and3b3
                                                                            and2b1
                                                          and3b3_0
                                                                            and2b1 0
```

Sequential Logic: flip-flops (FF) :: ftc (Toggle Flip-Flop with

Asynchronous Clear)

There is no

RTL-primitive

```
—— Q — Выходной порт данных
signal s : std_logic;
Begin
Main: process (CLR, C, T, s)
begin
        if CLR = '1' then
                s \le '0':
        elsif T = '1' then
                if rising_edge(C) then
                         s <= not s:
                end if:
```

end if:

end process;

 $Q \leq s$ :


— CLR — входной порт сигнала асинхронного сброса

— С — Входной порт сигнала синхронизации — Т — входной порт управляющего сигнала


# Introducing to VHDL

Sequential Logic: flip-flops (FF) :: ftc on the base of fdce

```
— CLR — входной порт сигнала асинхронного сброса
—— C  — входной порт сигнала синхронизации
      — входной порт управляющего сигнала
       — выходной порт данных
signal s : std_logic;
Begin
Main: process (CLR, C, T, s)
begin
        if CLR = '1' then
                s \le '0':
        elsif T = '1' then
                if rising_edge(C) then
                        s \le not s:
                end if:
        end if:
end process;
```



Sequential Logic: flip-flops (FF) :: **ftc** on the base of fdc



```
signal s : std_logic;
Begin
Main: process (CLR, C, T, s)
begin
         if CLR = '1' then
                 s \le '0';
         elsif rising edge(C) then
                 s \le s \times T;
        end if:
end process;
Q \le s:
```

# Introducing to VHDL

Sequential Logic: flip-flops (FF) :: **ftc** on the base of fdc Combinational & Sequential Logic Description

```
—— сигнал, описывающий значение выходного порта триггера
signal s : std logic;
—— сигнал, описывающий значение выхода комбинационной схемы
signal tx : std_logic;
Begin
        — описание комбинационной схемы
        tx \le s xor T;
        — onucaние элемента памяти (D-триггер)
        DFF: process (CLR, C, tx)
        begin
                         if CLR = '1' then
                                 s \le 0':
                         elsif rising edge (C) then
                                 s \ll tx:
                         end if;
        end process;
                                                      — выходной трехстабильный буфер-усилитель
                                                      Q \le s when OE='0' else 'Z';
        — Выходной комбинационный каскад
        Q \le s;
```