Белорусский государственный университет информатики и радиоэлектроники


4-ый курс специальности ПОИТ

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЦИФРОВОГО ПРОЕКТИРОВАНИЯ

Программное Обеспечение Цифрового Проектирования

Introducing to VHDL


Sequential Logic: registers



Программное Обеспечение Цифрового Проектирования


Introducing to VHDL

Sequential Logic: store registers



Sequential Logic: store registers

```
Entity REGn is
      Generic
           — разрядность хранимых слов
           ( n : integer := 4 );
       Port (— входная шина данных
              Din : in std logic vector (n-1 \text{ downto } 0);
             — входной порт сигнала загрузки данных
                : in std logic;
             — Выходная шина данных
             Dout : out std_logic_vector( n-1 downto 0) );
   End REGn;
12
   Architecture Beh of REGn is
                                                                              REG
   — множество элементов памяти мошностью п
   signal reg : std_logic_vector( n-1 downto 0 );
16
                                                                          Din
   Begin
17
18
19
     Main: process ( Din, EN )
                                                                          ΕN
     begin
        — условие захвата данных с входной шины Din
       if EN = '1' then
       reg <= Din;
       — при всех прочих условиях осуществляется
       — хранение п—разрядного слова
       end if;
     end process;
     — передача значения хранящегося слова
     — на выходную шину Dout
31
     Dout <= reg;
  End Beh;
```



Sequential Logic: synchronous registers

```
Entity REGn is
      Generic

    константное слово для инициализации регистра,

    также определяет размерность регистра,

    по умолчанию константное слово равно "1001",

               — размерность n=4
               INITREG : std logic vector := "1001" );
       Port ( — входная шина данных
10
                       : in std_logic_vector( INITREG'range );
               Din
11
               — входной порт сигнала загрузки данных
12
               EN
                       : in std logic;
13
               — входной порт сигнала инициализации
               INIT
                       : in std logic;
14
              — входной порт сигнала синхронизации,
15

    — управление передним фронтом

16
17
               CLK
                       : in std logic;

    — входной порт сигнала управления выходными

18

    трехстабильными буферами

19
                       : in std logic;
               OE
20
21
               — выходная шина данных
22
                       : out std logic vector( INITREG'range ) );
               Dout
23
   End REGn;
24
```

Sequential Logic: synchronous registers

```
25 Architecture Beh of REGn is
26 — непосредственно сам регистр (синхронные D-триггеры)
27 signal reg : std_logic_vector( INITREG'range );
28 — константный вектор "ZZZ...Z" размерностью INITREG'range
29 constant ALLZ : std logic vector( INITREG'range ) := ( others => 'Z' );
30
31
   Begin
32
33
     Main: process ( Din, EN, INIT, CLK )
     begin
      — условие инициализации
       if INIT = '1' then
37
         reg <= INITREG;
       — условие разрешения загрузки данных
       elsif EN = '1' then

    условие наступления переднего фронта

         — сигнала синхронизации
         if rising edge (CLK ) then
           — захват и загрузка данных
           reg <= Din;
45
         end if:
       end if:
46
47
     end process;
48


    — выходные трехстабильные буферы—усилители

49
     Dout <= reg when OE='0' else ALLZ;
50
51
   End Beh;
```


Программное Обеспечение Цифрового Проектирования

Introducing to VHDL

Sequential Logic: synchronous registers



Sequential Logic: register files



Sequential Logic: register files

```
Entity REGFile is
      Generic
           ( — константное слово для инициализации регистров,
              — также определяет размерность регистров,
              — по умолчанию константное слово равно "0000",
              — размерность n=4
              INITREG : std logic vector := "0000";
              — размерности адресных шин записи и чтения
              — для адресации 2**a регистров
10
                      : integer := 2);
11
       Port ( — входной порт сигнала инициализации регистров
12
                   : in std_logic;
13
              — входной порт шины данных для записи
14
                      : in std logic vector( INITREG'range );
15
              — входной порт шины адреса для записи
                      : in std logic vector (a-1 downto 0);
16
              WA
17
              — входной порт шины адреса для чтения
18
              RA
                      : in std_logic_vector( a-1 downto 0 );
19
              — входной порт сигнала разрешения записи
20
              WE
                      : in std logic;
21
              — выходной порт шины прочитанных данных
22
              RDP
                      : out std logic vector( INITREG'range ) );
   End REGFile;
24
```


Sequential Logic: register files

```
Architecture Beh of REGFile is
26 — декларация компоненты синхронного регистра хранения
   component REGn is
28
      Generic
29
            ( INITREG : std logic vector := "1001" );
30
31
       Port ( Din : in std logic vector ( INITREG'range );
              EN : in std_logic;
32
33
              INIT : in std_logic;
              CLK : in std logic;
34
35
              OE : in std logic;
                  : out std_logic_vector( INITREG'range ) );
36
              Dout
37 end component;
38 — выходная шина дешифратора адреса записи
39 signal wen : std logic vector (2**a-1 downto 0);
40 — выходная шина дешифратора адреса чтения
   signal ren : std logic vector( 2**a-1 downto 0 );
42 — общая шина прочитанных данных
  signal readd: std_logic_vector( INITREG'range );
43
44
```

Sequential Logic: register files (mixed style)

```
45 Begin
46
47 — дешифратор адреса записи
48 WAD: process (WA)
                                                                                   Combinational Logic
49 begin
    for i in 0 to 2**a-1 loop
                                                                                 Behavioral Description
       if i = CONV INTEGER (WA) then
        wen( i ) <= '1';
53
       else
        wen( i ) \leq '0';
      end if;
     end loop:
57 end process;
59 — дешифратор адреса чтения
60 RAD: process (RA)
                                                                                   Combinational Logic
61 begin
   for i in 0 to 2**a-1 loop
                                                                                 Behavioral Description
      if i = CONV INTEGER (RA) then
        ren( i ) <= '1';
        ren( i ) <= '0';
      end if;
     end loop;
69 end process:
71 — множество из 2**a регистров REGn
                                                                                       Sequential Logic
72 REGi: for i in 2**a-1 downto 0 generate
     REGi: REGn generic map ( INITREG )
                          ( WDP, wen(i), INIT, WE, ren(i), readd );
                                                                                   Structural Description
75 end generate;
   — трансляция общей шины прочитанных данных на выходной порт RDP
  RDP <= readd;
79
  End Beh;
```

Sequential Logic: register files (addressing schemes)



Sequential Logic: register files (addressing schemes)

