Белорусский государственный университет информатики и радиоэлектроники

4-ый курс специальности ПОИТ

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЦИФРОВОГО ПРОЕКТИРОВАНИЯ

Sequential Logic: shift registers :: LFSR :: advanced JC_TB

```
-- Clock period definitions
       constant CLK hperiod : time := 10 ns;
48
       constant CLK period : time := 2*CLK hperiod;
50
51
   BEGIN
52
       -- Instantiate the Unit Under Test (UUT)
53
       uut: JC n PORT MAP (
                                                 -- Stimulus process
55
              CLK => CLK.
                                                 CLK <= not CLK after CLK hperiod;
             RST => RST,
57
             LS => LS,
                                          65
                                                 stim proc: process
             Pin => Pin,
                                          66
                                                 variable test init : std logic vector(0 to 3):="1111";
              Pout => Pout
59
                                                    assert (false) report "Begin of verification" severity note;
61
                                                    assert (false) report "Reset procedure" severity note;
       -- Stimulus process
                                                    wait for 2*CLK period;
       CLK <= not CLK after CLK hperiod;
                                                    RST <= '1'; wait for 2*CLK period;
                                          71
                                                    RST <= '0'; wait for 2*CLK period;
                                                    assert (Pout="0000") report "Bad reset" severity failure;
                                          73
                                                    report "Good reset" severity note;
                                          74
                                          75
                                                    report "Initialization procedure" severity note;
                                          76
                                                    Pin <= test init; wait for CLK period;
                                          77
                                                    assert (LS='0' and Pout=test init) report "Bad initialization" severity failure;
                                          78
                                                    report "Good initialization" severity note;
                                                    report "Begin of shift procedure" severity note;
                                                    wait for CLK hperiod/2;
                                                    LS <= '1';
                                                    wait for 8*CLK period;
                                                    report "End of shift procedure" severity note;
                                                    assert (false) report "End of verification" severity failure;
                                          87
                                                 end process;
```


Sequential Logic: shift registers :: LFSR :: advanced JC_TB

```
90
        monitor proc:process(CLK, LS, Pout)
 91
        variable 1 val, p val, c val : std logic vector(0 to 3);
 92
        begin
           if (falling edge(CLK)) then
 94
               if LS='0' then
 95
                  1 val := Pout;
                  p val := not(l val(3)) & l val(0 to 2);
 96
               else
                  c val := Pout;
                  assert (c val=p val) report "Wrong
100
                  l val := c val;
                 p val := not(l val(3)) & l val(0 to 2);
101
102
               end if:
103
           end if;
104
         end process;
```


ModelSim transcript:

```
** Note: Begin of verification
     Time: 0 ps Iteration: 0 Instance: /jc tb
  ** Note: Reset procedure
     Time: 0 ps Iteration: 0 Instance: /jc tb
  ** Note: Good reset
     Time: 120 ns Iteration: 0 Instance: /jc tb
  ** Note: Initialization procedure
     Time: 120 ns Iteration: 0 Instance: /jc tb
 ** Note: Good initialization
     Time: 140 ns Iteration: 0 Instance: /jc tb
# ** Note: Begin of shift procedure
     Time: 140 ns Iteration: 0 Instance: /jc tb
# ** Failure: Wrong current seed
    Time: 160 ns Iteration: 0 Process: /jc tb/monitor proc File: JC TB.vhd
# Break in Process monitor proc at JC TB.vhd line 99
 Simulation Breakpoint: Break in Process monitor proc at JC TB.vhd line 99
```

Sequential Logic: shift registers :: LFSR :: advanced JC_TB ModelSim Wave diagram:



Sequential Logic: shift registers :: LFSR :: M-sequence generator



$$\varphi(x) = \bigoplus \sum_{k=0}^{n} \alpha_k x^k.$$

Общая структура генератора М-последовательности

$$\begin{vmatrix} d_0^{(k)} \\ d_1^{(k)} \\ \dots \\ d_{n-1}^{(k)} \end{vmatrix} = \begin{vmatrix} \alpha_1 & \alpha_2 & \dots & \alpha_{k-1} & \alpha_k \\ 1 & 0 & \dots & 0 & 0 \\ \dots & \dots & \dots & \dots \\ 0 & 0 & 0 & 1 & 0 \end{vmatrix} \times \begin{vmatrix} d_0^{(k-1)} \\ d_1^{(k-1)} \\ \dots \\ d_{n-1}^{(k-1)} \end{vmatrix}$$


$$D^{(k)} = VD^{(k-1)}$$

$$V = \begin{vmatrix} \alpha_0 & \alpha_1 & \dots & \alpha_{k-1} & \alpha_k \\ 1 & 0 & \dots & 0 & 0 \\ \dots & \dots & \dots & \dots & \dots \\ 0 & 0 & 0 & 1 & 0 \end{vmatrix}$$

Sequential Logic: shift registers :: LFSR :: M-sequence generator


$$\varphi(x) = \bigoplus_{k=0}^{n} \alpha_k x^k.$$

$$\varphi(x) = 1 \oplus x \oplus x^4$$



	d_0	d_1	d_2	d_3			d_0	d_1	d_2	d_3
0	1	0	0	0	Ĭ .	8	1	1	0	1
1	1	1	0	0		9	0	1	1	0
2	1	1	1	0		10	0	0	1	1
3	1	1	1	1		11	1	0	0	1
4	0	1	1	1		12	0	1	0	0
5	1	0	1	1		13	0	0	1	0
6	0	1	0	1		14	0	0	0	1
7	1	0	1	0		15	1	0	0	0

Sequential Logic: shift registers :: LFSR :: M-sequence generator



$$D^{(14)} = (0,0,0,1) -> D^{(15)} = (0,0,0,0) -> D^{(16)} = (1,0,0,0) -> D^{(17)} = (1,1,0,0) -> \dots$$

Sequential Logic: shift registers :: LFSR :: M-sequence generator

```
Entity LFSR n is
      Generic ( — массив коэффициентов характеристического полинома,
2
3
4
5
6
7

    — определяет разрядность сдвигового регистра,

                — значение по умолчанию "11001"
                — соответствует полиному 4-й степени вида
                - f(x) = 1 + x + x^4
                alpha: std logic vector := "11001");
8
       Port ( — входной порт сигнала синхронизации
                CLK : in std_logic;
10
                — входной порт сигнала инициализации
11
                RST : in std_logic;
12
                — выходной порт символов М-последовательности
13
                Pout : out std logic vector (0 to alpha'high-1);
14 End LFSR n;
15
  Architecture Beh of LFSR n is
16 — п-разрядный сдвиговый регистр
17
   signal sreg: std_logic_vector( 0 to alpha'high-1);
18 — внутренняя шина данных
  signal sdat: std_logic_vector( 0 to alpha'high-1 );
20
```

Sequential Logic: shift registers :: LFSR :: M-sequence generator

```
21
   Begin
23
     — последовательностная схема устройства
24
     Main: process (CLK, RST, sdat )
25
     begin
26
       — условие асинхронной инициализации генератора
27
       if RST = '1' then
28
         — начальное состояние генератора (00...0)
29
          sreg \ll (others \Rightarrow '0');
30
       — условие наступления переднего фронта
31
       — сигнала синхронизации
32
        elsif rising edge (CLK) then
33
         -- синхронное управление генератором
34
          sreq <= sdat;</pre>
35
       end if:
36
     end process;
37
```

Sequential Logic: shift registers :: LFSR :: M-sequence generator


```
38
     — комбинационная схема генератора
39
     Data: process ( sreg )
40
     — переменная для вычисления нового значения
41
     — младшего разряда генератора
42
     variable newbit : std_logic;
43
     — переменная для корректировки значения
44
     — младшего разряда с целью генерирования
45
     -- нилевого состояния
46
     variable zerostate: std logic;
47
     begin
48
     — инициализация переменных
49
     newbit
             := '0':
50
     zerostate := '0':
51
52
     — Вычисление значений переменных
53
     for i in 0 to alpha high -2 loop
54
       zerostate := zerostate or sreg( i );
55
       if alpha(i+1) = '1' then
56
         newbit := newbit xor sreg( i );
57
       end if:
58
     end loop;
59
     zerostate := not zerostate;
60
     newbit := zerostate xor newbit xor sreg( alpha 'high - 1 );
61
     — формирование нового значения генератора
62
     sdat \le newbit \& sreg(0 to alpha'high - 2);
63
64
     end process;
```

Sequential Logic: shift registers :: LFSR :: M-sequence generator


Behavioral VHDL description:


```
65
66 — передача на выходной порт
67 — символа М—последовательности
68 Pout <= sreg; ⊕
69
70 End Beh;
```

Another structure of M-sequence generator:




Sequential Logic: shift registers :: LFSR :: M-sequence generator





22		d_0	d_1	d_2	d_3		d_0	d_1	d_2	d_3
	0	1	0	0	0	8	1	0	1	0
	1	0	1	0	0	9	0	1	0	1
2	2	0	0	1	0	10	1	1	1	0
8	3	0	0	0	1	11	0	1	1	1
	4	1	1	0	0	12	1	1	1	1
	5	0	1	1	0	13	1	0	1	1
	6	0	0	1	1	14	1	0	0	1
	7	1	1	0	1	15	1	0	0	0




Sequential Logic: shift registers :: LFSR :: M-sequence generator

Only combinational part:

```
38
     — комбинационная схема генератора
39
     Data: process( sreg )
40
     begin
41
     — формирование новых значений разрядов
42
     — с учетом коэффициентов характеристического полинома
43
     for i in alpha'high-1 downto 1 loop
       if alpha(i) = '1' then
44
45
         sdat(i) \le sreg(alpha'high-1) xor sreg(i-1);
46
       else
47
         sdat(i) \le sreg(i-1);
48
       end if:
49
     end loop;
50
     sdat(0) \le sreg(alpha'high-1);
51
     end process;
52
53
     — передача на выходной порт
     — символа М-последовательности
54
55
   Pout <= sreg;
56
57
   End Beh;
```

Sequential Logic: shift registers :: LFSR :: Signature Analyzers




$$p(x) = q(x)\varphi(x) \oplus s(x)$$

$$p(x) = 1 \oplus x \oplus x^6 \oplus x^7$$


$$\varphi(x) = 1 \oplus x \oplus x^3$$

Sequential Logic: shift registers :: LFSR :: Signature Analyzers




```
— входной порт сжимаемых данных
Sin: in std_logic;
— ...
sdat(0) <= Sin xor sreg(alpha'high—1);</li>
— ...
```

Sequential Logic: Finite State Machines (FSM)



Sequential Logic: Finite State Machines (FSM)





Sequential Logic: Finite State Machines (FSM)

```
Entity FSM is
     Port (
          — Входные порты сигналов синхронизации и инициализации
          CLK, RST : in std_logic;
          — Входная шина данных
          IP
                   : in std_logic_vector( 3 downto 0 );
          — Выходная шина данных
          OP
                   : out std_logic_vector( 1 downto 0 ) );
   End FSM;
10
  Architecture Beh of FSM is
12 — перечисляемый тип состояний автомата
  type states is (S0, S1, S2, S3, S4);
14 — сигналы текущего и следующего состояния
  signal current state, next_state : states;
16 — сигналы для выходных буферов-усилителей
   signal fop : std logic vector ( 1 downto 0 );
18
```

Sequential Logic: Finite State Machines (FSM)

```
11 Architecture Beh of FSM is
12 — перечисляемый тип состояний автомата
13 type states is ( S0, S1, S2, S3, S4 );
14 — сигналы текущего и следующего состояния
15 signal current_state , next_state : states;
16 — сигналы для выходных буферов-усилителей
   signal fop : std logic vector ( 1 downto 0 );
18
19
   Begin
20
     — Описание синхронной памяти автомата
21
     FSM_dff: process( CLK, RST, next_state )
     begin
23
       — условие инициализации автомата
^{24}
       if RST = '1' then
25
         -- стартовое состояние автомата
^{26}
         current state <= S0;
27
       — условие изменения текущего состояния
28
       — на новое
^{29}
       elsif rising edge (CLK ) then
30
         current_state <= next_state;
31
       end if:
32
     end process;
33
```

Sequential Logic: Finite State Machines (FSM)

```
— Описание комбинационной логики.
     — Вырабатывающей значения нового состояния
     FSM gamma: process ( current state, IP )
37
     begin
38
       — анализ текущего состояния
        case current state is
40
          when S0 => next_state <= S1;
          when S1 =  if IP = "1101" then
                         next_state <= S2;
42
43
                      else
44
                         next state <= S1;
45
                      end if:
          when S2 \Rightarrow if IP = "0001" then
46
47
                         next_state <= S4:
48
                      elsif IP = "1111" then
49
                         next state <= S3;
50
                      else
51
                         next state <= S2;
52
                      end if:
53
          when S3 => next state <= S3;
          when S4 => if IP = "1011" then
54
55
                         next_state <= S0:
56
                      else
57
                         next_state <= S4;
58
                  end if:
59
          when others => next state <= S0;
60
        end case;
61
     end process;
62
```

Sequential Logic: Finite State Machines (FSM)

```
    — Описание комбинационной логики,

63
64
     — вырабатывающей значения для выходной
65
     — шины данных
      FSM_phi: process ( current_state )
66
67
      begin
68
        case current_state is
69
          when S0 \Rightarrow fop <= "00";
          when S1 | S4 \Rightarrow fop <= "01";
70
          when S2 \Rightarrow fop <= "10";
71
          when S3 \Rightarrow fop <= "11";
73
          when others \Rightarrow fop \Leftarrow "00";
74
        end case;
75
      end process;
76
77
    — Передача сформированных значений
78
    — на выходную шину данных
79
      OP \leftarrow fop:
80 End Beh;
```