#### Лабораторная работа № 2

# по курсу «Программное обеспечение цифрового проектирования» «Структурное описание цифровых устройств на языке VHDL. Работа с TestBench»

Необходимое программное обеспечение:

Xilinx ISE design suite

1. Составить структурное vhdl-описание мультиплексора с двумя входами (a, b), селектирующим сигналом (s) и выходом (z), соответствующее структурной схеме (см. Рис. 1):




Рис. 1. Структурная схема мультиплексора 2х1.

2. Составить структурное vhdl-описание мультиплексора с четырьмя входами (a, b, a1, b1), селектирующим сигналом (s) и двумя выходами (z, z1), соответствующее структурной схеме (см. рис. 2). Причем мультиплексор должен состоять из компонентов, описанных в пункте 1.






Рис. 2. Структурная схема мультиплексора 4х2.


- 3. Далее необходимо составить структурное и поведенческое описание цифрового устройства (на выбор) из приведенных ниже:
- 3.1. Вариант 1:




### 3.2. Вариант 2:




### 3.3. Вариант 3:




## 3.4. Вариант 4




## 3.5. Вариант 5




### 3.6. Вариант 6




### 3.7. Вариант 7




### 3.8. Вариант 8




### 3.9. Вариант 9




### 3.10. Вариант 10




### 3.11. Вариант 11




## 3.12. Вариант 12




## 3.13. Вариант 13



## 3.14. Вариант 14



### 3.15. Вариант 15



- 4. Необходимо произвести функциональное моделирование как поведенческого, так и структурного vhdl-описания
  - Мультиплексора и комбинационного устройства (4 балла).
  - Задание «а» и демультиплексора 1х4 (6 баллов).
  - Задание «b» и элемента AND5. В структурном описании элемента AND5 использовать оператор «generate» (8 баллов).
  - Задание «с» и двухразрядного сумматора с переносом (каждый одноразрядный сумматор описывается отдельным структурным описанием) (10 баллов).
- 5. Для каждого описания необходимо написать Test Bench, который имеет следующую структуру:




Рис. 3. Структурная схема тестирования

Test Bench должен обеспечивать тестирование структурного и поведенческого описания устройства на всех  $2^n$  наборах входных значений (n – количество входных сигналов).

- 6. Контрольный вопросы
  - Описание и характеристика TestBench.
  - RTL и технологический синтез.
  - Процессы в VHDL
  - Использование LUT в ПЛИС
  - О Полусумматор и сумматор. Реализация и особенности применения.
  - о Виды моделирования при разработке цифровых устройств.

о Предназначение усиливающих буферов.