
Белорусский государственный университет информатики и радиоэлектроники

4-ый курс специальности ПОИТ

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЦИФРОВОГО ПРОЕКТИРОВАНИЯ

Introducing to VHDL


Sequential Logic: shift registers



Introducing to VHDL

Sequential Logic: shift registers :: structural description

```
Library IEEE;
   Use IEEE.STD LOGIC 1164.ALL;
   Library UNISIM;
   Use UNISIM. vcomponents. ALL;
   Entity SREGn is
      Generic
            ( — число разрядов сдвигового регистра
                    : integer := 4);
       Port ( — входной порт сигнала синхронизации
10
11
              CLK : in std logic;
              — входной порт сигнала инициализации
              RST: in std logic;
14
              — входной порт сигнала разрешения сдвига
                  : in std logic;
15
              — входной порт последовательного кода
17
              Sin : in std logic;
18
              — выходной порт параллельного кода
              Pout : out std logic vector (0 to n-1)
19
20
         );
   End SREGn;
22
```



Introducing to VHDL

Sequential Logic: shift registers :: structural description

```
Architecture Beh of SREGn is
24 — множество межсоединительных линий
   signal sreg: std_logic_vector(0 to n-1);
26
27
   Begin
28
29
     — триггер с индексом О
30
     FDFF: FDCE port map ( sreg( 0 ), CLK, SE, RST, Sin );
31
32
     -- множество всех остальных n-1 триггеров
33
     DFFs: for i in 1 to n-1 generate
       DFFi: FDCE port map ( sreg(i), CLK, SE, RST, sreg(i-1));
34
35
     end generate;
36
37
     — передача значений сигналов с выходов всех триггеров
38
     — на выходной порт Pout
                                                                          Sin SREGn
39
     Pout <= sreg;
40
   End Beh;
                                                                          RST
```

Sequential Logic: shift registers :: Parallel-In Serial-Out

```
Entity PISOn is
      Generic
            ( — число разрядов сдвигового регистра
                   : integer := 4);
       Port ( — входной порт сигнала синхронизации
              CLK : in std_logic;
              — входной порт сигнала инициализации
              RST : in std_logic;
              — входной порт сигнала управления
10
              — LS='0' — загрузка параллельного кода в регистр
              -- LS='1' - последовательный сдвиг
11
12
              LS : in std_logic;
13
              — входной порт параллельного кода
14
              Pin : in std_logic_vector( 0 to n-1 );
15
              — выходной порт последовательного кода
16
              Sout : out std logic
17
18
   End PISOn;
19
  Architecture Beh of PISOn is
  — п—разрядный сдвиговый регистр
   signal sreg: std_logic_vector( 0 to n-1 );
  — внутренняя шина данных
   signal sdat: std logic vector (0 \text{ to } n-1);
   Begin
26
```

Introducing to VHDL

Sequential Logic: shift registers :: Parallel-In Serial-Out


```
— последовательностная схема устройства
27
28
     Main: process (CLK, RST, sdat )
^{29}
     begin
30
       — условие асинхронной инициализации регистра
31
        if RST = '1' then
32
          sreg \ll (others \Rightarrow '0');
33
       — условие наступления переднего фронта
34
       — сигнала синхронизации
35
        elsif rising_edge (CLK ) then
36
         — синхронное управление регистром
37
          sreq <= sdat;</pre>
38
        end if:
39
     end process;
40
```

Introducing to VHDL

Sequential Logic: shift registers :: Parallel-In Serial-Out

```
— комбинационная схема устройства
41
42
     Data: process (LS, Pin, sreg )
43
     begin
44
       — условие загрузки параллельных данных
45
       if LS = '0' then
46
          sdat <= Pin:
47
       — условие сдвига регистра на один разряд вправо
48
       else
49
          sdat \le Pin(0) \& sreg(0 to n-2);
50
       end if:
51
     end process;
52
53
     — передача на выходной порт последовательного кода
54
     — из старшего разряда сдвигового регистра
     Sout \leq sreg( n-1 );
55
56
57
   End Beh;
```

Sequential Logic: shift registers :: Parallel-In Serial-Out Result of Technological Synthesis (n=3)




Introducing to VHDL

Sequential Logic: shift registers :: linear feedback

```
    — условие загрузки параллельных данных
    if LS = '0' then
    sdat <= Pin;</li>
    — условие сдвига регистра на один разряд вправо else
    sdat <= sreg( n-1 ) & sreg( 0 to n-2 );</li>
    end if;
    — ...
```

LFSR – Linear Feedback Shift Register

Simplest LFSR



Introducing to VHDL

Sequential Logic: shift registers :: LFSR

$$D = (d_0, d_1, ..., d_{n-1})$$


$$D = (d_0, d_1, ..., d_{n-1})$$

$$d_i = d_{i-1}, \ \forall \ i \in \{1, n-1\} \ d_0 = d_{n-1} + c.$$

$$\begin{vmatrix} d_0^{(k)} \\ d_1^{(k)} \\ \dots \\ d_{n-1}^{(k)} \end{vmatrix} = \begin{vmatrix} 0 & 0 & \dots & 1 \\ 1 & 0 & \dots & 0 \\ \dots & \dots & \dots & \dots \\ 0 & 0 & \dots & 1 \end{vmatrix} \times \begin{pmatrix} \begin{vmatrix} d_0^{(k-1)} \\ d_1^{(k-1)} \\ \dots \\ d_{n-1}^{(k-1)} \end{vmatrix} + \begin{vmatrix} 0 \\ 0 \\ \dots \\ c \end{vmatrix}$$

$$D^{(k)} = V(D^{(k-1)} + C)$$


$$V = \begin{bmatrix} 0 & 0 & \dots & 1 \\ 1 & 0 & \dots & 0 \\ \dots & \dots & \dots & \dots \\ 0 & 0 & \dots & 1 \end{bmatrix}, C^T = \begin{bmatrix} 0 \\ 0 \\ \dots \\ c \end{bmatrix}.$$




Introducing to VHDL

Sequential Logic: shift registers :: LFSR


Orbits (n=4, C='o')



Cyclic Sequence Generator



Orbits (n=4, C='1')



Johnson Counter

Sequential Logic: shift registers :: LFSR :: one-hot sequence

```
Entity OneHot n is
      Generic
            ( — число разрядов генератора
                   : integer := 4);
       Port ( — входной порт сигнала синхронизации
              CLK : in std_logic;
              — входной потр сигнала инициализации
              RST : in std_logic;
              — выходной порт one—hot кода
10
              Pout : out std_logic_vector( 0 to n-1)
11
   End OneHot_n;
13
14 Architecture Beh of OneHot n is
15 — п-разрядный сдвиговый регистр
16 signal sreg: std_logic_vector( 0 to n-1 );
  —— внутренняя шина данных
   signal sdat: std logic vector (0 \text{ to } n-1);
19
   Begin
20
21
    — последовательностная схема устройства
22
     Main: process (CLK, RST, sdat)
```

Sequential Logic: shift registers :: LFSR :: one-hot sequence

```
23
     begin
24

    условие асинхронной инициализации генератора

25
       if RST = '1' then
26
         — начальное состояние генератора (10...0)
27
         sreq(0) <= '1':
28
         sreg(1 to n-1) <= (others => '0');
29
       — условие наступления переднего фронта
30
       — сигнала синхронизации
31
       elsif rising edge (CLK) then
32
         — синхронное управление генератором
33
         sreg <= sdat;</pre>
34
       end if:
35
     end process;
36
37
     — комбинационная схема генератора
38
     sdat \le sreg(n-1) \& sreg(0 to n-2);
39
40
     — передача на выходной порт
41
     — символа one—hot последовательности
42
     Pout <= sdat:
43
   End Beh;
```

Sequential Logic: shift registers :: LFSR :: JC

```
Entity JC n is
      Generic
            ( — число разрядов генератора
              -- n = 2 ** i
                   : integer := 2);
       Port ( — входной порт сигнала синхронизации
              CLK : in std_logic;
              — входной порт сигнала инициализации
              RST : in std_logic;
10
              — входной порт сигнала управления
              — LS='0' — загрузка начального состояния
11
12
              — LS='1' — разрешение генерирования
13
              LS: in std logic;
14
              — входной порт начального состояния
15
              Pin : in std_logic_vector( 0 to 2**i-1 );
16
              — выходной порт символов последовательности Джонсона
17
              Pout : out std logic vector (0 to 2**i-1)
18
19
  End JC n;
20
  Architecture Beh of JC n is
  — п-разрядный сдвиговый регистр
   signal sreg: std_logic_vector( 0 to 2**i-1 );
  — внутренняя шина данных
   signal sdat: std_logic_vector(0 to 2**i-1);
26
   Begin
27
```

Introducing to VHDL

Sequential Logic: shift registers :: LFSR :: JC

```
— последовательностная схема устройства
28
29
     Main: process (CLK, RST, sdat )
30
     begin
       — условие асинхронной инициализации генератора
31
32
       if RST = '1' then
33
         — начальное состояние генератора (00...0)
          sreg \ll (others \implies '0');
34
35
       — условие наступления переднего фронта
36
       -- сигнала синхронизации
        elsif rising_edge(CLK) then
38
         -- синхронное управление генератором
39
          sreg <= sdat;</pre>
40
       end if:
41
     end process;
42
```

Introducing to VHDL


Sequential Logic: shift registers :: LFSR :: JC

```
— комбинационная схема генератора
43
     Data: process (LS, Pin, sreg )
44
45
     begin
46
     — условие загрузки начального состояния
    if LS = '0' then
47
48
         sdat <= Pin;
49
       — условие генерирования символов последовательности Джонсона
50
       else
51
         sdat \le not(sreg(2**i-1)) \& sreg(0 to 2**i-2);
52
       end if;
53
     end process;
54
55
     — передача на выходной порт
56
     — символа последовательности Джонсона
57
     Pout <= sdat;
58
59
   End Beh;
```

Sequential Logic: shift registers :: LFSR :: JC

How to test?

- Manually (Waveform Analysis)
- 2. TestBench Component



Sequential Logic: shift registers :: LFSR :: JC_TB

```
-- VHDL Test Bench Created by ISE for module: JC n
   -- Dependencies:
   -- Revision:
   -- Revision 0.01 - File Created
   -- Additional Comments:
  -- Notes:
10 -- This testbench has been automatically generated using types std logic and
11 -- std logic vector for the ports of the unit under test. Xilinx recommends
12 -- that these types always be used for the top-level I/O of a design in order
13 -- to quarantee that the testbench will bind correctly to the post-implementation
14 -- simulation model.
16 LIBRARY ieee:
17 USE ieee.std logic 1164.ALL;
18
19 ENTITY JC TB IS
20 END JC TB;
21
  ARCHITECTURE behavior OF JC TB IS
23
        -- Component Declaration for the Unit Under Test (UUT)
24
25
        COMPONENT JC n
26
        PORT (
27
28
           CLK : IN std logic;
           RST : IN std logic;
          LS : IN std logic;
30
           Pin : IN std logic vector(0 to 3);
31
32
           Pout : OUT std logic vector(0 to 3)
           );
34
        END COMPONENT;
35
```

Sequential Logic: shift registers :: LFSR :: JC_TB

```
36
       -- Inputs (initial values)
       signal CLK : std logic := '0';
39
       signal RST : std logic := '0';
       signal LS : std logic := '0';
       signal Pin : std logic vector(0 to 3) := (others => '0');
       --Outputs
43
       signal Pout : std logic vector(0 to 3);
45
46
       -- Clock period definitions
       constant CLK period : time := 10 ns;
47
49
    BEGIN
       -- Instantiate the Unit Under Test (UUT)
       uut: JC n PORT MAP (
52
              CLK => CLK,
              RST => RST,
              LS => LS.
             Pin => Pin,
              Pout => Pout
58
           );
59
       -- Clock process definitions
60
       CLK process :process
       begin
          CLK <= '0';
          wait for CLK period/2;
64
65
          CLK <= '1';
66
          wait for CLK period/2;
       end process;
```

```
68
69
       -- Stimulus process
       stim proc: process
       begin
73
          wait for CLK period;
7.5
          -- activate reset
          RST <= '0'; wait for CLK period;
76
          RST <= '1'; wait for 2*CLK period;
77
          RST <= '0'; wait for CLK period;
79
          -- load initial seed
80
          Pin <= "1111"; wait for CLK period;
          -- start to count
          LS <= '1'; wait for 8*CLK period;
          wait;
       end process:
89
    END:
90
```

Introducing to VHDL

Sequential Logic: shift registers :: LFSR :: JC_TB

ModelSim screenshot:



- 1 force unknown state of SREG
- 2 synchronous load
- 3 half period state (not good!)
- 4 looks like JC orbit (F-7-3-1-0-8-C-E-F)