

第4回 AIエッジコンテスト レポート

チーム名 Vertical_Beach

lp6m, medalotte




図 1: Feature Pyramid Network[2]

1 開発フロー

DNN の HW アクセラレーションには, Xilinx 社から提供されている DPU (Deeplearning Processing Unit) コア [5] および統合開発環境である Vitis-AI を使用した. Vitis-AI は caffe, tensorflow 等の DNN フレームワークを用いて設計された DNN モデルを量子化し, DPU 向けにデプロイすることができる.¹

2 DNN モデルの学習

2.1 DNN モデル

コンテストの課題であるセマンティックセグメンテーションを行う DNN モデルとして我々は resnet18-FPN を使用した. モデルは Xilinx 社から提供されるチュートリアル [4] に含まれるものを流用した. FPN (Feature Pyramid Network) [2] は, 低解像度だが意味的に強い (semantically strong) 特徴と高解像度だが意味的に弱い (semantically weak) 特徴の両方を使用することで物体検出及び領域分割のタスクにおいて高い精度を挙げられることが知られている. 図 1 に FPN の概要図を示す.

2.2 損失関数

参考にしたチュートリアルでは損失関数として SoftmaxWithCrossEntropy が使用されていた. コンテストで提供される学習画像を使用して学習を行ったが, テスト画像に対する mIoU スコアは 0.50 程度に留まり, 処理速度部門における基準値である 0.60 を上回ることができなかった. そこで我々

¹Vitis-AI v1.3 にて pytorch への一部対応が追加された.

は領域分割タスクにおいて精度を向上させる損失関数として提案されている Lovasz-Loss 関数 [1] を採用した。Lovasz-Loss 関数は、第 1 回 AI エッジコンテストのセグメンテーション部門において第 2 位のチームも使用していたことから [3]、精度向上に効果的であると考えた。Lovasz-Loss は予測領域と正解領域の IoU を指標とする Jaccard-Loss をさらに拡張したものであり、tensorflow と pytorch 向けに公式に実装が公開されている。流用したチュートリアルは Caffe を用いてモデルが定義されており、Caffe 上で Lovasz-Loss 関数を自前で実装するのは困難であった。モデルを pytorch に変換して pytorch 上で学習を行い、学習済みの重みを caffe 向けに変換することでこの問題を解消した。

2.3 学習時の解像度

推論を FPGA ボード上で高速に実行するには、入力画像サイズを小さくしても高い精度が出ることが望ましい。推論時と学習時の解像度が近いほうが精度が向上するのか、あるいは学習時に高解像度の情報を与えるほうが学習精度が向上するのかを検証した。学習時の入力解像度について以下の 2 つの方法を比較した。

- 512*1024 に Resize → 0.7 倍から 1.5 倍に Random Scaling → (256*256) に Random Cropping
- 400*800 に Resize → 0.7 倍から 1.2 倍に Random Scaling → (256*256) に Random Cropping

前者では与えられる解像度が (358,716) ~ (768,1536) と比較的大きく、後者では (280,560) ~ (480,960) と推論時に使用する解像度に近く小さい。比較結果を表 2 に示す。今回は後者の方法、すなわち推論時と学習時の解像度が近いほうが精度が僅かに向上する結果となった。

2.4 学習結果

コンテストで提供される学習用画像 2243 枚の 8 割を学習用、2 割を検証用に分割し学習を行った。学習した際の学習曲線を図 2 に示す。解像度 480*960 の画像に対して GPU 上で推論を行った結果、

表 1: 学習時の入力解像度による精度の比較

| | Low Resolution | High Resolution |
|---------|----------------|-----------------|
| 320*640 | 0.5994 | 0.5829 |
| 352*704 | 0.6081 | 0.5972 |
| 384*768 | 0.6121 | 0.6084 |




図 2: Lovasz-Loss Curve

mIoU スコアは 0.62 となり，Lovasz-Loss 関数を使用したことで精度が大幅に向上した．

3 ハードウェア最適化

Xilinx 社から提供される DPU IP コアは，画素や入出力チャネルに対する並列数が異なる複数の種類の IP コアが提供されている．より並列数の高い IP コアを使用することで処理性能が向上するが，回路規模および消費電力が増加する．また，DPU コアの一部のレイヤーのサポートを無効にすることでリソース使用率を低減することができる．

コンテストの評価ボードである Ultra96V2 に搭載可能な DPU コアとして B2304 を採用した．デフォルトで有効になっている DepthWiseConvolution および Pool Average のレイヤーは今回設計したモデルでは必要ないため無効にした．

表 2: 損失関数による mIoU スコア比較

| | |
|-------------------------|--------|
| SoftmaxWithCrossEntropy | 0.5093 |
| Lovasz Loss | 0.6224 |

さらに，DPU の動作周波数を高めることにより，DPU における推論実行時間を短縮することができる．論理合成のストラテジを Flow_AreaOptimized_high，配置配線のストラテジを performance_ExtraTimingOpt に変更することで動作周波数を 150MHz/300MHz から 200MHz/400MHz²に高めてもタイミング制約を満たし，FPGA ビットストリームの生成を行うことができた．

表 3 に動作周波数と入力画像サイズごとの DPU における推論実行時間・およびスコアを示す．DPU の推論時間は入力画像サイズに概ね比例し，動作周波数を向上させることによって推論処理が約 1.2 倍高速化されることがわかる．

4 ソフトウェア実装

5 性能評価

6 おわりに

参考文献

- [1] Maxim Berman, Amal Rannen Triki, and Matthew B Blaschko. The lovász-softmax loss: A tractable surrogate for the optimization of the intersection-over-union measure in neural networks. In *Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition*, pages 4413–4421, 2018.
- [2] Tsung-Yi Lin, Piotr Dollár, Ross B. Girshick, Kaiming He, Bharath Hariharan, and Serge J.

表 3: 各入力画像サイズ・動作周波数における推論時間とスコア

| Image Size | DPU Task [ms] | | Score |
|------------|---------------|------------|-------|
| | 150/300MHz | 200/400MHz | |
| 256*512 | 35 | 30 | 0.539 |
| 320*640 | 60 | 55 | 0.579 |
| 352*704 | 72 | 65 | 0.593 |
| 384*768 | 81 | 70 | 0.608 |
| 480*960 | 128 | 110 | 0.616 |

²DPU コアはベース周波数に加えてその 2 倍の周波数のクロックを DSP に接続するため，動作周波数はこのような表記とした．

- Belongie. Feature pyramid networks for object detection. *CoRR*, abs/1612.03144, 2016.
- [3] 森 大輝) MTLLAB (谷合 廣紀. 第1回 ai エッジコンテストレポート. https://static.signate.jp/competitions/138/summaries/AIEdgeContest_Segmentation_2_MTLLAB.pdf.
- [4] Xilinx. ML-caffe-segmentation-tutorial. <https://github.com/Xilinx/Vitis-AI-Tutorials/tree/ML-Caffe-Segmentation-Tutorial>.
- [5] Xilinx. Zynq dpu v3.1 product guide. https://www.xilinx.com/support/documentation/ip_documentation/dpu/v3_1/pg338-dpu.pdf.

付録