

TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES 1º Grado en Ingeniería Informática.

GRANADA, 22 de Junio de 2017 EXAMEN DE TEORÍA Y PROBLEMAS

DEPARTAMENTO DE ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES

Apellidos :		
Nombre :	Grupo :	
	-	
D.N.I.:		

EJERCICIOS TEMAS 3°, 4° Y 5° (5,00 puntos):

- 1. (1,00 pto.) Para el circuito de la Figura 1:
 - a) Obtenga razonadamente la tabla de verdad de la función de conmutación F(X,Y,Z) resultante.
 - b) Diseñe un circuito equivalente con estructura AND/OR.






Figura 1

- 2. (1,00 pto.) Dadas las siguientes funciones de conmutación, en las que "x₀" representa la variable menos significativa:
 - $f_0(x_2, x_1, x_0) = \sum m(0, 2, 3, 7)$
 - $f_1(x_2, x_1, x_0) = \sum m(0, 1, 5, 6)$
 - $f_2(x_2, x_1, x_0) = \sum m(0, 1, 2, 3)$
 - Implemente dichas funciones con tres multiplexores de 4 a 1 (2 entradas de control). En las entradas de control de los multiplexores se aplican las variables X_2, X_1 . Teniendo en cuenta que se dispone del complemento de X_0 , dibuje los multiplexores indicando en sus entradas de datos los valores posibles de: {0, 1, X_0 ó complemento de X_0 }. Dentro del símbolo del multiplexor se deben especificar las entradas en decimal de las combinaciones de (X_2, X_1) para las que se selecciona cada entrada.
 - b) Implemente dichas funciones mediante una ROM de tamaño mínimo. Dibuje explícitamente la estructura interna de la ROM con las conexiones adecuadas del plano OR e indique el tamaño de la ROM.
- 3. (1,00 pto.) Para el circuito secuencial de la Figura 2:



- a) Obtenga las funciones de excitación D0= $f(X,Q_0,Q_1)$, D1= $f(X,Q_0,Q_1)$ y la función de salida Z= $f(X,Q_0,Q_1)$ del circuito.
- b) Complete el cronograma de Q_0 , Q_1 y Z, teniendo en cuenta que al principio la señal de Clear (CLR) está activada, tal y como se indica en el cronograma, por lo que todos los biestables comienzan con un valor $Q_i = 0$.

- **4. (1,00 pto.)** Diseñe un generador de secuencia síncrono que genere cíclicamente la siguiente secuencia de salida **(1,4,1,7,** 1,4,1,7...) utilizando biestables de tipo T ó D. Para ello:
 - a) Obtener la tabla de estados o tabla de transición.
 - b) Expresiones lógicas simplificadas de las funciones de excitación de los biestables y de las funciones de salida.
 - c) Esquema del circuito.
- **5. (1,00 pto.)** Para la unidad de procesamiento de la figura, complete la tabla adjunta con los valores de las señales de control. La primera fila viene rellena como ejemplo.



	PALABRA DE CONTROL (Señales de control)						
Operaciones RT	Selección de entrada	Controles de la ALU		Escritura en acumulador R	Lectura del acumulador R	(En	
	S	M2	M1	M0	WR	ReR	hexadecimal)
R< X - R	0	1	1	0	1	0	1A
R< "0001"							
R< /X							
R <x nand="" r<="" td=""><td></td><td></td><td></td><td></td><td></td><td></td><td></td></x>							
R <x -="" 1<="" td=""><td></td><td></td><td></td><td></td><td></td><td></td><td></td></x>							

DEPARTAMENTO DE ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES


TECNOLOGÍA Y ORGANIZACIÓN E COMPUTADORES 1º Grado en Ingeniería Informática.

GRANADA, 22 de Junio de 2017 EXAMEN DE SEMINARIOS Y PRÁCTICAS.


Apellidos :	
Nombre :	Grupo :
D.N.I. :	•

PRACTICAS: (1,00 punto)

1. **(0,30 pto.)** En la práctica 3, se analizó el comportamiento de una unidad Aritmético-lógica (ALU), como la que se indica en la figura (se muestran la etapa de circuito aritmético a la izquierda y la etapa de circuito lógico a la derecha).




En la figura de abajo se muestra cómo se integran las dos etapas para formar una etapa ALU de un solo bit.



Indicar los valores de las señales de control (\$2, \$1, \$0) necesarios para realizar las siguientes operaciones:

Operación	S2	S 1	S0
Ai EXOR Bi			
Ai AND Bi			
Ai MAS Bi (operación de suma)			

2. (0,30 pto.) En la Práctica 5, se estudió el funcionamiento de este registro de desplazamiento con carga en paralelo. Rellene el diagrama de tiempos (cronograma) (los trazos de Q₀ y Q₁):



3. (0,40 pto.) En la *Tabla P.1* de la figura siguiente se muestra el repertorio de las 4 instrucciones del computador simple CS1 (de la práctica 8). Para cada instrucción, se indican su nemotécnico en ensamblador, el resultado de su ejecución descrita a nivel de transferencia a registros (RT) y su formato en binario.

Ensamblador		Formato de la Instrucción en binario		
(\$DirDato en hexadecimal)	Descripción RT	со	Dirección del Dato en binario	
STOP	Fin ejecución	00	XXXXX	
ADD \$DirDato	AC ← AC + M(\$DirDato)	01	$A_5 A_4 A_3 A_2 A_1 A_0$	
SUB \$DirDato	AC ← AC - M(\$DirDato)	10	$A_5 A_4 A_3 A_2 A_1 A_0$	
STA \$DirDato	M(\$DirDato) ← AC	11	$A_5 A_4 A_3 A_2 A_1 A_0$	

Tabla P.1

Utilizando las instrucciones del computador CS1, realice un programa que almacene CUATRO veces cero en las direcciones consecutivas \$3A, \$3B, \$3C y \$3D.

- a) Especifique dicho programa en ensamblador en la primera columna de la Tabla P.2.
- **b)** Complete las filas de la tabla, indicando la descripción RT del programa, las instrucciones en binario (con sus códigos de operación y de direcciones de los datos (operandos) en binario) y notación en hexadecimal del programa.

Nota: Al ejecutar el programa se supone que, en general, el AC tendrá un valor inicial distinto de cero. Como ejemplo, se incluye en la tabla una posible primera instrucción del programa (con toda la fila rellena).

Programa en ensamblador (\$DirDato en hexadecimal) Programa en Descripción RT del programa		Instr	la atuu a ai é a	
	CO 2 bits	Dirección del dato en binario con 6 bits	Instrucción en hexadecimal	
STA \$3D	M(\$3D) ← AC	11	11 1101	FD