


Fundamentos Físicos y Tecnológicos

Curso 2018/2019

Relación de problemas 5

- 1. Escribe las tablas de verdad para las siguientes funciones donde las variables son binarias:
 - a) $f(A, B, C) = A + B \cdot C$
 - b) $f(A, B, C) = \overline{A + B \cdot C}$
 - c) $f(A,B) = \overline{A \cdot (A+B)}$
 - d) $f(A, B, C) = \overline{A \cdot (B + C)}$
- 2. Suponiendo que la respuesta del inversor de una cierta tecnología es la representada en la figura siguiente, determinar los márgenes de ruido en estado alto y bajo.



- 3. Una posibilidad para construir un inversor con un transistor NMOS es usar una resistencia como carga. Si a la resistencia se coloca una fuente de $V_{\rm DD}$ =15V, calcula $V_{\rm OL}$, $V_{\rm OH}$, el margen de ruido en estado alto y el margen de ruido en estado bajo si:
 - a) $R_{\rm D} = 1k\Omega$
 - $b) R_{\rm D} = 1 {
 m M}\Omega$


Datos: $k = 10^{-3} \frac{A}{V^2}$, $V_T = 2V$.

4. Una posibilidad para construir un inversor con un transistor NMOS es usar un transistor NMOS como carga con la puerta y el drenador cortocircuitados. Si al drenador de este segundo transistor se le coloca una fuente de V_{DD} =15V, calcula V_{OL}, V_{OH} y la expresión de la característica de transferencia si la entrada se pone en la puerta del primer transistor NMOS y la salida en el drenador del mismo.


Datos: Ambos transistores NMOS son idénticos con $k = 2 \cdot 10^{-3} \frac{A}{V^2}$ y $V_T = 2V$.

- 5. Calcula los márgenes de ruido en estado alto y en estado bajo de un inversor CMOS construido con un transistor NMOS ($k_n=10^{-3}\frac{\mathrm{A}}{\mathrm{V}^2}$ y $V_{\mathrm{T}}=2\mathrm{V}$) y un transistor PMOS ($k_p=10^{-3}\frac{\mathrm{A}}{\mathrm{V}^2}$ y $V_{\mathrm{T}}=-2\mathrm{V}$) con sus drenadores y puertas cortocircuitados, la fuente del transistor NMOS conectada a tierra y la del PMOS a una fuente de valor 15V.
- 6. Diseñar con tecnología CMOS, comentando el estado de cada transistor, una puerta que realice la función lógica $A \cdot B + C$.
- 7. Diseñar con el mínimo número de transistores posibles un circuito que realice la función lógica $V_o = A \cdot (B+C) + D$. Indíquese y analícese el estado de cada transistor para las distintas combinaciones de entradas.
- 8. En el circuito de la figura siguiente determinar el estado de cada transistor y el valor (analógico) de salida cuando $V_i = 0$ V y cuando $V_i = 5$ V.

9. ¿Qué función realiza el circuito mostrado a continuación en el ámbito de la lógica positiva teniendo en cuenta que $V_{\rm DD} > 0$? Explica razonadamente el estado en el que se encuentra cada uno de los transistores representados.




10. Dado el circuito lógico de la figura determinar la función lógica que realiza.



© Therear con lógica CMOS una puerta que realice la función lógica $f = A \cdot B + C$


Para ello podemos implementar directamente la función y hepo sabiendo que la salida estará regada, poner un inversor a continuación



A	В	C	M	M2	M3	M4	MS	M6	M7	M8	A-B+C
0	0	0	ON	aN	ON	JFF	OFF	OFF	OFF	NC	0
0	0	1	ON	DN	OFF	JFF	OFF	ON	NG	OFF	4
0	4	0	ON	OFF	Ne	OFF	ON	OFF	OFF	on	٥
D	1	1	ON	OFF	OFF	OFF	ON	ON	No	GFF	1
1	0	0	OFF	ON	ON	ON	OFF	OFF	JFF	ON	0
1	0	4	OFF	ON	OFF	ON	OFF	ON	ON	OFF	4
1	1	0	OFF	off	DN	ON	ON	FF	M	AFF	1
1	1	1	OFF	OFF	OFF	ON	ON	TN	M	OFF	1

O hien podemos negar la función que mos dan, e implementar esa sin inver-

$$f = A \cdot B + C \rightarrow \overline{f} = \overline{A \cdot B + C} = (\overline{A \cdot B}) \cdot \overline{C} = (\overline{A + B}) \cdot \overline{C}$$




A	В	C	M	M2	M3	M4	MS	M6	A·B+C
0	0	0	OFF	OFF	OFF	ON	ON	M	0
0	0	1	OFF	OFF	ON	M	ON	JFF	1
0	1	0	OFF	ON	OFF	ON	OFF	N	0
0	1	1	FF	ON	ON	ON	OFF	OFF	1
1	0	0	ON	OFF	OFF	OFF	ON	N	0
1	0	1	ON	OFF	ON	OFF	ON	OFF	1
4	1	o	ON	ON	OFF	JFF	OFF	on	1
4	1	0	ON	ON	OFF	OFF	OFF	on	1

(a) l'ava diseñar an el minimo minemo de tromsistores posibles, vanos a usar la lógica NMOS que hace que en la carga sólo tengamos un NMOS

$$f = A \cdot (B+C) + D \rightarrow \overline{f} = \overline{A \cdot (B+C) + D} = \overline{A \cdot (B+C)} \cdot \overline{D} = \overline{A \cdot (B+C)} \cdot \overline{D}$$

$$= (\overline{A} + (\overline{B+C})) \cdot \overline{D} = (\overline{A} + \overline{B} \cdot \overline{C}) \cdot \overline{D}$$

y tendramos que meter inversores para cada uno. Entonces directamente implementamos la función que nos dan y negamos al final



A	В	C	D	M	M2	M3	M4	MS	MG	M7	A-(B+C) + D
0	0	0	0	OFF	OFF	OFF	OFF	ON	on on	oN	0
0	0	0	1	OFF	OFF	OFF	N	OFF	ON	ON	1
0	0	1	0	OFF	OFF	ON	OFF	ON	ON	on	0
0	0	1	1	OFF	OFF	ON	M	OFF	M	ON	1
0	1	0	0	IFF	ON	OFF	# F	ON	ON	oN	0
0	1	0	1	OFF	ON	off	ON	OFF	ON	aN	1
1	0	0	0	ON	OFF	OFF	TFF	ON	an	an	0
1	0	0	1	ON	OFF	OFF	av	OFF	ON	al	1
4	0	4	0	oN	OFF	ON	off	off	oN	ON	1
1	0	1	1	UN	OFF	JN	ON	OFF	M	ON	1
1	1	0	0	INU	ON	OFF	DFF	ITT	ON	ON	1
4	1	0	1	ON	ON	FF	ON	OFF	· M	ON	1
0	1	1	0	SFF	ON	ON	OFF	ON	ON	ON	0
0	1	1	1	TFF	M	UN	ON	OFF	= oN	an	1
1	1	1	0	ON	ON	ON	OFF	OFF	an	ON	1
1	1	1	1	ON	ON	ON	ON	JFF	on	N	4

8:) Determinar estado del transistor y valor lo xi /vi=rv.

"Eulaciones generales:

-
$$|V_0| = V_{DS_2} + R \cdot I_D|$$
 (1)

- $|V_0| = V_{DS_2} + R \cdot I_D|$ (2)

- $|V_0| = V_0 = V_0$

dad es cero y se tienen les echaciones del CMOS normal y corriente.

Euraciones para los transistores:

[NMO]

- Corte: Si Vgsz VT => Vi - R.JD < VT,

L> JD = OA

- Sat. Si L Vgsz > VT => Vi - R.JD > VT

VDSz > Vgsz - VT => VD - RJD > Vi - RJD - V;

VD > Vi - RJD - V;

VD > Vi - VTH

- Lin Si L Vi - R.JD > VT

VO < Vi - VT

FFT TS 8 continuación ec. transistores NAOI.


Son VTN Lin > 36 2 (2) 800 Avol 160 (2) - XXX) ID2 = K (Z (Vo-R. Jo) (Vi-R. Jo-VT) - (Vo-R. ID)2

PMOST Son STP - Corte: Si / | Vg1 | < | V7 | => VDD - Vi < | V1 | => () 20, = 0 A VDD-1471 < Vi - Sat: Si [| Vgs, | > | Vr | => \ni < \no - | Vr |

| \land | $= \frac{1}{2} \left(\frac{V_i - V_i - V_i}{S(1 + V_i - V_i)^2} \right)$ - Lin: S: [10gs:1>1071 => vi < Voo - 1071 110011>10gs:1-1071 => vi < Vo - 1071 [= 2] = 2 (2. (120-00/100-vi-10-1)-(120-...

Note: para resolver, utilizar valores numéricos 100=5V, Kn=Kp: 2.103 A VTN= | VTP = ZV , R= IK





Al no ser chos no está
Farentizado que siempre
haza un camino que viega
a tienra o a Voo. Haz que
hacer los dos.

A	В	M	M2	M3	M4	MS	M6	
0	0	OFF	OFF	ON	ON	ON	ON	1
0	4	UFF	N	OFF	N	GFF	OFF	_
4	0	on on	OFF	aN	OFF	ON	ON	0
1	1	on	M	OFF	OFF	off	IFF	-

10 Es me puerta harader en tecnología NMOS arí que toda la topología se implemeta en los NMOS de abajo

9400	A	B	c	M	M2	M3	M4	(A·B+C
4 Firm	0	0	0	off	OFF	OFF	ON	1
- Vo	0	0	1	OFF	OFF	ON	ON	0
A-ILMI.	0	1	0	OFF	aN	OFF	on	1
MSHIC	0	1	1	OFF	ON	ON	ON	0
B-ITML	1	0	D	ON	aff	off	ON	1
	1	0	1	ON	OFF	ON	m	0
m			0	ON	ON	SFF	on	0
	1	1	1	oN	an	ON	ON	0