Sistemas Operativos 2º Curso – Doble Grados

Tema 0.3:

Gestión de memoria

José Antonio Gómez Hernández, 2020.



Gestión de memoria: índice

- - Conceptos generales de gestión de memoria: hardware y software
 - Mecanismos de gestión: Paginación y segmentación

О.

Repaso


Conceptos básicos de gestión de memoria y paginación

Repaso: recursos

- > Tema 2 de Fundamentos del Software.
- - Elementos hardware: Apartados 1.5 y 1.6.
 - Gestión de memoria: Apartados 7.1 a 7.3
 - Memoria virtual: Apartado 8.1, epigrafes de "Proximidad y memoria virtual" y "Paginación" (sin ver paginación a dos niveles, ni la tabla invertida de páginas, si el "Búfer de traducción anticipada"). El restp de epígrafes no es necesario.

Elementos hardware

- ▷ Elementos importantes de la misma son las cachés: memorias intermedias que mantienen instrucciones/datos previamente accedidos y que son más rápidas que la RAM.
- ▶ Para cachés, definimos:
 - Acierto de cache: la instrucción/dato buscado está en ella.
 - Fallo de caché: la instrucción/dato no esta en la misma.



Cachés

- - Espacial: si un item es referenciado, las direcciones próximas a él tienden también a ser referenciadas.
 - *Temporal*: si un item referenciado, tiende de nuevo a ser referenciado en breve.
- Cuando se usan cachés, el coste de acceder a memoria viene dado por el Tiempo de Acceso Efectivo (TAE):

$$TAE = p*ta + (1-p)*tf$$

Dodonde: p = probabilidad de acierto; ta = tiempo de acceso si hay acierto; 1−p = probabilidad de fallo, y tf = tiempo de acceso si hay fallo.

Requisitos

- ▷El SO asigna memoria a los procesos para su ejecución, garantizando:
 - Protección: Un proceso no accede a memoria de otro. Diferentes módulos del programa deben tener diferentes permisos de acceso.
 - Compartición: De datos/código entre procesos. Permite el ahorro de memoria.
 - Reubicación: En sistemas multiprogramados, un programa debe poder cargarse en diferentes zonas de memoria.


Diseño

- ▷ El SO debe esconder la Organización física (jerarquía de niveles, estructura no lineal) de la memoria física.
- para que el usuario tenga una visión lógica simple de la memoria como una matriz lineal. Además permitirá la estructuración de un programa en módulos.

Espacios lógicos y físicos

- La necesidad de poder reubicar un programa en memoria hace necesario separar el espacio de direcciones generadas por el compilador, **espacio lógico o virtual**, del **espacio físico** en el que se carga, el espacio de direcciones físicas (en RAM).
- ▶ Denominamos:
 - Dirección lógica la generada por la CPU; también conocida como virtual.
 - Dirección física dirección que se pasa al controlador de memoria.


Traducción de direcciones



Unidad de Gestión de Memoria

- - Traduce direcciones virtuales en direcciones físicas.
 - Implementa la protección.
- La forma de la MMU dependerá del esquema de gestión de memoria implementado en hardware. En el esquema más simple, contendrá un registro de reubicación que almacena el valor a sumar a cada dirección generada por el proceso de usuario al mismo tiempo que es enviado a memoria.

MMU: funcionamiento



Bus instrucciones/datos


Fragmentación

- Denominamos **fragmentación de memoria** ha aquella fracción de la misma que no es asignable debido al propio mecanismo de gestión de memoria.
- ➢Al desacoplar los espacios lógicos de los físicos, podemos hacer que el espacio de direcciones de un proceso no sea continuo, podemos trocearlo, reduciendo así la demanda de memoria contigua.
- ➤ Los SOs actuales suelen utilizar paginación como esquema básico de gestión de memoria, si bien, dependiendo del procesador, deben también utilizar segmentación. Por ejemplo, los procesadores Intel implementan segmentación como esquema básico de gestión de memoria (protección:modos de funcionamiento del procesador) y opcionalmente se puede activar o no la paginación.


Paginación

- ▶La MMU "divide" el programa en bloques del mismo tamaño, denominados páginas, para cargarlos en bloques de memoria principal del mismo tamaño, denominados marcos.
- Esto permite evitar que la búsqueda de un hueco de RAM para cargar una página sea una asignación dinámica.
- ▷El SO mantiene la pista de cuales son los marcos que contienen las páginas de un programa mediante una estructura de datos por proceso denominada tabla de páginas (TP). Esta estructura tiene una entrada de TP (PTE) por cada página del proceso, donde cada entrada indica cual es la dirección base de memoria principal del marco que la contiene. También contiene información de protección de la página. Si una entrada no es válida en el espacio de direcciones se desactiva el bit de validez de la PTE correspondiente.

Paginación: traducción



Paginación: ejemplo de traducción




Paginación: ejemplo

Espacio lógico

00000	I1	
00001	I2	
00010	13	
00011	I4	
001 00	D1	
001 01	D2	
001 10	D3	
001 11	No	ini
010 00	No	ini
010 01	No	ini
010 10	No	ini
010 11	_	

MMU



Memoria principal

00000	I1	
00001	I2	
00010	I3	
00011	I4	
001 00		
001 01		
001 10		
001 11		
010 00	D1	
010 01	D2	
010 10	D3	
010 11	_	
	•	
		-
10000	000 / 1	Tabla
100 01	010 1	de
100 10	000/\0	páginas
Dina saián ha		
Dirección bas	se	

del marco

Inicialización:

- Cargamos la página 0 en el marco 0
- Cargamos la página 1 en el marco 2
- La página 2 no necesita de momento memoria (bit de validez 0)
- Ajustamos las PTEs: la la base del marco 0 (000) y bit validez a 1
 la base del marco 2 (010) y bit validez a 1
- El RBTP se ajusta a la dirección de inicio de la TP


Bit de validez

Paginación: traducción (paso 1)

Espacio lógico

00000 I1 I2 00001 00010 I3 00011 I4 00100 D1 00101 D2 00110 D3 00111 No ini 01000 No ini 01001 No ini 01010 No ini 01011

MMU



Memoria principal

			-
00000	I1		
00001	12		
00010	I3		
00011	I4		
00100			
00101			
00110			
00111			
01000	D1		
01001	D2		
01010	D3		
01011			
	1		Tabla
10000	010	1	_
10001	010	1	de
10010	000	0	páginas

Traducción – paso 1:


- Pasamos la DL a la MMU: 00101
- La MMU suma DL al RBTP y se lo pasa al controlador de Memoria para recuperar la PTE correspondiente: 10001
- Se carga en la MMU en contenido de la PTE: 1001


Paginación: traducción (paso 2)

Memoria principal

00000 I1 00001 I2 00010 I3 00011 Ι4 00100 D1 00101 D2 00110 D3 00111 No ini No ini 01000 No ini 01001 01010 No ini 01011

Espacio lógico






Traducción: paso 2

- Concatenamos:
 - la dirección base del marco (010)
 - el offset de la dirección (01)

Segmentación


- ➤ Troceamos el programa en unidades lógicas de programación (procedimientos, pilas, código, datos, tabla de símbolos, etc.) denominadas segmentos.
- Cada segmento suele tener una tamaño diferente del resto.
- Nora, una dirección lógica es una tupla:
 - <número_de_segmento, desplazamiento>
- ▶La Tabla de Segmentos aplica direcciones bidimensionales definidas por el usuario en direcciones físicas de una dimensión (lineales). Cada entrada de la tabla de segmentos tiene los siguientes elementos:
 - base dirección física donde reside el inicio del segmento en memoria.
 - *límite* longitud del segmento.

Segmentación: esquema



Paginación Intel x64: páginas 4KB

Dirección lineal (4K Page)



Entradas de Tablas de Pg en x64

666 321	65555555 09876543	5 5 2 1	M-1 33332 2109	222222 8765432	221111111 109876543	111	3 7 6 5	43	210	
	Reserved		Address of PML4 table		Igno	ored	PP CW DT	Ign.	CR3	
X	Ignored	Rsvd.	Address of page-directory-pointer table			lgn.	R A V A	PP CW DT	UR //P	PML4E: present
X	Ignored	Rsvd.	Address of 1GB page frame	Reserved A		lgn.	31 DA	PP ON DT	UR //P	PDPTE: 1GB page
X	Ignored	Rsvd.	Address of page directory		Ign.	OVA L	PP	UR //P S/V	PDPTE: page directory	
X	Ignored	Rsvd.	Address of Reserved 2MB page frame		lgn.	3 1 DA	PPON	UR //P SW	PDE: 2MB page	
X	Ignored	Rsvd.	Address of page table		Ign.	OVA L	PP CW DT	UR //P SW	PDE: page table	
X	Ignored	Rsvd.	Address of 4KB page frame		Ign.	P GA DA	PP CM DT	UR //P SW	PTE: 4KB page	

- Memoria Virtual:
- Presente (P)
- Accedida (A)
- Sucia (D)
- Gobal (G)
- Tamaño pg. (bit 7–0:4KB;1:4MB)
- Protección:
- Escritura (RW)
- Usuario/supervisor (U/S)
- Ejecución (XD)
- Caché:
- Página Write-Though (PWT)
- Cache pg. Deshabilitada (PCD)
- PAT (atributo indice PT)(PAT)