CAPÍTULO 6

ANÁLISIS Y DISEÑO DE SISTEMAS SECUENCIALES

TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES

1º Grado en Ingeniería Informática.

RESUMEN:

En este tema se va a definir qué es un sistema secuencial y cómo se analizan y diseñan circuitos secuenciales sencillos. También se estudiarán algunos bloques secuenciales que realizan funciones más complejas y que no se pueden analizar a nivel de puertas lógicas.

OBJETIVOS (expresados como resultados de aprendizaje):

- Aplicar técnicas básicas de análisis y diseño de sistemas secuenciales a nivel lógico.
- Comprender las diferentes formas de representar el comportamiento de un sistema secuencial (diagramas, tablas de estados, cronogramas, etc.).
- Estimar las prestaciones de sistemas secuenciales (retardo de propagación, frecuencia máxima, etc.).
- Comprender el funcionamiento de los diferentes bloques secuenciales básicos que forman parte de la mayoría de los sistemas digitales, e identificar claramente la función que realizan.

CONTENIDOS:

- 6.1. Concepto de sistema secuencial.
- 6.2. Elementos básicos de memoria.
- 6.3. Análisis de un sistema secuencial.
- 6.4. Diseño de un sistema secuencial.
- 6.5. Componentes secuenciales estándar.

```
BIBLIOGRAFÍA: [GAJ97]:6,7 ; [HAY96]:6,7 ; [LLO03]:7,8,9 ; [MAN05]:5,6,7 ; [NEL96]:6,7,8,9 ; [ROT04]:11,12,13,14,15,16
```

CONTENIDOS:



- 6.1. Concepto de sistema secuencial.
- 6.2. Elementos básicos de memoria.
- 6.3. Análisis de un sistema secuencial.
- 6.4. Diseño de un sistema secuencial.
- 6.5. Componentes secuenciales estándar.

 Un sistema digital binario secuencial es un sistema digital binario en el cual las salidas de dicho sistema, en un instante dado son funciones de las entradas de dicho sistema en el mismo instante de tiempo y de entadas en instantes de tiempo anteriores.


$$z_{i}(t) = z_{i}(x_{n-1}(t), x_{n-2}(t), ..., x_{0}(t), x_{n-1}(t-1), x_{n-2}(t-1), ..., x_{0}(t-1),$$

$$x_{n-1}(t-2), x_{n-2}(t-2), ..., x_{0}(t-2), ..., x_{0}(t-2), ..., x_{0}(t-1), ..., x_{$$

SISTEMA SECUENCIAL:

- La salida en un instante dado depende de la secuencia de entradas recibida hasta dicho instante, es decir, de la "historia" del sistema.
- Son sistemas con memoria ("recuerdan" las entradas recibidas con anterioridad)
- La historia del sistema viene determinada por el **estado** del sistema en el momento en que empieza a funcionar y los valores de las entradas desde el principio.
- Los sistemas secuenciales necesitan elementos de memoria para poder memorizar el estado del sistema.
- En consecuencia, en un sistema secuencial hay que considerar 3 tipos de variables: entradas, salidas y estados.

• Estructura general de un sistema secuencial:



• Ejemplo de sistema secuencial:

Ascensor de un edificio de 4 plantas.

- Entradas: llamada a planta baja, llamada a 1ª planta, llamada a 2ª planta y llamada a 3ª planta
- Salidas: parado (motor parado), subir (motor girando en un sentido), bajar (motor girando en otro sentido)
 Las salidas no solo dependen de las entradas sino de la historia anterior del sistema.
- Si se llama al ascensor desde la 2^a planta ¿cuál sería la salida del sistema? Depende de donde está (estado presente):
 - Si está en la misma planta → parado
 - Si está en la 3ª planta → bajar
 - Si está en la planta baja o 1ª planta → subir


• Podemos modelizar el sistema de la siguiente forma:

Variables de entrada				
X1	X0	Significado		
0	0	llamada desde planta baja		
0	1	llamada desde 1ª planta		
1	0	llamada desde 2ª planta		
1	1	llamada desde 3ª planta		

Variables de salida				
Z1	Z0	Significado		
0	0	Motor parado		
0	1	Motor subiendo		
1	0	Motor bajando		


Variables de estado				
Y1	Y0	Significado		
0	0	Ascensor en planta baja		
0	1	Ascensor en 1ª planta		
1	0	Ascensor en 2ª planta		
1	1	Ascensor en 3ª planta		


- Supongamos que el ascensor se encuentra en la 1^a planta. El estado presente es Y1Y0=01.
- Si lo llamamos desde la 3^a planta la entrada al sistema sería X1X0=11
- Entonces:
 - La salida del sistema será Z1Z0=01 (subir)
 - El estado siguiente pasa a ser Y1Y0 = 11 (3^a planta)



• Sumador combinacional:

Acarreo = 010 A = 0010 B = 1010





CONTENIDOS:

6.1. Concepto de sistema secuencial.



- 6.2. Elementos básicos de memoria.
- 6.3. Análisis de un sistema secuencial.
- 6.4. Diseño de un sistema secuencial.
- 6.5. Componentes secuenciales estándar.

- Los elementos básicos de almacenamiento que pueden memorizar un bit de información son los cerrojos (latches) o biestables (flip-flops).
- En los elementos básicos de almacenamiento coincide la salida con el estado.
- Se suele denominar Q(t) a la salida o estado presente y Q(t+1) a la salida o estado siguiente.
- Un elemento de memoria tiene unas entradas que pueden producir un cambio en el valor (0, 1) memorizado en el circuito. La salida coincide con el valor memorizado.
- Los elementos de memoria suelen disponer de dos salidas, Q y Q' (complementaria).

Circuitos secuenciales síncronos:


Es aquel en el que los cambios de estado en el sistema se producen únicamente cuando se activa una señal especial de entrada del sistema, llamada entrada de reloj.

Circuitos secuenciales asíncronos:

Es aquel en el que los cambios de estado se producen cuando cambia alguna/s de las entradas


• **Biestable elemental latch**: elemento de memoria con dos estados estables: '0' y '1'.

$$\frac{\text{Estado '0'}}{Q = 0; Q' = 1}$$



Estado
$$1'$$

Q = 1; Q' = 0



LATCH SR:

Dos puertas NOR (NAND) con las salidas realimentadas

Diagrama lógico R S S R R R C R C

Resumen de su funcionamiento normal:

Si SR=01
$$\rightarrow$$
 Q=0, Q'=1 (Reset o puesta a 0)


Si SR=10
$$\rightarrow$$
 Q=1, Q'=0 (Set o puesta a 1)

Si SR=00 → Se mantienen los valores de Q y Q' que había justo antes de hacerse SR=00 (Estado de Hold)

LATCH SR:


Funcionamiento:


Si SR=01
$$\rightarrow$$
 Q=0, Q'=1 (Reset o puesta a 0)



XY	NOR
00	1
01	0
10	0
11	0

Si SR=O1 → El circuito se estabiliza en Q=O, Q'=1 (Puesta a 0, R=Reset)






XY	NOR
00	1
01	0
10	0
11	0



LATCH SR:


Funcionamiento:


Si SR=
$$10 \rightarrow Q=1$$
, Q'=0 (Set o puesta a 1)




XY	NOR
00	1
01	0
10	0
11	0

Si SR = 10 → El circuito se estabiliza en Q=1 y Q'=0 ('Puesta a 1', S=Set)






XY	NOR
00	1
01	0
10	0
11	0



LATCH SR:


Funcionamiento:


Si SR=00 → Se mantienen los valores de Q y Q' que había justo antes de hacerse SR=00 (Estado de Hold)



XY	NOR
00 01	1 0
10	0
11	0


• Si **SR** = **00**: su funcionamiento depende de los valores iniciales de Q y de Q'. Se almacena un bit de información.






XY	NOR
00	1
01	0
10	0
11	0

 Si SR=11 → El circuito se estabiliza en Q=0, Q'=0 (Estado prohibido)





• Tabla de estados: salidas que se producen para cualquier combinación entrada (tabla verdad).

Tabla de estados				
S	R	Qt	Q′ ^t	
0	0	Q	Q′	Estado anterior
0	1	0	1	Puesta a 0
1	0	1	0	Puesta a 1
1	1	-	-	No se usa

• **Tabla de excitación**: entradas que hay que proporcionar para obtener un cambio de estado.

Tabla de excitación				
Qt	Q ^{t+1}	S	R	
0	0	0	Χ	
0	1	1	0	
1	0	0	1	
1	1	Χ	0	

• Cronograma del Latch SR:





Tabla de estados					
S R Q ⁺ Q' ⁺					
0	0	Q	Q′		
0	1	0	1		
1	0	1	0		
1	1	-	-		




Oscilaciones o metaestabilidad si se intenta mantener

Q = Q' = 0

ESTADO SIGUIENTE IMPREDECIBLE!!

 Una señal de reloj (Clock – Ck - Clk) es una señal cuadrada periódica que se suele utilizar para sincronizar el comportamiento de la mayoría de los sistemas digitales



T = periodo(s)

f = frecuencia (Hz)


 T_H = tiempo a nivel alto


 T_L = tiempo a nivel bajo


Rendimiento de ciclo (duty cycle)= $T_H/T \times 100$ (%)




• Latch SR sincronizado: se le añade una tercera entrada, Clk, que habilita o inhabilita el funcionamiento del latch (si Clk=1 funciona como un latch SR).











- Los latches que se habilitan durante todo el tiempo que la señal de control (reloj) vale 1, se denominan latches disparados por nivel.
- Son transparentes en todo el tiempo que la señal de habilitación está a 1.
- Funcionan como elementos de memoria sólo después del flanco de bajada de la señal de control, manteniendo el estado determinado por la entrada anterior al flanco de bajada de la señal de control.


- Retardo de propagación, tp: tiempo necesario para que se produzca un cambio en la salida tras producirse en cambio en las entradas.
 - Retardo de propagación t_{PLH} tiempo desde el disparo de reloj hasta la transición del nivel bajo al alto de la salida (L \rightarrow H).
 - Retardo de propagación t_{PHL} tiempo desde el disparo de reloj hasta la transición del nivel alto al bajo de la salida (H \rightarrow L).



• Tiempo de establecimiento (tsetup): intervalo mínimo que los niveles lógicos deben mantenerse constantes en las entradas antes de que llegue el flanco de disparo del reloj.




 Tiempo de mantenimiento (thold): intervalo mínimo que los niveles lógicos deben mantenerse constantes en las entradas después de que haya pasado el flanco de disparo de la señal de reloj.




- Frecuencia máxima de reloj: velocidad máxima a la que se puede disparar el biestable de manera fiable.
- Anchura del pulso: anchura mínima de los impulsos para que funcionen adecuadamente las señales de reloj.
- Disipación de potencia: potencia total consumida por el dispositivo.

Circuito




Cronograma ilustrando su funcionamiento



6.2 ELEMENTOS BÁSICOS DE MEMORIA Señales de temporización.


La mayoría de los sistemas secuenciales son SINCRONOS: los cambios de estado se producen con los flancos de reloj (p.e. en flanco positivo)



BIESTABLE JK (Asíncrono)


Definición

JK	Q+(Est. Siguiente)
00	Q No cambia
01	0 Pone a Cero
10	1 Pone a uno
11	$ar{\mathbf{Q}}$ Cambia de estado



BIESTABLE JK (Asíncrono)

Diseño




Definición JK


JK	Q ⁺ (Est. Siguiente)
0 0	Q No cambia
01	0 Pone a Cero
10	1 Pone a uno
11	$ar{f Q}$ Cambia de estado

JKQ	Q ⁺	S R
000		
001		
010		
011		
100		
101		
110		
111		

Q Q+	SR
0 0	0 -
0 1	1 0
10	0 1
11	- 0

6.2 ELEMENTOS BÁSICOS DE MEMORIA Definición






BIESTABLE JK SÍNCRONO

(Disparado por nivel) con entradas ASÍNCRONAS de Preset y Clear

TABLA TRANSICIÓN COMPLETA






TABLA ABREVIADA

J K O	Q+
000	0
001	1
010	0
011	0
100	1
101	1
110	1
111	0


JK	Q+(Est. Siguiente)
0 0	Q No cambia
01	0 Pone a Cero
10	1 Pone a uno
11	Q Cambia de estado


TABLA EXCITACIÓN Ó INVERSA

Q Q+	JK
0 0	0 -
0 1	1 -
10	- 1
1 1	- 0

PROBLEMAS CON LOS BIESTABLES DISPARADOS POR NIVEL


Ejemplo del funcionamiento del biestable JK disparado por nivel





- Un biestable maestro-esclavo se implementa utilizando dos biestables disparados por nivel de forma que el maestro está controlado por la señal de reloj y el esclavo por la señal de reloj complementada (nunca están habilitados simultáneamente).
- El valor de la entrada se capta en el biestable maestro antes del flanco de subida de la señal de reloj y se transmite al biestable esclavo después de ese flanco de subida.
- Un flip-flop disparado por flanco sólo cambia en el flanco de subida (o positivo) o de bajada (o negativo) de la señal de reloj y sus entradas de datos no deben cambiar después del t_{setup} anterior, ni antes del t_{hold} posterior, al flanco de la señal de reloj.

BIESTABLE "Dueño-Esclavo" (Master-slave)



 LATCH D sincronizado (con entrada de reloj) activo por nivel alto.




Tabla de estados			
D	Q ⁺	Q′ ⁺	
0	0	1	
1	1	0	

Puesta a 0 Puesta a 1







Tabla de excitación			
Q	Q ⁺	D	
0	0	0	
0	1	1	
1	0	0	
1	1	1	

• Cronograma del latch D:







Biestable tipo D
(Realizado con un
biestable SR) activo por
nivel alto.


TABLA COMPLETA


D	Q	Q ⁺
0	0	0
0	1	0
1	0	1
1	1	1

TABLA ABREVIADA

D	Q ⁺
0	0
1	1


TABLA INVERSA





• **Ejemplo**: registro de desplazamiento con latch D:


En teoría: X se transferirá por todos los latch.




31/05/2011

• Soluciones:


- Disminuir el ancho de pulso de reloj




Biestables maestro-esclavo (master-slave flip-flop)




Biestables disparados por flanco (edge triggered flip-flop)




• Biestable maestro-esclavo tipo D (master-slave flip-flop)



 Biestable maestro-esclavo tipo D, disparado por flanco negativo: La salida cambia cuando se habilita el "esclavo" (cuando el reloj pasa a valer cero)



• Flip-flop D disparado por flanco (edge triggered flip-flop): La salida cambia sólo durante las transiciones positivas de reloj (de 0 a 1).




Biestable D:


- disparado por nivel: cambia con el flanco de subida y sigue a D (es transparente) mientras el Reloj valga 1
- disparado por flanco positivo: cambia con el flanco de subida y toma el valor de D en ese instante hasta el siguiente flanco de subida.
- disparado por flanco negativo: cambia con el flanco de bajada y toma el valor de D en ese instante hasta el siguiente flanco de bajada.




Disparado por flanco positivo



Disparado por flanco negativo






BIESTABLE JK SÍNCRONO

(Disparado por nivel) con entradas ASÍNCRONAS de Preset y Clear

TABLA TRANSICIÓN COMPLETA






TABLA ABREVIADA

JKQ	Q ⁺
000	0
001	1
010	0
011	0
100	1
101	1
110	1
111	0

JK	Q+(Est. Siguiente)
0 0	Q No cambia
01	0 Pone a Cero
10	1 Pone a uno
11	Q Cambia de estado

TABLA EXCITACIÓN Ó INVERSA

Q Q+	JΚ
0 0	0 -
0 1	1 -
10	- 1
1 1	- 0

BIESTABLE JK SÍNCRONO

(Disparado por flanco positivo) con entradas ASÍNCRONAS de Preset y Clear

TABLA TRANSICIÓN COMPLETA




TABLA ABREVIADA


JKQ	Q+
000	0
001	1
010	0
011	0
100	1
101	1
110	1
111	0

31/05/2011

JK	Q+ (Est. Siguiente)
0 0	Q No cambia
01	0 Pone a Cero
10	1 Pone a uno
11	$ar{\mathbf{Q}}$ Cambia de estado

TABLA EXCITACIÓN Ó INVERSA

Q Q+	JK
0 0	0 -
0 1	1 -
10	- 1
11	- 0



Biestable tipo T (Realizado con un biestable JK) activo por flanco de subida.

TABLA COMPLETA


DT		Q ⁺
0	0	0
0	1	1
1	0	1
1	1	0

TABLA ABREVIADA TABLA INVERSA

Т	Q ⁺ (Est. Siguiente)
0	Q No cambia
1	Q Cambia Estado

Q Q+	Т
0 0	0
0 1	1
1 0	1
1 1	0

SÍMBOLO



- Ejemplo: implementar un FF-D
 - a) A partir de un FF-JK

Tabla de estados		
D	Q+	
0	0	
1	1	




Tabla de estados		
J	K	Q ⁺
0	0	Q
0	1	0
1	0	1
1	1	Q′

D	J = D	K = D'	Q ⁺
0	0	1	0
1	1	0	1







Tabla de estados		
Т	Q ⁺	
0	Q	
1	Q′	

D	Q	$T = D \oplus Q$	Q ⁺
0	0	0	0
0	1	1	0
1	0	1	1
1	1	0	1

- Ejemplo: implementar un FF-T
 - a) A partir de un FF-JK

Tabla de estados		
Т	Q ⁺	
0	Q	
1	Q′	



Tabl	Tabla de estados		
J	K	Q ⁺	
0	0	Q	
0	1	0	
1	0	1	
1	1	Q′	

Т	J = T	K = T	Q ⁺
0	0	0	Q
1	1	1	Q′

b) A partir de un FF-D







Tabla de estados		
D	Q ⁺	
0	0	
1	1	

Т	Ø	$D = T \oplus Q$	Q ⁺
0	0	0	0 = Q
0	1	1	1 = Q
1	0	1	1 = Q'
1	1	0	0 = Q'









(FLID FLODs) COMO CL


EJEMPLOS DE BIESTABLES (FLIP-FLOPs) COMO C.I.



(d) 74106 dual flip-flops JK disparados por flanco negativo con preset y clear




(e) 7470 flip-flop JK disparado por flanco positivo a través de una puerta AND con preset y clear



(1) 7474 dual flip-flops D disparados por flanco positivo con preset y clear


6.2 ELEMENTOS BÁSICOS DE MEMORIA: Aplicaciones

 Almacenamiento de datos en paralelo (registro sencillo)




6.2 ELEMENTOS BÁSICOS DE MEMORIA: Aplicaciones


• Divisor de frecuencia: la salida es una señal con una frecuencia igual a la mitad de la que tiene el reloj.




• ¿Qué hace el siguiente circuito?




Divide la frecuencia de reloj por 4




• Completar el cronograma para un biestable SR síncrono disparado por flanco ascendente.




Completar el cronograma para un biestable J-K asíncrono.




 Completar el cronograma para un biestable J-K síncrono disparado por flanco ascendente y descendente




• Completar el cronograma para un biestable D síncrono disparado por flanco ascendente y descendente



 Completar el cronograma para el circuito de la figura. ¿Cuál es el cometido de dicho circuito?



Desarrollar la forma de onda f_{out} para el circuito de la Figura 8.42, cuando se aplica una señal cuadrada de 8 kHz en la entrada de reloj del flip-flop A.



6.2 ELEMENTOS BÁSICOS DE MEMORIA: Resumen

	itesui	
Tabla Abreviada	T. Inversa	Símbolo
SR Q+(Est. Siguiente) 00 Q No cambia 01 0 Pone a Cero 10 1 Pone a uno 11 * No utilizar	$\begin{array}{c cccc} QQ^+ & SR \\ \hline 00 & 0- \\ 01 & 10 \\ 10 & 01 \\ 11 & -0 \\ \end{array}$	$ \begin{array}{c c} & PR \\ S & Q \\ & \\ & \\ & \\ & \\ & \\ & \\ & $
JK Q+(Est. Siguiente) 00 Q No cambia 01 0 Pone a Cero 10 1 Pone a uno 11 Q Cambia de estado	Q Q ⁺ J K 00 0 - 01 1- 10 -1 11 -0	$ \begin{array}{c c} & PR \\ & J & Q \\ & \rightarrow C_K \\ & K & \overline{Q} \\ & CLR & \end{array} $
T Q ⁺ (Est. Siguiente) 0 Q No cambia 1 Q Cambia Estado	Q Q ⁺ T 0 0 0 0 1 1 1 0 1 1 1 0	$-\begin{array}{c c} & PR & Q \\ \hline - & C_K & \overline{Q} \\ \hline & CLR & \end{array}$
D Q ⁺ 0 0 1 1	Q+ D 0 0 1 1	$-\begin{array}{ c c c }\hline & PR & \\ \hline & Q & \\ \hline & C_K & \overline{Q} \\ \hline & CLR & \\ \hline \end{array}$

TEMA 6. ANÁLISIS Y DISEÑO DE SISTEMAS SECUNCIALES.


CONTENIDOS:

- 6.1. Concepto de sistema secuencial.
- 6.2. Elementos básicos de memoria.



- 6.3. Análisis de un sistema secuencial.
- 6.4. Diseño de un sistema secuencial.
- 6.5. Componentes secuenciales estándar.

 Una máquina de estados finitos ('Finite State Machine', FSM) es un sistema secuencial en el que todos los elementos secuenciales son biestables disparados por la misma señal de reloj (CLK). Es un sistema secuencial síncrono.



 $X = X_{n-1},...,X_0$: Entradas Externas


 $Z = Z_{m-1},...,Z_0$: Salidas del Circuito

CLK: Señal de Reloj

CLR: Señal de CLEAR


- Una máquina de estados finitos (FSM), que está formada por:
 - Entradas (X)
 - Salidas (Z)
 - Estados (Q)
 - Función de estado siguiente, f, que asigna a cada pareja (estado, entrada) un estado.
 - Función de salida, h, que es la función de salida,
 que asigna a cada (estado, entrada) una salida.

- Si el sistema secuencial es síncrono, la función f, va sincronizada por una señal de reloj.



Modelo FSM de un sistema secuencial síncrono

Estructura general de una FSM:



FSM tipo Mealy:

La función de salida, h, queda definida por el estado y las entradas. Es decir, las salidas dependen del estado actual y de las entradas externas.


$$z_i = F_i(x_{n-1}, ..., x_0, Q_{p-1}, ..., Q_0), i = 0,..., m-1$$


FSM tipo Moore:


La función de salida asigna una salida a cada estado.

Es decir, las salidas no dependen de las entradas externas, sólo del estado actual de la FSM.

$$z_i = F_i(Q_{p-1}, ..., Q_1, Q_0), i = 0,...,m-1$$









• Ejemplo de FSM tipo Moore:

La salida, y, depende de los estados A y B.



Ejemplo de FSM tipo Mealy:
 la salida, y, depende de la
 entrada, x, y de los estados
 A y B.




Análisis: se parte de un esquema lógico y hay que obtener una descripción del comportamiento del sistema.

Pasos a seguir:

- 1. Obtener las funciones de excitación de los biestables y de las salidas del sistema
- 2. Obtener la tabla de estados
- 3. Generar diagrama de estados
- 4. Cronograma
- 5. Descripción del comportamiento del sistema

• ANÁLISIS DE UN SISTEMA SECUENCIAL:



Clk


Función de excitación de los biestables y salidas:

$$Q_0^+ = D_0 = Q_0 \oplus X$$


 $Q_1^+ = D_1 = X' \cdot Q_1 + X \cdot Q_1' \cdot Q_0 + X \cdot Q_1 \cdot Q_0'$
 $Y = Q_1 \cdot Q_0$

Tabla de estados


Q_1	Q_0	Q ₁ +	Q ₀ ⁺ =0	Q ₁ +	Q ₀ ⁺ =1	Y
0	0	0	0	0	1	0
0	1	0	1	1	0	0
1	0	1	0	1	1	0
1	1	1	1	0	0	1




• Ejercicio 1: Analizar el siguiente circuito secuencial




• Ejercicio 2: analizar el siguiente sistema secuencial




6.3 ANÁLISIS DE UN SISTEMA SECUENCIAL. Retardos de propagación en una FSM (tipo Mealy)




Restricciones en el camino de realimentación



6.3 ANÁLISIS DE UN SISTEMA SECUENCIAL. Eventos durante el ciclo de reloj



6.3 ANÁLISIS DE UN SISTEMA SECUENCIAL. Eventos durante el ciclo de reloj



6.3 ANÁLISIS DE UN SISTEMA SECUENCIAL. Diseño de la señal de reloj

$$T_{min} = max\{t_{ff}^{max} + t_{c2}^{max}(Q,D) + t_{su}^{max}, t_{ff}^{max} + t_{c1}^{max}(Q,Z), t_{x}^{max} + t_{c2}^{max}(X,D) + t_{su}^{max}, t_{x}^{max} + t_{c1}^{max}(X,Z)\} + E$$

$$f_{max} = 1/T_{min}$$

donde

$$t_{su}^{max} = max \{t_{su}^{min}(FF1), t_{su}^{min}(FF2), ..., t_{su}^{min}(FFp)\}$$

 $t_{ff}^{max} = max \{t_{ff}^{max}(FF1), t_{ff}^{max}(FF2), ..., t_{ff}^{max}(FFp)\}$

E es un término de tolerancia o error con el que se asume la incertidumbre en los retardos de propagación y la posibilidad de skew (E \sim 20%)

TEMA 6. ANÁLISIS Y DISEÑO DE SISTEMAS SECUNCIALES.

CONTENIDOS:

- 6.1. Concepto de sistema secuencial.
- 6.2. Elementos básicos de memoria.
- 6.3. Análisis de un sistema secuencial.



- 6.4. Diseño de un sistema secuencial.
- 6.5. Componentes secuenciales estándar.

Fases de diseño de los circuitos secuenciales síncronos, utilizando puertas lógicas y biestables.


ETAPA 1 Descripción funcional del circuito	DIAGRAMAS Y TABLAS DE ESTADOS.
ETAPA 2 Minimización del número de estados	TABLA DE ESTADOS MINIMIZADA.
ETAPA 3 Asignación de estados, elección del tipo de biestables a utilizar. Obtención de las funciones de excitación de los biestables y funciones de salida.	TABLA DE TRANSICIÓN ASIGNADA. EXPRESIONES CANONICAS DE LAS: Funciones de excitación de los biestables y de las Funciones de Salida.
ETAPA 4 Minimización de las funciones	EXPRESIONES MINIMIZADAS DE LAS FUNCIONES Y ESQUEMA DEL CIRCUITO
ETAPA 5 Realización física del circuito	REALIZACIÓN FÍSICA DEL CIRCUITO, COMPROBACIÓN Y DEPURACIÓN.

Ejemplo_1 Máquina tipo MOORE

ETAPA 1: Especificación del problema → Diagramas de estado → Tablas de estado

Enunciado:

Diseñar un circuito <u>TIPO MOORE</u> que consta de una entrada "X" y una salida "Z", tal que Z=1 cuando X haya sido X=1 durante 3 o más ciclos consecutivos de reloj.



ETAPA 2: Minimización de la tabla de estados. Este punto se verá más adelante. En este ejemplo, la tabla de estados de la etapa 1 ya es mínima.

ETAPA 3: Asignación de estados. Elección del tipo de biestables a utilizar. Tabla de transiciones. El enunciado del problema dice que se realice con biestables JK.

Tabla de estados

Estado	Estado siguiente / Salida actual									
Actual	X=0	X=1								
Α	A/0	B/0								
В	A/0	C/0								
C	A/0	C/1								

Q Q ⁺	JK
0 0	0 -
0 1	1-
10	- 1
11	- 0

$$J_{1}(Q_{1} Q_{0} X) = \sum m_{i}(3) + d(4,5,6,7)$$

$$K_{1}(Q_{1} Q_{0} X) = \sum m_{i}(4) + d(0,1,2,3,6,7)$$

$$J_{0}(Q_{1} Q_{0} X) = \sum m_{i}(1) + d(2,3,6,7)$$


$$K_{0}(Q_{1} Q_{0} X) = \sum m_{i}(2,3) + d(0,1,4,5,6,7)$$

$$Z(Q_{1} Q_{0} X) = \sum m_{i}(5) + d(6,7)$$


Tabla de transiciones


Estado	Estado actual y Estado Siguiente						Funciones a realizar																	
Asign:	$Q_1^+ Q_0^+$							J ₁ K ₁							jο	K ₀	Z							
estados Q ₁ Q ₀		X=0			X=1			X=0			X=1			X=0			X=1			X=0		X=1		
A =	0	0	0	0	10	0	1	11	0	-	10	0	_	1 1	0	_	0	1	_	1	0	10	0	11
B=	0	1	0	0	2	1	0	13	0	_	2	1	_	3	_	1	2	_	1	3	0	12	0	3
C =	1	0	0	0	I 4	1	0	I 5	-	1	I 4	-	0	I 5	0	-	4	0	_	I 5	0	14	1	I 5
_	1	1	_	_	6	_	_	; 7	_	_	6	_	<u>_</u>	; 7	_	-	6	-	_	7	-	6	_	† 7


ETAPA 4: Minimización de las funciones, y esquema del circuito.




Z (Q1 Q0)=∑mi(3)







ETAPA 4: (Continuación). Esquema del circuito.




Ejemplo_2 Máquina tipo MEALY

ETAPA 1: Especificación del problema → Diagramas de estado → Tablas de estado Enunciado:

Diseñar un circuito <u>TIPO MEALY</u> que consta de una entrada "X" y una salida "Z", tal que Z=1 cuando X haya sido X=1 durante 3 o más ciclos consecutivos de reloj.

Realizar el diseño utilizando biestables JK



ETAPA 2: Minimización de la tabla de estados. Este punto se verá más adelante. En este ejemplo, la tabla de estados de la etapa 1 ya es mínima.

ETAPA 3: Asignación de estados. Elección del tipo de biestables a utilizar. Tabla de transiciones. El enunciado del problema dice que se realice con biestables JK.

Tabla de estados

Estado	Estado siguiente / Salida actual									
Actual	X=0	X=1								
Α	A / 0	B / 0								
В	A / 0	C / 0								
С	A / 0	C / 1								

Q Q+	JK
0 0	0 -
0 1	1 -
1 0	- 1
11	- 0

$$J_{1} (Q_{1} Q_{0} X) = \sum m_{i}(3) + d(4,5,6,7)$$

$$K_{1} (Q_{1} Q_{0} X) = \sum m_{i}(4) + d(0,1,2,3,6,7)$$

$$J_{0} (Q_{1} Q_{0} X) = \sum m_{i}(1) + d(2,3,6,7)$$


$$K_{0} (Q_{1} Q_{0} X) = \sum m_{i}(2,3) + d(0,1,4,5,6,7)$$

 $Z (Q1 Q0 X) = \sum mi(5) + d(6,7)$


Tabla de transiciones

Estado	E		Funciones a realizar																					
Asign: est	Q ₁ ⁺ Q ₀ ⁺						J ₁ K ₁							j _o K _o						Z				
$Q_1 Q_0$)	X=0		X=1			X=0			X=1		X=0			X=1			X=0		X=1		
A =	0	0	0	0	10	0	1	1	0 -	- 1	0	0	_	11	0	- 1	0	1	_	11	0	10	0	11
B =	0	1	0	0	2	1	0 ¦	3	0 -	- ¦	2	1	_	3	_	1 ¦	2	_	1	3	0	2	0	13
C =	1	0	0	0	14	1	0 i	5	-	1 i	4	-	0	5	0	- [4	0	-	1 5	0	14	1	15
_	1	1	-	-	6	ı	_ ¦	7	-	-	6	-	-	7	-	-	6	-	-	7	I	6	-	7

ETAPA 4: Minimización de las funciones, (Por Eje. Mapas de Karnaugh) y esquema del circuito.




ETAPA 4: (Continuación). Esquema del circuito.



Minimización de tablas de estados

MÉTODO DE TABLAS DE IMPLICACIÓN PARA MINIMIZAR TABLAS DE ESTADO COMPLETAMENTE ESPECIFICADAS.



Definición de estados equivalentes.

Estados equivalentes.

Sean S y T dos sistemas secuenciales COMPLETAMENTE ESPECIFICADOS sujetos a las mismas secuencias de entradas.


Dos estados p (de T) y q (de S) son equivalentes si y solo si: estando T en el estado p y S en el estado q, para cada secuencia posible de entrada implica que la secuencia de salida con que responden uno y otro circuito coinciden. Es decir:

Si $\{X\}=\{x1,x2,...xn\}$ es una secuencia de entrada genérica

$$p \equiv q \iff \forall \{X\} \implies \lambda_T(p,\{X\}) = \lambda_S(q,\{X\})$$

$$\{Xi\} = \{X1, X2, \dots XM\}$$

$$\uparrow \qquad \qquad \downarrow \qquad \downarrow \qquad \qquad \downarrow \qquad$$



Definición de Circuitos Secuenciales equivalentes.

Sistemas Secuenciales equivalentes.

Dos sistemas secuenciales S y T son equivalentes si para cada estado p (de T) existe un estado q (de S) tal que p es equivalente a q e, inversamente; para cada estado q (de S) existe un estado p (de T) tal que q es equivalente a p.

$$S \equiv T \Leftrightarrow \begin{cases} \forall p \ de \ T \Rightarrow \exists q \ de \ S/p \equiv q \\ \forall q \ de \ S \Rightarrow \exists p \ de \ T/q \equiv p \end{cases}$$

Minimización de tablas de estados

TEOREMA:

Dos estados \boldsymbol{p} y \boldsymbol{q} de un mismo sistema son equivalentes sí y solo sí para cada entrada \boldsymbol{X} las salidas que se obtienen son idénticas y los estados siguientes son equivalentes. Es decir:

$$p \equiv q \iff \forall X \begin{cases} 1) \ \lambda(p,X) = \lambda(q,X) \\ 2) \ \delta(p,X) \equiv \delta(q,X) \end{cases}$$


Minimización de tablas de estados

Paso preliminar: Obtención de la tabla de estados reducida

Tabla de estados


Estado	Estado Siguiente / Salida Z							
actual	X=0		x=1					
s1	s2 ,	0	s3 ,	0				
s2	s4 ,	0	s5 ,	0				
s3	s6,	0	s7 ,	0				
s4	s8,	0	s9 ,	0				
s5	s10,	0	s11 ,	0				
s6	s4 ,	0	s11 ,	0				
s7	s10 ,	0	s11 ,	0				
s8	s8,	0	s1 ,	0				
s9	s10,	1	s1,	1				
s10	s4 ,	0	s1 ,	0				
s11	s2 ,	0	s1 ,	0				
s12	s10.	1	s1 .	1				

Tabla de estados reducida




<u>1º) paso:</u> Construir la tabla de implicación. Marcar casillas de pares de estados no equivalentes por presentar salidas distintas. Rellenar el resto de las casillas con los pares de estados implicados.


Estado actual	Estado Siguiente / Salida Z								
actuai	X=0	x=1							
s1	s2 , 0	s3, 0							
s2	s4 , 0	s5, 0							
s3	s6, 0	s5, 0							
s4	s8, 0	s9, 0							
s5	s10 , 0	s11 , 0							
s6	s4 , 0	s11 , 0							
s8	s8, 0	s1, 0							
s10	s4, 0	s1, 0							
s11	s2, 0	s1, 0							
s9	s10 , 1	s1 , 1							




2º) paso: Revisar todas las casillas y tachar aquellas que contengan algún par implicado de estados no equivalentes.




<u>Se continúa el paso 2º) :</u> Revisar todas las casillas y tachar aquellas que contengan algún par implicado de estados no equivalentes.



<u>Se continúa el paso 2º) :</u> Revisar todas las casillas y tachar aquellas que contengan algún par implicado de estados no equivalentes.




<u>3º) paso:</u> Repetir el paso 2º hasta que al inspeccionar todas las casillas ya no se pueda tachar ninguna. En ese caso, las casillas no marcadas revelan los pares de estados coordenadas que son equivalentes.




Finaliza el paso 3º): Tras revisar todas las casillas, no es posible tachar ninguna.

<u>4º) paso:</u> Finalizado el paso 3º, las casillas de la tabla de implicación no marcadas revelan los pares de estados coordenadas que son equivalentes. A partir de los pares equivalentes se obtienen las clases de equivalencia.


CLASES DE EQUIVALENCIA





<u>5º) paso:</u> A partir de las clases de equivalencia se obtiene la tabla de estados minimizada, especificando para cada clase de estado actual (filas de la tabla) las clases siguientes y salida actual correspondientes a cada combinación de los valores de las entradas (columnas de la tabla).

A = { s1, s3, s5, s11 }
B = { s2, s6, s10 }
C = { s4 }
D = { s8 }
E = { s9 }



	Estado	Estado Siguiente / Salida Z									
	actual	X=0		x=1							
Α	s1	s2 ,	0	s3, 0							
В	s2	s4 ,	0	s5, 0							
Α	s3	s6 ,	0	s5, 0							
С	s4	0	s9, 0								
Α	s5	s10,	0	s11 , 0							
В	s6	s4 ,	0	s11 , 0							
D	s8	s8,	0	s1 , 0							
В	s10	s4 ,	0	s1 , 0							
Α	s11	s2 ,	0	s1,0							
Ε	s9	s10 ,	1	s1 , 1							

CLASES DE EQUIVALENCIA

Tabla de estados minimizada

Estado	Estado Siguiente / Salida Z							
actual	X=0		x=1					
Α	В,	0	A, 0					
В	С,	0	A, 0					
С	D,	0	E, 0					
D	D,	0	A, 0					
Е	В,	1	A, 1					

Tabla de estados original reducida

EJEMPLO DE DISEÑO DE UN CIRCUITO SECUENCIAL SÍNCRONO SIGUIENDO TODOS LOS PASOS DEL DISEÑO.


Especificación del circuito:

Un sistema recibe a través de una línea serie códigos de 3 caracteres codificados según la tabla adjunta. La salida del circuito debe indicar con un "1" la recepción de un código incorrecto. Realizar el circuito utilizando biestables tipo D.

Código	Caracter
000	Α
0 0 1	Е
010	I
100	0
111	U

Códigos erróneos							
011							
101							
110							

ETAPA 1: Especificación del problema → Diagramas de estado → Tablas de estado



Estado	Estado Siguiente / Salida Z									
actual	X=0	x=1								
Α	B, 0	C , 0								
В	D, 0	E, 0								
С	F, 0	G, 0								
D	Α, 0	A, 0								
E	Α, 0	A, 1								
F	A, 0	A, 1								
G	A, 1	A, 0								


Tabla de estados

	Estado	Estado S / Salid	_
	actual	X=0	x=1
	Α	B, 0	C, 0
	В	D, 0	E, 0
	С	F ^E , 0	G, 0
	D	A, 0	A, 0
Son equiva √	Ε	A, 0	A, 1
lentes	F	A, û	Λ, 1
	G	A, 1	A, 0

Tabla de estados reducida

Estado	Estado Siguiente / Salida Z							
actual	X=0		x=1					
Α	В,	0	C, 0					
В	D,	0	E, 0					
С	Ε,	0	G, 0					
D	Α,	0	A, 0					
Е	Α,	0	A, 1					
G	Α,	1	A, 0					

ETAPA 2: Minimización de la tabla de estados.



La tabla de implicación no presenta cuadrados sin marcar. Esto significa que la tabla reducida es mínima

Estado	Est. Siguiente/ Sal Z								
actual	X=0	x=1							
Α	B, 0	C, 0							
В	D, 0	E, 0							
С	E, 0	G, 0							
D	A, 0	A, 0							
E	A, 0	A, 1							
G	A, 1	A, 0							

ETAPA 3: Asignación de estados. Elección del tipo de biestables a utilizar. Tabla de transiciones. Expresión canónica de las funciones de excitación de los biestables y de las salidas.

$$D_2(Q_2,Q_1,Q_0,X) = \sum mi(0,1) + d(8,9,10,11)$$


$$D_1(Q_2,Q_1,Q_0,X) = \sum mi(0,1,12,13,14) + d(8,9,10,11)$$

$$D_0(Q_2, Q_1, Q_0, X) = \sum mi(1, 13, 14, 15) + d(8, 9, 10, 11)$$

$$Z(Q_2,Q_1,Q_0,X) = \sum mi(2,7) + d(8,9,10,11)$$

Tabla de transiciones

Estad	o a	ctu	al y	E	Sta	ido S	iguiente	Funciones a realizar																
Asigr	naci stad		de	$Q_2^{+}Q_1^{+}Q_0^{+}$					$D_2 = Q_2^+$ $D_1 = Q_1^+$				•	$D_0 = Q_0^+$				Z						
	Q_2		\mathbf{Q}_{0}	>	(=0		X=1		X=	0	X=	:1	X=	0=	X=	=1	X=	X=0		=1	X=0		X=1	
A =	0	0	0	11	0	0	111	1	1	0	1	1	1	0	1	1	0	0	1	1	0	0	0	1 1
G =	0	0	1	0 0	0	2	000	3	0	2	0	3	0	2	0	3	0	2	0	3	1	1 2	0	1 3
D =	0	1	0	0 0	0	4	000	5	0	4	0	5	0	4	0	5	0	4	0	5	0	4	0	5
E=	0	1	1	0 0	0	I 6	000	1 7	0	I 6	0	7	0	ı 6	0	1 7	0	I 6	0	7	0	I 6	1	1 7
	1	0	0		-	8		9		8		9		8		9		8		9		8		9
	1	0	1		-	i 10		11		110		11		10		11		10		11		110		i 11
B =	1	1	0	0 1	0	12	011	13	0	12	0	13	1	12	1	13	0	12	1	13	0	12	0	13
C =	1	1	1	0 1	1	14 	0 0 1	l 15	0	14	0	15	1	14 	0	15 	1	14	1	15	0	114	0	1 15



ETAPA 4: (Continuación)

Esquema del circuito.

$$a = \overline{Q}_{1}\overline{Q}_{0}$$

$$b = Q_{2}Q_{1}\overline{X}$$

$$c = Q_{2}\overline{Q}_{0}$$

$$d = \overline{Q}_{1}\overline{Q}_{0}X$$


$$e = Q_{2}X$$

$$f = \overline{Q}_{2}Q_{1}Q_{0}X$$

$$g = \overline{Q}_{1}Q_{0}\overline{X}$$

$$D_2 = a$$

 $D_1 = a + b + c$
 $D_0 = b + d + e$
 $Z = f + g$



• Ejemplo de minimización de estados:


X ₁ X ₀	00	01	10	11
A	D,0	D,0	F,0	A,0
В	I,1	D,0	E,1	F,0
С	I,1	D,0	E,1	Α,0
D	D,0	B,0	A,0	F,0
E	C,1	J,0	E,1	A,0
F	D,0	D,0	A , 0	F,0
G	G,0	G,0	A,0	A,0
Н	В,1	D,0	E,1	A,0
I	I,1	D,0	E,1	Α,0
. J	D,0	D,0	A,0	F,0

• Tabla de estados reducida:


E.P. X ₁ X ₀	00	01	10	11
A	D,0	D,0	F,0	A,0
В	C,1	D,0	E,1	F,0
С	C,1	D,0	E,1	A,0
D	D,0	B,0	A,0	F,0
Е	C,1	F,0	E,1	A,0
F	D,0	D,0	A,0	F,0
G	G,0	G,0	A,0	A,0
Н	B,1	D,0	E,1	A,0

Tabla de implicaciones:


- Tachar estados con salidas diferentes
- Celdas sin tachar: anotar pares de estados implicados



• Revisión sistemática de la tabla, de modo que si la celda correspondiente a la pareja de estados, ha sido tachada, cualquier otra celda que contenga dicha pareja debe tacharse.



 Ahora están tachadas A-D, D-F y D-G. Volvemos a revisar por si alguna contiene esas parejas.




Ahora están tachadas: A-G, B-E, C-E, E-H

Se vuelve a revisar por si podemos tachar alguna celda más.

Conjunto de estados equivalentes:

Han quedado sin tachar las celdas: AF, BC, BH y CH Eso quiere decir que son equivalentes los estados: A-F y B-C-H



• Tabla de estados mínima:

E.P.	00	01	10	11
a	c,0	c,0	a,0	a,0
ь	b,1	c,0	d,1	a,0
с	c,0	b,0	a,0	a,0
d	b,1	a,0	d, l	a,0
e	e,0	e,0	a,0	a,0

TEMA 6. ANÁLISIS Y DISEÑO DE SISTEMAS SECUNCIALES.

CONTENIDOS:

- 6.1. Concepto de sistema secuencial.
- 6.2. Elementos básicos de memoria.
- 6.3. Análisis de un sistema secuencial.
- 6.4. Diseño de un sistema secuencial.




6.5. Componentes secuenciales estándar.


 Un registro básico de n bits es una asociación de n flip-flops tipo D (FF-D) en paralelo, todos ellos

compartiendo la misma señal de reloj.


Cuando CLR=0 y en el flanco de subida de la señal de reloj el valor de D_i aparecerá en Q_i.

Posibles símbolos:





• Registro básico con carga paralela de datos de 3 bits.




- Los registros pueden tener una señal de habilitación o carga para decidir cuando se cargan los datos. Es un registro con carga en paralelo con señal de habilitación.
 - Cuando LD=0, mantiene el valor que tuviera anteriormente:

$$Q_i^+ = Q_i$$


 Cuando LD=1, a la salida se carga lo que haya a la entrada, tras el pulso de reloj:


$$Q_i^+ = D_i$$

Por tanto, con LD se controla cuando se cargan los datos de la entrada





• Ejemplo: Registro de 4 bits con señal de carga síncrona en paralelo.






- Un registro de desplazamiento básico de n bits (Shift Register SHR) es una asociación de n biestables tipo D (FF-D) en serie, compartiendo la misma señal de reloj.
- **Ejemplo**: SHR-4 bits básico.








Registro de desplazamiento a la derecha con entrada serie


y salida paralelo de 4 bits.

EP	ES			
Desplazar	Q_3	Q_2	Q_1	Q_0
0	No cambia			
1	Ar	Q_3	Q_2	Q_1







Registro Desplazador/Rotador de 4 bits con carga serie:




Si R=0, Desplaza a la derecha




Si R=1, Rota a la derecha




Registro de desplazamiento de 4 bits con carga paralela:









C _K	CLR	PR	S_1S_0	Salidas (Q _i)	
-	1	0	-	$Q_i = 0$	
-	0	1	-	$Q_i = 1$	
\uparrow	0	0	0 0	Hold (no cambia)	
\uparrow	0	0	0 1	Desplaza a izquierda	
\uparrow	0	0	10	Desplaza a derecha	
\uparrow	0	0	11	Q _i +=D _i Carga Paralelo	

^{1:} Flanco de subida

Registro de desplazamiento universal con señal de carga síncrona.

$$S_1S_0 = 00$$
 (Hold)

Q ₃ Q	₂ Q ₁	Q ₀
------------------	-----------------------------	----------------


$$S_1S_0=01$$
 Desp. Izq
 Q_3 Q_2 Q_1 Q_0 Al

Ar
$$Q_3$$
 Q_2 Q_1 Q_0 Q_0

$$S_1S_0=11: Q_i^+=D_i$$
 D_3
 D_2
 D_1
 D_0
 D_0
 D_0
 D_0
 D_0


Ampliación de registros de desplazamiento

SL es entrada serie para desplazamientos a izquierda (Al) SR es entrada serie para desplazamientos a derecha (Ar)




Ampliación de registros de desplazamiento

SL es entrada serie para desplazamientos a izquierda (Al) SR es entrada serie para desplazamientos a derecha (Ar)




Ampliación de registros de desplazamiento


SL es entrada serie para desplazamientos a izquierda (Al) SR es entrada serie para desplazamientos a derecha (Ar)




- Un banco de registros es un conjunto de registros que comparten, además de la misma señal de reloj, las mismas líneas de entrada y de salida.
- Banco de 4 Registros de n bits con un puerto de lectura y otro de escritura



6.5 COMPONENTES SECUENCIALES ESTÁNDAR. REGISTROS.






Contador genérico

K - Representa el número de estados por los que pasa el contador (<u>módulo del contador</u>)

- Si $K=2^N$ se dice que el contador es binario.
- Si la cuenta se incrementa cuando llega un pulso en **CI** el contador es <u>ascendente</u> y si la cuenta se decrementa se dice que es <u>descendente</u>
- En un contador decimal: K=10 y N=4

- Contador síncrono ascendente módulo 4:
 - 1. Diagrama de estados




2. Tabla de estados

Q_1Q_0	Q ₁ + Q ₀ +
00	01
01	10
10	11
11	00

3. Tabla de excitación: D=Q+

Q_1Q_0	$Q_1^+ Q_0^+ \equiv D_1 D_0$
00	01
01	10
10	11
11	00

4. Implementación:




$$\begin{array}{l} D_1 = Q_1 \oplus Q_0 \\ D_0 = Q_0' \end{array}$$


- Cronograma:

$$Q_1^+ = D_1 = Q_1 \oplus Q_0$$

 $Q_0^+ = D_0 = Q_0'$



- Contador síncrono descendente módulo 4:
 - 1. Diagrama de estados




2. Diagrama de estados

Q_1Q_0	$Q_1^+ Q_0^+$
00	11
01	00
10	01
11	10

3. Tabla de excitación: D=Q+

Q_1Q_0	$Q_1^+ Q_0^+ \equiv D_1 D_0$			
00	11			
01	00			
10	01			
11	10			


4. Implementación:




$$\begin{array}{l} \mathsf{D}_1 {=} (\mathsf{Q}_1 \oplus \mathsf{Q}_0)' \\ \mathsf{D}_0 {=} \mathsf{Q}_0' \end{array}$$

 $Q_0^+ = D_0 = Q_0'$

- Cronograma: el estado inicial es 11 (FF a SET) $Q_1^+ = D_1 = (Q_1 \oplus Q_0)'$



- Contador síncrono ascendente/descendente módulo 4:
 - X=0 cuenta ascendente, X=1 cuenta descendente
 - Diagrama de estados
 Tabla de estados




X	$Q_1 Q_0$	Q ₁ ⁺ Q ₀ ⁺
0	00	01
0	01	10
0	10	11
0	11	00
1	00	11
1	01	00
1	10	01
1	11	10

3. Tabla de excitación: D=Q+


4. Implementación

X	$Q_1 Q_0$	Q ₁ ⁺ Q ₀ ⁺	$D_1^+ D_0^+$
0	00	01	01
0	01	10	10
0	10	11	11
0	11	00	00
1	00	11	11
1	01	00	00
1	10	01	01
1	11	10	10



$$Q_1^+ = D_1 = X \oplus (Q_1 \oplus Q_0)$$
 Reloj-
 $Q_0^+ = D_0 = Q_0'$

Diagrama de estados del contador binario



Contador binario síncrono módulo 8 ascendente

Asignación de estados							
	$Q_2 Q_1 Q_0$						
A 0	0	0	0				
A1	0	0	1				
A2	0	1	0				
A3	0	1	1				
A4	1	0	0				
A5	1	0	1				
A6	1	1	0				
A7	1	1	1				

.

En este caso los estados se han asignado de modo que coincidan con las salidas.

NOTA. Esto es un caso particular en los contadores, en general en un sistema secuencial dicha coincidencia NO es posible.

Diagrama de estados

asignado







Tabla de estados

	stac ctu		Dec	Estado Siguiente			
Q_2	Q_1	Q_0		Q_2^+	Q_1^+	Q_0^+	
0	0	0	0	0	0	1	
0	0	1	1	0	1	0	
0	1	0	2	0	1	1	
0	1	1	3	1	0	0	
1	0	0	4	1	0	1	
1	0	1	5	1	1	0	
1	1	0	6	1	1	1	
1	1	1	7	0	0	0	






6.5 COMPONENTES SECUENCIALES ESTÁNDAR.



	stac ctua			_	cione aliza	
Q_2	\mathbf{Q}_{1}	Q_0		T ₂	T ₁	T_0
0	0	0	0	0	0	1
0	0	1	1	0	1	1
0	1	0	2	0	0	1
0	1	1	3	1	1	1
1	0	0	4	0	0	1
1	0	1	5	0	1	1
1	1	0	6	0	0	1
1	1	1	7	1	1	1




binario **Contador** síncrono módulo 8 ascendente

$I_0 = $	ı
T ₁ =	Q_0
T ₂ =	$Q_0 Q_1$

EN GENERAL:

$$T_n = Q_0 \cdot Q_1 \cdot \cdot \cdot \cdot Q_{n-1}$$



31/05/2011

DISEÑO DE CONTADORES SÍNCRONOS. Ejemplo de diseño de un contador módulo 5

Diseñar un contador módulo 5 que cuente de la forma siguiente: $Z=\{3,4,5,6,7;3,4,5,6,7;\ldots\}$

- a) Caso (a): Realizar el contador utilizando biestables tipo D.
- b) <u>Caso (b):</u> Realizar el mismo contador pero utilizando biestables tipo JK

Diseño de un contador módulo 5.


Diseñar un contador módulo 5 que cuente: Z={3,4,5,6,7; 3,4,5,6,7;}

Para ambos casos (a y b) se utiliza el mismo diagrama de estados, asignación de estados y tabla de estados.

Diagrama de estados

Asignación de estados

Tabla de estados



	Estado actual Q ₂ Q ₁ Q ₀			Dec		do iente Q ₁ +	
Α	0	1	1	3	1	0	0
В	1	0	0	4	1	0	1
С	1	0	1	5	1	1	0
D	1	1	0	6	1	1	1
E	1	1	1	7	0	1	1

En este caso, se puede dar una asignación de estados que coincida con las salidas deseadas Zi ya que:

- a) Ninguna salida se repite en la secuencia principal.
- b) El número de biestables mínimo necesarios es 3 (ya que 5 estados necesitan una asignación con 3 bits. Dado que las salidas requeridas Zi son también 3 (Z2,Z1,Z0), una asignación de estados coincidente con las salidas, en este caso, no incrementa el número de biestables.

Tabla del biestable D

Q ⁺	D	
0	0	
1	1	

$$D = Q^+$$

Asignación de estados

Caso a: Tabla de Transición utilizando biestables tipo D

1	Estado actual Dec			Dec	Estado Siguiente D ₂ D ₁ D ₀			Funciones de Salida.			
	Q_2	Q ₁	Qo		Q_2^+	0 ₁ +	Q_0^+	Z 2	Z 1	ZO	
A	0	1	1	3	1	0	0	0	1	1	
В	1	0	0	4	1	0	1	1	0	0	
C	1	0	1	5	1	1	0	1	0	1	
D	1	1	0	6	1	1	1	1	1	0	
E	1	1	1	7	0	1	1	1	1	1	

a) Caso (a): Diseño del contador con biestables tipo D

Tabla de estados

		actual	Dec	Estado Siguiente					
Q ₂	Q ₁	Q _o		$D_{2}Q_{2}^{+}$	$D_1=Q_1^+$	$D_0 = Q_0^+$			
0	1	1	3	1	0	0			
1	0	0	4	1	0	1			
1	0	1	5	1	1	0			
1	1	0	6	1	1	1			
1	1	1	7	0	1	1			
						1 1 1 1			

$$D_2(Q_2Q_1Q_0)=\sum m_i(3,4,5,6)+d(0,1,2)$$

$$D_1(Q_2Q_1Q_0)=\sum m_i(5,6,7)+d(0,1,2)$$

$$D_0(Q_2Q_1Q_0)=\sum m_i(4,6,7)+d(0,1,2)$$

Q_2Q	00	01	11	10
0	0	₂	16	1 4
1	 1	1 ₃	0 7	1 5

Q_2Q_0	00	01	11	10
0	0	 2	1 6	0 4
1	 1	03	1 7	1 5

Q_2Q Q_0	00	01	11	10
0	0	₂	1 6	1 4
1	 ₁	03	1 7	0 5

 D_2

 D_1

 D_0

Tabla de estados

	Estado actual $Q_2 \ Q_1 \ Q_0$			Estado Siguiente $D_{2=}Q_{2}^{+} \mid D_{1}=Q_{1}^{+} \mid D_{0}=Q_{0}$					
0	1	1	3	1	0	0			
1	0	0	4	1	0	1			
1	0	1	5	1	1	0			
1	1	0	6	1	1	1			
1	1	1	7	0	1	1			


a) Caso (a): Diseño del contador con biestables tipo D


$$D_2(Q_2Q_1Q_0)=\sum m_i(3,4,5,6)+d(0,1,2)$$

$$D_1(Q_2Q_1Q_0)=\sum m_i(5,6,7)+d(0,1,2)$$

$$D_0(Q_2Q_1Q_0)=\sum m_i(4,6,7)+d(0,1,2)$$

161





b) Caso (b): Diseño del contador con biestables tipo JK

En este caso, se puede dar una asignación de estados que coincida con las salidas deseadas Zi ya que:

- a) Ninguna salida se repite en la secuencia principal.
- b) El número de biestables mínimo necesarios es 3 (ya que 5 estados necesitan una asignación con 3 bits. Dado que las salidas requeridas Zi son también 3 (Z2,Z1,Z0), una asignación de estados coincidente con las salidas, en este caso, no incrementa el número de biestables.

Tabla de Transición

act	Estado Estado Siguiente $Q_2 Q_1 Q_0 = c Q_2^+ Q_1^+ Q_0^+$				Funciones de entrada a los biestables J ₂ K ₂ J ₁ K ₁ J ₀ K ₀					Funciones de Salida. Z2 Z1 Z0					
0	1	1	3	1	0	0							0	1	1
1	0	0	4	1	0	1							1	0	0
1	0	1	5	1	1	0							1	0	1
1	1	0	6	1	1	1							1	1	0
1	1	1	7	0	1	1							1	1	1

Tabla de estados

act	ado ual Q ₁	\mathbf{Q}_{0}	Dec	Estado Siguiente $Q_2^+ Q_1^+ Q_0^+$					
0	1	1	3	1	0	0			
1	0	0	4	1	0	1			
1	0	1	5	1	1	0			
1	1	0	6	1	1	1			
1	1	1	7	0	1	1			

b) Caso (b): Diseño del contador con biestables tipo JK

Q Q ⁺	JK
0 0	0 -
0 1	1 -
1 0	- 1
1 1	- 0

Tabla Inversa del JK

Tabla de Transición

act	ado ual Q ₁ (Q_{o}	De c	Esta Sigu Q ₂ +	iente	Q ₀ +	Funciones de entrada a los biestables J ₂ K ₂ J ₁ K ₁ J ₀ K ₀			Funciones de Salida. Z2 Z1 Z0					
0	1	1	3	1	0	0	1	-	-	1	-	1	0	1	1
1	0	0	4	1	0	1	-	0	0	-	1	-	1	0	0
1	0	1	5	1	1	0	-	0	1	-	-	1	1	0	1
1	1	0	6	1	1	1	-	0	-	0	1	-	1	1	0
1	1	1	7	0	1	1	-	1	-	0	-	0	1	1	1


6.5 COMPONENTES SECUENCIALES ESTÁNDAR.


CONTADORES.

Tabla de estados

act	ado ual Q ₁ (Q_0	Dec	Estado Siguiente $Q_2^+ Q_1^+ Q_0^+$				
0	1	1	3	1	0	0		
1	0	0	4	1	0	1		
1	0	1	5	1	1	0		
1	1	0	6	1	1	1		
1	1	1	7	0	1	1		

Tabla	Inversa	del	JK
--------------	---------	-----	----





 $\mathbf{K}_2 = \mathbf{Q}_1 \mathbf{Q}_0$

1


11 10


b) Diseño del contador con biestables tipo JK

Tabla de Transición


Estado actual y salidas $z_2 z_1 z_0$ $Q_2 Q_1 Q_0$		Dec	Estado Siguiente $Q_2^+ Q_1^+ Q_0^+$		Funciones de entrada a los biestables $ J_2 \ \text{K}_2 J_1 \ \text{K}_1 \text{j}_0 \ \text{K}_0 $				
0	1	1	3	1	0	0	1	1	1
1	0	0	4	1	0	1	0	0	1
1	0	1	5	1	1	0	0	1	1
1	1	0	6	1	1	1	O	O	1
1	1	1	7	0	1	1	1	O	O

Obsérvese que no se especifican las combinaciones (Q2Q1Q0)={0,1,2,} en la tabla, esto significa que corresponden a indiferencias








Q_2Q_0	00	01	11	10		
0	0	₂	 ₆	0 4		
1	1	3	7	15		
$J_1=Q_0$						





CIRCUITO DEL CONTADOR MODULO 5












Pasos para diseñar un secuenciador o generador de secuencias:

- 1. Diagrama de estados
- 2. Tabla de estados siguientes
- 3. Tabla de excitación o transiciones de los flip-flops
- 4. Minimización
- 5. Implementación del contador (los generadores de secuencias se suelen implementar con biestables T).

- **Ejemplo**: diseñar un sistema secuencial que genere la secuencia 1,2,5,7,1,2,.... Utilizar FF-JK.
 - Hay que diferenciar entre el nº de estados diferentes por los que pasa el sistema y la cuenta que se genera.
 - El nº de estados determina el nº de biestables. En este ejemplo hay 4 estados diferentes, por tanto serán necesarios 2 biestables.
 - El valor máximo de la salida es 7 por lo que serán necesarias 3 **salidas** para codificar 7.

• **Ejemplo**: diseñar un sistema secuencial que genere la secuencia 1,2,5,7,1,2,.....

1. Diagrama de estados



2. Tabla de estados

Estado actual		Estado siguiente		Salidas		
Q ₁	Qo	Q ₁ +	Q _o +	Z ₂	Z ₁	Zo
0	0	0	1	0	0	1
0	1	1	0	0	1	0
1	0	1	1	1	0	1
1	1	0	0	1	1	1

3. Tabla de excitación o transiciones de los FF y minimización

Q ₁	Qo	Q ₁ +	Q ₀ ⁺	T ₁	T _o	Z_2	Z ₁	Z _o
0	0	0	1	0	1	0	0	1
0	1	1	0	1	1	0	1	0
1	0	1	1	0	1	1	0	1
1	1	0	0	1	1	1	1	1

Q	Q ⁺	Т	
0	0	0	
0	1	1	
1	0	1	
1	1	0	

$$\begin{array}{c|ccccc}
 & T_1 \\
 & Q_1 \setminus Q_0 & 0 & 1 \\
 & T_1 = Q_0 & 0 & 1 \\
\hline
 & 1 & 1 \\
\hline
 & 1 & 1
\end{array}$$

$$T_{0}=1 \begin{array}{c|cccc} & T_{0} & & & \\ Q_{1} \setminus Q_{0} & 0 & 1 & & \\ \hline 0 & 1 & 1 & & \\ \hline 1 & 1 & 1 & & \\ \hline \end{array}$$

$$\begin{array}{c|cccc}
 Z_2 \\
 Q_1 \setminus Q_0 & 0 & 1 \\
 \hline
 0 & & & \\
 \hline
 1 & 1 & 1 \\
\end{array}$$

$$\begin{array}{c|c|c} Z_1 \\ \hline Q_1 \backslash \ Q_0 & 0 & 1 \\ \hline 0 & 1 \\ \hline 1 & 1 \\ \hline \end{array}$$


$$\begin{array}{c|ccccc} Q_1 \backslash \ Q_0 & 0 & 1 \\ \hline 0 & 1 & \\ \hline 1 & 1 & 1 \\ \hline \end{array}$$

$$Z_2 = Q_1$$


 $Z_1 = Q_0$
 $Z_0 = Q_1 + Q'_0$

5. Implementación

$$T_1 = Q_0$$
 $Z_2 = Q_1$ $Z_0 = Q_1 + Q'_0$
 $T_0 = 1$ $Z_1 = Q_0$



• Cronograma: Funciones del sistema con FF-T: $Q^+=T'\cdot Q+T\cdot Q'$ $Q_1^+=Q_0\oplus Q_1$ $Q_0^+=Q'_0$ $Z_2=Q_1$ $Z_1=Q_0$ $Z_0=Q_1+Q'_0$



- Una memoria de acceso aleatorio (RAM) es una memoria volátil de lectura y escritura.
- Mantiene la información mientras funciona (mientras esté alimentada), no como las memorias ROM.
- Los bancos de registros son de tamaño reducido, rápidos y para memorización temporal durante los cálculos.
- Las memorias RAM son grandes, lentas, pero muy apropiadas para memorización a largo plazo de programas y datos.


- Parámetros que caracterizan una RAM:
 - Capacidad: bits que puede memorizar
 - Tiempo máximo de acceso, t_{max}: tiempo máximo que tarda en leer o escribir una palabra.
 - **Tiempo de ciclo**, t_c: tiempo que transcurre entre dos lecturas/escrituras consecutivas.
 - Ancho de banda, AB: nº máximo de palabras que se pueden transferir, por segundo, entre memoria y una unidad.

$$AB=1/t_c$$

- Consumo de potencia


- Una memoria RAM de 2ⁿ palabras de m bits es un circuito secuencial que contiene 2ⁿ×m celdas de almacenamiento (distribuidas en 2ⁿ filas y m columnas), n entradas de dirección (A₀,...,A_{n-1}), m entradas de datos (DI₀,...,Di_{m-1}), m salidas de datos (DO₀,...,DO_{m-1}), y varias señales de control (CS, WE) que permite:
 - La lectura de cualquier palabra de m bits en cualquier fila


- La **escritura** de cualquier palabra de m bits en cualquier fila




Las memorias RAM suelen tener al menos dos señales de control, una para seleccionar la celda y otra para decidir si se hace una lectura o escritura.

- CS = 0: No se escribe en ninguna celda y salida en alta impedancia
- CS=1:
 - Si WE = 0 (lee) $DO_{m-1},...,DO_0 = M(A_{n-1},...,A_0)$ (Lectura)
 - Si WE = 1 (escribe) $M(A_{n-1}, ..., A_0) = DI_{m-1}, ..., DI_0$ (Escritura)






 Cada celda de memoria (CM) se puede representar simbólicamente:



- CS=1, el bit memorizado aparece a la salida $(Q_7=Q)$
- WE=1, la entrada se memoriza
- WE actúa como señal de reloj del FF-D


En realidad las CM se implementan con menos transistores.

• Si se utiliza RAM estática, SRAM:



Celda elemental SRAM:

- Mantienen la información mientras haya alimentación
- Se leen muy rápido
- Entre 4 y 6 transistores
- Si se usa RAM dinámica, DRAM:
 - hay que refrescar periódicamente la información que contienen (la información se pierde en cada lectura)
 - Celdas más sencillas
 - Mayor densidad
 - Menor coste
 - 2 transistores



Celda elemental DRAM

- La organización de la RAM impone restricciones en la temporización de las entradas y salidas a la hora de hacer lecturas y escrituras.
 - Ciclo de lectura:

Parámetro	Significado	Descripción
t_{AA}	Tiempo de acceso desde la dirección	Tiempo requerido para generar un dato válido de salida después de un cambio de dirección (sup. /CE y /OE activas)
t_{ACS}	Tiempo de acceso desde CS (CE)	Tiempo requerido generar un dato válido de salida después de que se active /CE (sup. /OE activa y dirección estable)
t_{OE}	Tiempo de habilitación de salida $(t_{OE} < t_{ACS})$	Tiempo que tardan los buffers de salida en dejar de estar en alta impedancia cuando /OE y /CE están ambas activas.
t_{OZ}	Tiempo de inhabilitación de salida	Tiempo necesario para que los buffers de salida se pongan en alta impedancia cuando alguna de las dos señales /OE o /CE deja de estar activa.
t_{OH}	Tiempo de mantenimiento de salida	Tiempo en que la salida permanece válida después de que se haya producido un cambio de dirección.


Ciclo de escritura:

- ➤ La dirección debe estar estable antes de que se habilite la escritura
- Los datos se almacenan en los latches cuando se desactiva /WE ó /CE (previamente activas ambas)
- > Deben estar estables antes de que termine el ciclo de escritura

Parámetro	Significado	Descripción
t_{AS}, t_{AH}	Tiempos de establecimiento y mantenimiento de direcciones	Las entradas de dirección debe estar estables antes de que /CE y /WE se activen, y mantenerse después de que alguna /CE o /WE se desactive).
t_{CSW}	Tiempo de establecimiento de CS(CE) antes de finalizar la escritura	/CE debe estar activa un cierto tiempo antes de que finalice el ciclo de escritura para garantizar la selección de una celda
t_{WP}	Anchura del pulso de escritura	/WE debe estar activa al menos este tiempo para garantizar la escritura en el latch
t_{DS}, t_{DH}	Tiempos de establecimiento y mantenimiento de datos	Los datos deben estar estables antes de que finalice la escritura y deben permanecer un cierto tiempo después.

- Los componentes de memoria se fabrican siempre con tamaños de 2ⁿ x m.
- Cuando se necesitan memorias de otros tamaños se construyen a partir de los chips de memoria disponibles.
- Se pueden construir memorias:
 - Con mayor longitud de palabra (palabras más largas)
 - Con mayor capacidad

- Para obtener **mayor longitud de palabra** se pueden conectar varios chips de memoria en paralelo.
- Por ejemplo: se puede hacer una RAM de 16K x 32 conectando en paralelo 4 RAM de 16K x 8.



- Para obtener memorias de mayor capacidad se pueden conectar varios chips de memoria en serie.
- Por ejemplo: construir una RAM de 64K x 8 con 4 RAM de 16K x 8.

