2º curso / 2º cuatr.

Grado en Ing. Informática

# Arquitectura de Computadores

# Tema 4. Arquitecturas con Paralelismo a nivel de Instrucción (ILP)

Material elaborado por los profesores responsables de la asignatura: Mancia Anguita, Julio Ortega







# Bibliografía

## AC N PTC

# > Fundamental

- Capítulo 4. Sección 2 y 3. M. Anguita, J. Ortega.
   Fundamentos y problemas de Arquitectura de
   Computadores, Editorial Técnica Avicam. ESIIT/C.1 ANG fun
- Capítulos 3 y 5. J. Ortega, M. Anguita, A. Prieto. Arquitectura de Computadores. Thomson, 2005. ESIIT/C.1 ORT arq

# Complementaria

Sima and T. Fountain, and P. Kacsuk.
Advanced Computer Architectures: A Design Space
Approach. Addison Wesley, 1997. ESIIT/C.1 SIM adv

# Arquitecturas con DLP, ILP y TLP (thread=flujo de control o de instrucciones)

AC A PTC

Arq. con **DLP** (*Data Level Parallelism*)

Ejecutan las operaciones de una instrucción concurr. o en paralelo

Unidades funcionales vectoriales o SIMD (90) Arq. con ILP
(Instruction
Level
Parallelism)
Temas[1,4], BP4

Ejecutan múltiples instrucciones concurr. o en paralelo

Cores escalares segmentados (80), superescalares (90) o VLIW (90)

Arq. con **TLP** (*Thread Level Parallelism*) explícito y **una** instancia de SO

Temas[1-3], BP[0-3]

Ejecutan múltiples *flujos de instruciones* concurr. o en paralelo

Cores que modifican la arquit. ILP para ejecutar threads concurr. o en paralelo (2000) Multiprocesadores
(60): ejecutan
threads en
paralelo en un
computador con
múltiples cores
(incluye
multicores
(2000))

Arq. con **TLP**explícito y
múltiples
instancias SO

Ejec. múltiples flujos de instr. en paralelo

Multicomputadores
(85): ejecutan
threads en
paralelo en un
sistema con
múltiples
computadores


# Apartados Tema 4

#### AC A PTC


- Lección 11. Microarquitecturas ILP. Cauces Superescalares
- Lección 12. Consistencia del procesador y Procesamiento de Saltos
- Lección 13. Procesamiento VLIW

Microarquitectura denúcleos ILP superescalar

Microarquitectura de núcleos ILP VLIW Ej.: Google TPU, Elbrus (x86), Nvidia Denver (ARM)



# Ejecución concurrente de instr. y riesgos (hazards): de datos, de control




La dependencia es una propiedad del código.

3 dependencias: 2 RAW y 1 de control


Las **dependencias** pueden provocar **riesgos** o conflictos (*hazards*) en un cauce segmentado que pueden llevar a **resultados incorrectos** (distintos a los que obtendría una ejecución secuencial de las instruc.

3 riesgos: 2 RAW y 1 de control, ¿Qué se puede hacer para eliminarlos?


# Ejecución concurrente de instr. y riesgos (hazards): de datos, de control



# Ejecución concurrente y paralela de instr. y riesgos (*hazards*): de **datos**, de **control**



# Ej. concurrente y paralela de intr. y riesgos




# **Apartados**


#### AC A PIC

- Microarquitectura de núcleos ILP superescalar
  - Cauce superescalar
  - > Emisión
  - > Consistencia del procesador y buffer de reorden
  - > Procesamiento de saltos
- Microarquitectura de núcleos ILP VLIW


El hardware de un núcleo superescalar planifica dinámicamente la ejecución de las instrucciones, eliminando los riesgos provocados por dependencias y reduciendo o eliminando la penalización que suponen las dependencias.



# Ejemplo de Cauce (ARM cortex A76, microarquitectura de ARMv8)



# Ejemplo de Cauce (ARM cortex A72)



# **Apartados**

#### AC A PIC

- Microarquitectura ILP superescalar
  - > Cauce superescalar
  - ➤ Emisión (Emisión +Envío a UF) (Issue⇔Dispatch) (Algoritmo de Tomasulo, 1967 IBM 360/91, se extendió en los 90). Planificación dinámica de instrucciones
  - > Consistencia del procesador y buffer de reorden
  - > Procesamiento de saltos

#### Procesamiento desordenado

#### Procesamiento en el orden del programa

- Elimina riesgos RAW y estructurales (estaciones de reserva)
- Elimina riesgos WAW y WAR (renombrado de registros)
- Reduce riesgos de control (ejecución especulativa en ROB)
- Captura de operandos desde registros de la arquitectura o desde registros de renombrado.

especultativa Implementar consistencia secuencial del procesador

Eiecución

 Detección de saltos y predicción de saltos condicionales

Captación (IF)

Decodificación (ID)

Emisión (*Issue* Iss) – Planificación de instr.

Ex

WB

Tablas de saltos


Ventada de instrucciones o estaciones de reserva Buffer de renombrado Buffer de reorden(ROB)

Buffer de renombrado Buffer de reorden

# Renombramiento de Registros

#### AC A PTC

Técnica para evitar el efecto de las dependencias WAR, o Antidependencias (en la emisión desordenada) y WAW, o Dependencias de Salida (en la ejecución desordenada).



Cada escritura se asigna a un registro físico distinto

Implementación Estática: Durante la Compilación


Implementación Dinámica: Durante la Ejecución (circuitería adicional y registros extra)

#### Características del fichero de registros (o buffer) de Renombrado


- **Tipo** (separados o mezclados con los registros de la arquitectura)
- Número de registros de Renombrado
- Mecanismos para acceder a los registros (asociativos o indexados)

#### Velocidad del Renombrado

Máximo número de nombres asignados por ciclo que admite el procesador



# Algoritmo de Tomasulo II



# Algoritmo de Tomasulo III




# Envío de la resta



Banco de Registros

	_
r0	0
r1	10
r2	20
r3	30
r4	40
r5	50



Buffer de Renombrado

#	EV	Dest.	Valor	Valid	Ult
0	1	4	60	1	1
1	1	2			0
2	1	3			1
3	1	2			1
4	0				

#### Estaciones de Reserva

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino		
						mult	mult 0, 10, RB(1)
							Illuit 0, 10, Kb(1)
						0*10=0	

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino
add	10	1	1	0	2

add/ sub 0-10=-10

sub 0, 10, RB(3)

# Algoritmo de Tomasulo IV



## **Termina la resta**

Cola de

**Instrucciones** 

Banco de

Registros

r0	0
r1	10
r2	20
r3	30
r4	40
r5	50

		_				
1 2 3 4 5 6 7 8	9 10 11 12	١,	13		14	15
		_	Estaciones de reserva		1 2 3 4 5	
ARM Cortex A72	Registros de			₽[	Simple Integer IO	
https://www.anandtech.com/show/10347/arm- cortex-a73-artemis-unveiled/2	la arquitectura	4	IsQ (8)		Simple Integer I1	
	' Dispa	 	IsQ (8)	⇒ N	fulti Cycle M	
Instruction	ame	Į.	IsQ (8)	⇒N	EON/FP F0	back
Instruction Decode	Rea	P	IsQ (8)	N	EON/FP F1	Writeback
Predicción de saltos saltos		Þ	IsQ (10)	<b>→</b>	Branch B	
OoO-pipeline design	ReOrder Buffer	Ш	IsQ (16)	<b>A</b>	GU LD	
Out-of-Order	(128 entry)		,	A	GU ST	

Buffer de Renombrado

#	EV	Dest.	Valor	Valid	Ult
0	1	4	60	1	1
1	1	2			0
2	1	3			1
3	1	2	-10	1	1
4	0				

#### Estaciones de Reserva

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino
add	10	1	1	0	2

mult mult 0, 10, RB(1) 0\*10=0

add/

sub 0-10=-10 sub 0, 10, RB(3)

# Algoritmo de Tomasulo V



# Termina la multiplicación

Cola de

**Instrucciones** 

Banco de Registros

r0	0
r1	10
r2	20
r3	30
r4	40
r5	50

1 2 3 4 5	5 7 8	9 10 11 12		13		14	15
			. [	Estaciones de reserva		1 2 3 4 5	
ARM Cortex A72		Registros de				Simple Integer 10	
https://www.anandtech.com/show/10347/a	rm-	la arquitectura	ŀ≥	IsQ (8)		Simple Integer I1	
cortex-a73-artemis-unveiled/2		spato		IsQ (8)		Multi Cycle M	
	0	e/bi	5		C		-*
On Instruction		i e e		IsQ (8)	7	NEON/FP F0	epac
Fetch	Decode	- Ž		IsQ (8)		NEON/FP F1	Writeb
Predicción Tablas	-	•	Þ	IsQ (10)	<b>→</b>	Branch B	
de saltos saltos		# ReOrder	П		-	AGU LD	
OoO-pipeline design		Buffer	П	IsQ (16)	7		
Out-of-Order		3 (128 entry)	П		<b>F</b>	AGU ST	

Buffer de Renombrado

#	EV	Dest.	Valor	Valid	Ult
0	1	4	60	1	1
1	1	2	0	1	0
2	1	3			1
3	1	2	-10	1	1
4	0				

#### Estaciones de Reserva


mult 0, 10, RB(1 0*10=0	OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino			
							mult	mult 0 10	) DR(1)
0 10-0								maic 0, 10	J, ND(1)
							0 10-0		1

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino	
add	10	1	0	1	2	add/
						sub

# Algoritmo de Tomasulo VI



# Envío de la suma



r0 0
r1 10
r2 20
r3 30

Banco de Registros r5 50

1 2 3 4 5 6 7 8	9 10 11 12	13	14	15
		Estaciones de reserva	1 2 3 4 5	
ARM Cortex A72	Registros de la arquitectura	IsQ (8)	Simple Integer I0	
https://www.anandtech.com/show/10347/arm- cortex-a73-artemis-unveiled/2	£ P		Simple Integer I1	
	Dispa	IsQ (8)	Multi Cycle M	
lnstruction	me/	IsQ (8)	NEON/FP F0	ack
Instruction Decode	Rena	IsQ (8)	NEON/FP F1	Writeback
Predicción Tablas de saltos saltos	þ	IsQ (10)	Branch B	7
	ReOrder		AGU LD	
OoO-pipeline design Out-of-Order	Buffer (128 entry)	IsQ (16)	AGU ST	

EV Valor Valid Dest. Ult 60 1 0 1 4 1 2 0 0 3 1 1 3 2 -101 1 1 Buffer de Renombrado 0

#### Estaciones de Reserva

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino	
						mult
						IIIuit

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino

add/ sub 10+0=10

add 10, 0, RB(2)

# Algoritmo de Tomasulo VII




# Termina la suma

Cola de

**Instrucciones** 

Banco de Registros

r0	0
r1	10
r2	20
r3	30
r4	40
r5	50



Buffer de Renombrado

#	EV	Dest.	Valor	Valid	Ult
0	1	4	60	1	1
1	1	2	0	1	0
2	1	3	10	1	1
3	1	2	-10	1	1
4	0				

#### Estaciones de Reserva

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino	
						mult
						mult

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino


add/ sub 10+0=10

add 10, 0, RB(2)

# Algoritmo de Tomasulo VIII



# Se actualizan los registros (etapa WB - commit)



#### Estaciones de Reserva

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino	
						mult
						muit

OC	OS1/IS1	VS1	OS2/IS2	VS2	Rdestino	
						add/
						sub

# **Apartados**

## AC N PTC

- Microarquitectura ILP superescalar
  - > Cauce superescalar
  - Emisión (Algoritmo de Tomasulo)
  - > Consistencia del procesador y buffer de reorden
  - > Procesamiento de saltos

#### Procesamiento desordenado

#### Procesamiento en el orden del programa

- Elimina riesgos RAW y estructurales (estaciones de reserva)
- Elimina riesgos WAW y WAR (renombrado de registros)
- Reduce riesgos de control (ejecución especulativa en ROB)
- Captura de operandos desde registros de la arquitec-tura o desde registros de renombrado.

Ejecución
 especultativa
 Implementar
 consistencia
 secuencial del

procesador

 Detección de saltos y predicción de saltos condicionales

Captación (IF)

Decodificación (ID)

Emisión (Issue Iss)

Ex


WB

Tablas de saltos

Ventada de instrucciones Buffer de renombrado **Buffer de reorden** 

Buffer de renombrado
Buffer de
reorden

# Ejemplo de Cauce (ARM cortex A72)





# Consistencia

MIC MIC			
			cauce
Consistencia de Procesador	Débil/relajado: Las instrucciones se pueden completar desordenadamente siempre que no se vean afectadas las dependencias	Deben detectarse y resolverse las dependencias	Power1 (90) PowerPC 601 (93) Alpha R8000 (94) MC88110 (93)
Consistencia en el orden en que se completan las instrucciones	Fuerte: Las instrucciones deben completarse estrictamente en el orden en que están en el programa	Se consigue mediante el uso de ROB	PowerPC 620 PentiumPro (95) UltraSparc (95) K5 (95) R10000 (96)
Consistencia de Memoria	Débil/relajado: Los accesos a memoria (Load/Stores) pueden realizarse desordenadamente siempre que no afecten a las dependencias	Deben detectarse y resolverse las dependencias de acceso a memoria	MC88110 (93) PowerPC 620 UltraSparc (95) R10000 (96)
Consistencia del orden de los accesos a memoria	Fuerte: Los accesos a memoria deben realizarse estrictamente en el orden en que están en el programa	Se consigue mediante el uso del ROB	PowerPC 601 (93) E/S 9000 (92)

**Tendencia / Prestaciones** 

# Reordenar y extraer paralelismo AC N PTC





bnz r4, loop

```
loop: ld r1, 0x1C(r2) \rightarrow ld
R(2D+r2) Id <u>r3</u>, 0x2D(r2)
          mul <u>r3</u>, <u>r3</u>, r6
 WAR \int st \underline{r3}, 0x2D(\underline{r2})
          addi r2, r2, #1
          subi <u>r4</u>, r4, #1
```

bnz <u>r4</u>, loop

```
r1, 0x1C(r2)
         mul \underline{r1}, \underline{r1}, \underline{r6} mul \underline{r1}, \underline{r1}, \underline{r6} \rightarrow ld \underline{r3}, 0x2D(\underline{r2})
W(1C+r2) st r1, 0x1C(r2) st r1, 0x1C(r2) mul r3, r3, r6 \rightarrow addi r2, r2, #1
                                                                      st r3, 0x2D(r2) subi r4, r4, #1
```

Se evita tener que esperar a las multiplicaciones y se pueden ir adelantando cálculos correspondientes al control del número de iteraciones (suponiendo que hay renombrado en hardware)

```
Si se tuviera:
                   st r1,0x1C(r2) W(1C+r2)
                    Id r3,0x2D(r7) R(2D+r7)
```


Las direcciones 0x1C(r2) y 0x2D(r7) podrían coincidir.

¿RAW?  $\dot{c} 0x1C(r2) = 0x2D(r7)$ ?

Se tendría un **load especulativo** 

ARM

# Buffer de Reordenamiento (ROB) I



decodifican se introduce a partir de aquí)

La gestión de interrupciones y la ejecución especulativa se pueden implementar fácilmente mediante el ROB

- El puntero de cabecera apunta a la siguiente posición libre y el **puntero de** cola a la siguiente instrucción a retirar.
- Las instrucciones se introducen en el **ROB** en orden de programa estricto y pueden estar marcadas como **emitidas** (issued, i), en ejecución (x), o finalizada su ejecución (f)
- Una instrucciones sólo se puede retirar (y modificar los registros de la arquitectura) si ha terminado su **ejecución**, y todas las que les preceden también.
- La consistencia secuencial se mantiene porque sólo las instrucciones que se retiran del ROB **se completan** (escriben en los registros de la arquitectura) y se retiran en el orden estricto de programa.

# Buffer de Reordenamiento (ROB) II



Ejemplo de

uso del ROB **I1:** mult r1, r2, r3

**I2:** st r1, 0x1ca

**I3:** add r1, r4, r3

**I4:** xor r1, r1, r3

Dependencias:

**RAW:** (I1,I2), (I3,I4)

**WAR:** (12,13), (12,14)

**WAW:** (I1,I3), (I1,I4), (I3,I4)

I1: Se puede empezar a ejecutar inmediatamente (se suponen disponibles r2 y r3)

12: Se emite a la unidad de almacenamiento hasta que esté disponible r1

13: Se puede empezar a ejecutar inmediatamente (se suponen disponibles r4 y r3)

14: Se emite a la estación de reserva de la ALU para esperar a r1

Estación de Reserva (Unidad de Almacenamiento)

codop	dirección	op1	ok1
l2 st	0x1ca	3	0

Estación de Reserva (ALU)

codop	dest	op1	ok1	op2	ok2
4xor	6	5	0	[r3]	1

3, 5 y 6 renombran todos a r1 Líneas del ROB

# Buffer de Reordenamiento (ROB) III

## AC A PTC



#### Ciclo 7 Situación en este ciclo

#	codop	Nº Inst.	Reg. Dest.	Unidad	Resultado	ok	marca
3	I1 mult	7	r1	int_mult	-	0	Х
4	l2 st	8	-	store	-	0	i
5	l3 add	9	r1	int_add	-	0	Х
6	l4 xor	10	r1	int_alu	-	0	i

#### **Ciclo 9** Terminó **add**, pero todavía no se puede retirar

#	codop	Nº Inst.	Reg.Dest.	Unidad	Resultado	ok	marca
3	mult	7	r1	int_mult	-	0	X
4	st	8	-	store	-	0	i
5	add	9	r1	int_add	17	1	f
6	xor	10	r1	int_alu	-	0	X

## Ciclo 10 Terminó xor, pero todavía no se puede retirar

#	codop	Nº Inst.	Reg.Dest.	Unidad	Resultado	ok	marca
3	mult	7	r1	int_mult	-	0	Х
4	st	8	-	store	-	0	i
5	add	9	r1	int_add	17	1	f
6	xor	10	r1	int_alu	21	1	f

# Buffer de Reordenamiento (ROB) IV

#### AC MATC

#### **Ciclo 12** Terminaron las instr. de la cola, **mult** y **st**, y se retiran (completan el procesamiento)

#	codop	Nº Inst.	Reg. Dest.	Unidad	Resultado	Ok	marca
3	1 mult	7	r1	int_mult	33	1	f
4	2 st	8	-	store	-	1	f
5	3 add	9	r1	int_add	17	1	f
6	4 xor	10	r1	int_alu	21	1	f

#### Ciclo 13 add y xor se pueden retirar ya al encontrarse en la cola (completan el procesamiento)

#	codop	Nº Inst.	Reg. Dest.	Unidad	Resultado	ok	marca
5	add	9	r1	int_add	17	1	f
6	xor	10	r1	int_alu	21	1	f

- Se ha supuesto que se pueden retirar (completar) dos instrucciones por ciclo.
- Tras finalizar las instrucciones mult y st, se pueden retirar en el ciclo siguiente. st se considera finalizada cuando tiene todos los operandos, que es cuando puede pasar al buffer de escrituras, ya que no modifica los registros de la arquitectura.
- Después, se retirarán las instrucciones **add** y **xor**.

cauce

# **Apartados**

#### AC A PIC

- Microarquitectura ILP superescalar
  - > Cauce superescalar
  - Emisión (Algoritmo de Tomasulo)
  - Consistencia del procesador y buffer de reorden
  - > Procesamiento de saltos


# Procesamiento de saltos Procesamiento de saltos procesamiento de saltos y predicción de saltos condicionales Procesamiento desordenado Elimina riesgos RAW y estructurales. Elimina dependencias WAW y WAR (renombrado de registros) Reducir riesgos de control (ejecución especulativa) Captura de operandos desde registros de la arquitectura o desde registros de renombrado. Captación (IF) Decodificación (ID) Emisión (Issue Iss) Ex WB

Tablas de saltos

Ventada de instrucciones
Buffer de renombrado
Buffer de reorden

Buffer de renombrado Buffer de reorden

# Tabla de saltos (BTC: Branch Target Cache)



CPI ideal = 0.5 c/i

Ciclos real = 4 c + 3 c = 7 cCPI = 3/4 = 0.75 c/s Se elimina el riesgo de control (se supone que r8 va a contener un 0)

Dirección instr. salto	Dirección objetivo salto	Historial (3 bits)				
0x23000000	0x2300000F	101				
0x2300AB00	0x2300AB14	100				
BTC/Branch Target Cache,						

BTAC/Branch Target Cache,
BTAC/Branch Target Address Cache

# Esquemas de Predicción de Salto



## **Predicción Fija**

Se toma siempre la misma decisión: el salto siempre se realiza, 'taken', o no, 'not taken'

#### **Predicción Verdadera**

La decisión de si se realiza o no se realiza el salto se toma mediante:

## Predicción Estática:

Según los atributos de la instrucción de salto (el código de operación, el desplazamiento, la decisión del compilador)

#### Predicción Dinámica:

Según el resultado de ejecuciones pasadas de la instrucción (historia de la instrucción de salto)



# Predicción estática



# jg .L6 saltar

```
.L6:

movsd (%r12,%rax,8), %xmm0

mulsd %xmm1, %xmm0

addsd (%r13,%rax,8), %xmm0

movsd %xmm0, (%r13,%rax,8)

addq $1, %rax

cmpl %eax, %ebp

jg .L6
```

# jle .L7 no saltar

```
.L6:
   addq $1, %rax
   cmpl %eax, %ebp
   jle .L7
   movsd (%r12,%rax,8), %xmm0
   mulsd %xmm1, %xmm0
   addsd (%r13,%rax,8), %xmm0
   movsd %xmm0, (%r13,%rax,8)
   jmp .L6
.L7:
```

# Predicción Dinámica

## AC A PIC

- La predicción para cada instrucción de salto puede cambiar cada vez que se va a ejecutar ésta según la historia previa de saltos tomados/no-tomados para dicha instrucción.
- El presupuesto básico de la predicción dinámica es que es más probable que el resultado de una instrucción de salto sea similar al que se tuvo en la última (o en las n últimas ejecuciones)
- Presenta mejores prestaciones de predicción, aunque su implementación es más costosa

## Predicción Dinámica Implícita

No hay bits de historia propiamente dichos sino que se almacena la dirección de la instrucción que se ejecutó después de la instrucción de salto en cuestión

## Predicción Dinámica Explícita


Para cada instrucción de salto existen unos bits específicos que codifican la información de historia de dicha instrucción de salto

# Ejemplos de Procedimientos Explícitos de Predicción Dinámica de Saltos



#### Predicción con 1 bit de historia

La designación del estado, Tomado (1) o No Tomado (0), indica lo que se predice, y las flechas indican las transiciones de estado según lo que se produce al ejecutarse la instrucción (T o NT)




#### Predicción con 2 bits de historia

Existen cuatro posibles estados. Dos para predecir Tomado y otros dos para No Tomado

La primera vez que se ejecuta un salto se inicializa el estado con predicción estática, por ejemplo 11

Las flechas indican las transiciones de estado según lo que se produce al ejecutarse la instrucci ón (T o NT)




#### Predicción con 3 bits de historia


Cada entrada guarda las últimas ejecuciones del salto

Se predice según el bit mayoritario (por ejemplo, si hay mayoría de unos en una entrada se predice salto)

La actualización se realiza en modo FIFO, los bits se desplazan, introduciéndose un 0 o un 1 seg ún el resultado final de la instrucción de salto




# Ganancia con la extracción de paralelismo del hardware



CPI = 3/4 = 0.75 c/s

CPI = 12 c / 4 i = 3 c/i

# ¿Y el software puede hacer algo?



CPI ideal = **0.5 c/i**
Ciclos ideal = 
$$5c + 2c = 7c$$
Ciclos real =  $4c + 2c = 6c$ 
Ciclos real =  $4c + CPI \times 4i = 6c$ 
CPI =  $2c / 4i = 0.5c/i$ 
S=3/0.5=6

- ¿Y el software puede hacer algo?
- ✓ Puede extraer paralelismo, *eliminando dependencias* (de datos, control o estructurales), o *reduciendo o eliminando su penalización en tiempo* -> beneficioso para Superescalres, VLIW
- ✓ Puede evitar que los dependencias lleven a un resultado de ejecución incorrecto (eliminar riesgos) agrupando en palabras de instrucciones aquellas que se pueden emitir en paralelo por ser independientes y necesitar UF distintas, y añadiendo instrucciones de no operación, nop, (planificación estática de instrucciones) -> necesario para VLIW

# Instrucciones de Ejecución Condicional (Guarded Execution)

## AC N PTC


- Se pretende reducir el número de instrucciones de salto incluyendo en el repertorio máquina instrucciones con operaciones condicionales ('conditional operate instructions' o 'guarded instructions')
- Estas instrucciones tienen dos partes: la condición (denominada guardia) y la parte de operación

## Ejemplo: cmovxx de Alpha

cmovxx ra.rq, rb.rq, rc.wq

- xx es una condición
- ra.rq, rb.rq enteros de 64 bits en registros ra y rb
- rc.wq entero de 64 bits en rc para escritura
- El registro ra se comprueba en relación a la condición xx y si se verifica la condición rb se copia en rc.

Sparc V9, HP PA, y Pentium ofrecen también estas instrucciones.




# **Apartados**

## AC N PTC

- Microarquitectura ILP superescalar
- Microarquitectura ILP VLIW

El software para un núcleo VLIW debe planificar la ejecución de las instrucciones, eliminando los **riesgos** provocados por **dependencias** y reduciendo la penalización que suponen las dependencias (**planificación estática**)



# Características generales de los procesadores VLIW (Very Large Inst. Word) II

