

### Universidade Federal de Roraima Centro de Ciência e Tecnologia Departamento de Ciência da Computação

30 de novembro de 2023 Boa Vista - RR





# Projeto final - AOC

Processador 16-bits



Alunos: Rafael da Silva, Vicente Sampaio, William Faray

Disciplina: Arquitetura e Organização de Computadores

Professor: Herbert Oliveira Rocha



## Resumo

- Instruções do processador
- Formato de instruções
- Datapath
- Testes de instruções
- Waveforms resultantes





### Tabela de Instruções

Nome	Formato	Instrução	Opcode
SOMA	Tipo R	Soma de dois operandos de 16 bits	0000
SOMA IMEDIATA	Tipo R	Soma de um operando de 16 bits e um valor imediato	0001
SUBTRAÇÃO	Tipo R	Subtração de dois operandos de 16 bits	0010
SUBTRAÇÃO IMEDIATA	Tipo R	Subtração de um operando de 16 bits e um valor imediato	0011
LW	Tipo I	Carrega um valor de 16 bits da memória	0100
sw	Tipo I	Armazena um valor de 16 bits na memória	0101
LI	Tipo I	Carrega um valor imediato de 16 bits	0110
BEQ	Tipo J	Desvio condicional se os dois operandos forem iguais	0111
IF	Tipo J	Define a flag de condição se os dois operandos forem iguais	1000
J	Tipo J	Desvio incondicional para o endereço especificado	1001





### Tabela de Formatos de Instruções

#### INSTRUÇÕES DO TIPO R

Opcode	Reg 1	Reg 2	Reg 3		
4 bits	4 bits	4 bits	4 bits		
15 - 12	11 - 8	7 - 4	3 - 0		

#### **INSTRUÇÕES DO TIPO I**

Opcode	reg 1	Reg 2	Reg 3
4 bits	4 bits	4 bits	4 bits
15 - 12	11 - 8	8 - 4	3 - 0

#### INSTRUÇÕES DO TIPO J


Opcode	Endereço
4 bits	12 bits
15 – 12	11 - 0








### DATAPATH














### Teste primeiro algoritmo

Teste ADD, SUB, LW, e J							
	Endereço		Binário				
	Linguagem de alto nível	Opcode	Reg 3	Reg 2	Reg1		
		Endereço					
				Dados			
0	ADDI S0 3 -> S0 = 3	0001	0000	0000	0011		
1	ADDI S1 1 - > S1 = 1	0001	0001	0001	0001		
2	SUBI SO 1 -> SO = 2	0011	0000	0000	0001		
3	SUB S0 S1 -> S0 = 1	0010	0000	0000	0011		
4	ADDI S0 3 -> S0 = 4	0001	0000	0000	0010		
5	ADDI S0 2 -> S0 = 6	0001	0000	0000	0010		
6	ADD S0 S1 -> S0 = 7	0000	0000	0000	0001		
7	SW SO	0101	0000	0000	0000		
8	LW S0	0100	0000	0000	0000		
9	J 0100	1001	0000	0001	0100		





	Name	Value at O ps	180.0 ns	200 <u>.</u> 0 ns	220.0 ns	240.0 ns	260.0 ns	280 <sub>.</sub> 0 ns	300 <sub>.</sub> 0 ns	320.0 ns	340.0 ns	360 <sub>.</sub> 0 ns	380.0 ns 400.0 ns	42( ^
in_	clock	во												
**	out_br_r	UO	X 1	<b>\</b>	3	5		6		<del>7</del>	10	12	13	X
*	out_br_r	UO		o				6	X	O		(1)	13	
<b>*</b>	out_end	B 00000000	X000000001	0000000000	000000000	0000000000	00000000	000000000	00000000010	000000000	000000000	0000000000	000000000000000	00000
<b>*</b>	out_opc	B 0001	1001	Oc	001	0000	0101	0100	1001	oc	001	0000	0101 0100	1(
*	out_out	B 0000000	00000000	0000000000	000000000	00000000	00000110	0000000000	000000000	0000000001	X <mark>0000000001</mark>	00000000	00001101 000000000	0000
<b>*</b>	out_rd	U 3	X4	3	2	X 1		0	4	3	2	(1)	0	X
*	> out_rs	U O												
*	> out_rt	UO	1	X		0			X			o		X
**	> outPc	U O	9	X 4	5	(6)	7	X 8	<b>y</b> 9	X 4	5	(6)	7 8	X
**	outRam	U O	X			7			X			6		X
**	outRom	B 00010000	100000001	0 1000000000	1000000000	0000000000	100000000	X <u>000000000</u>	1000000010	1000000000	X1000000000	(0000000000)	1000000000	0 1000
*	> outUla	U 3	X 0	3	5	X	6		X •	10	12	X	13	
out	ula_over	ВО												
	LU		li i			i i	i i	i i	<u> </u>	i i	i i			i
<		>	<											> 4



### Teste Beq (false)

Teste BEQ (False)							
	Endereço	Binário					
	Linguagem de alto nível	Opcode	Reg 3	Reg 2	Reg1		
			Endereço				
		Dados					
0	Li S0 2	0110	0000	0000	0010		
1	Li S1 3	0110	0001	0001	0011		
2	If S0 == S1	1000	0000	0000	0001		
3	Beq S0 == S1 jump 0101	0111	0000	0001	0101		
4	Addi S0 S0 2 = 4 (EXECUTA)	0001	0000	0000	0010		
5	Addi S0 SO 1 = 5 (resultado final)	0001	0000	0000	0001		








### Teste Beq (true)

Teste BEQ (True)						
	Endereço	Binário				
	Opcode	Reg 3	Reg 2	Reg1		
		Endereço				
	Dados					
0	Li S0 2	0110	0000	0000	0010	
1	Li S1 2	0110	0001	0001	0010	
2	If S0 == S1	1000	0000	0000	0001	
3	Beq S0 == S1 jump 0101	0111	0000	0001	0101	
4	Addi S0 S0 2 = 4 (pula)	0001	0000	0000	0010	
5	Addi SO SO 1 = 3 (resultado final)	0001	0000	0000	0001	





### Referências

https://github.com/Lucas-Ladislau/DCC301\_lanSantos\_LucasAnderson\_UFRR\_2022/tree/main

https://www.fpga4student.com/2017/09/vhdl-code-for-mips-processor.html

https://www.fpga4student.com/2017/01/verilog-code-for-single-cycle-MIPS-processor.html