



**Universidade Federal de Roraima**  
**Centro de Ciência e Tecnologia**  
**Departamento de Ciência da Computação**

**1**

**30 de novembro de 2023**  
**Boa Vista - RR**





# Projeto final - AOC

## Processador 16-bits



# TRINITY

Alunos: Rafael da Silva, Vicente Sampaio, William Faray

Disciplina: Arquitetura e Organização de Computadores

Professor: Herbert Oliveira Rocha

# 2





# Resumo

- Instruções do processador
- Formato de instruções
- Datapath
- Testes de instruções
- Waveforms resultantes



UFRR

# Tabela de Instruções

Nome	Formato	Instrução	Opcode
SOMA	Tipo R	Soma de dois operandos de 16 bits	0000
SOMA IMEDIATA	Tipo R	Soma de um operando de 16 bits e um valor imediato	0001
SUBTRAÇÃO	Tipo R	Subtração de dois operandos de 16 bits	0010
SUBTRAÇÃO IMEDIATA	Tipo R	Subtração de um operando de 16 bits e um valor imediato	0011
LW	Tipo I	Carrega um valor de 16 bits da memória	0100
SW	Tipo I	Armazena um valor de 16 bits na memória	0101
LI	Tipo I	Carrega um valor imediato de 16 bits	0110
BEQ	Tipo J	Desvio condicional se os dois operandos forem iguais	0111
IF	Tipo J	Define a flag de condição se os dois operandos forem iguais	1000
J	Tipo J	Desvio incondicional para o endereço especificado	1001

# Tabela de Formatos de Instruções

## INSTRUÇÕES DO TIPO R

Opcode	Reg 1	Reg 2	Reg 3
4 bits	4 bits	4 bits	4 bits
15 - 12	11 - 8	7 - 4	3 - 0


## INSTRUÇÕES DO TIPO I

Opcode	reg 1	Reg 2	Reg 3
4 bits	4 bits	4 bits	4 bits
15 - 12	11 - 8	8 - 4	3 - 0

## INSTRUÇÕES DO TIPO J

Opcode	Endereço
4 bits	12 bits
15 - 12	11 - 0

# DATAPATH








UFRR

# Teste primeiro algoritmo


Teste ADD, SUB, LW, e J					
Endereço Linguagem de alto nível		Binário			
		Opcode	Reg 3	Reg 2	Reg1
				Endereço	
		Dados			
0	ADDI S0 3 -> S0 = 3	0001	0000	0000	0011
1	ADDI S1 1 - > S1 = 1	0001	0001	0001	0001
2	SUBI S0 1 -> S0 = 2	0011	0000	0000	0001
3	SUB S0 S1 - > S0 = 1	0010	0000	0000	0011
4	ADDI S0 3 -> S0 = 4	0001	0000	0000	0010
5	ADDI S0 2 -> S0 = 6	0001	0000	0000	0010
6	ADD S0 S1 - > S0 = 7	0000	0000	0000	0001
7	SW S0	0101	0000	0000	0000
8	LW S0	0100	0000	0000	0000
9	J 0100	1001	0000	0001	0100



9



0% 00:00:00






UFRR

# Teste Beq (false)

Teste BEQ (False)					
Endereço Linguagem de alto nível		Binário			
		Opcode	Reg 3	Reg 2	Reg1
				Endereço	
			Dados		
0	Li S0 2	0110	0000	0000	0010
1	Li S1 3	0110	0001	0001	0011
2	If S0 == S1	1000	0000	0000	0001
3	Beq S0 == S1 jump 0101	0111	0000	0001	0101
4	Addi S0 S0 2 = 4 (EXECUTA)	0001	0000	0000	0010
5	Addi S0 SO 1 = 5 (resultado final)	0001	0000	0000	0001




12



UFRR

# Teste Beq (true)

Teste BEQ (True)					
Endereço Linguagem de alto nível		Binário			
		Opcode	Reg 3	Reg 2	Reg1
				Endereço	
				Dados	
0	Li S0 2	0110	0000	0000	0010
1	Li S1 2	0110	0001	0001	0010
2	If S0 == S1	1000	0000	0000	0001
3	Beq S0 == S1 jump 0101	0111	0000	0001	0101
4	Addi S0 S0 2 = 4 (pula)	0001	0000	0000	0010
5	Addi S0 S0 1 = 3 (resultado final)	0001	0000	0000	0001



# Referências

[https://github.com/Lucas-Ladislau/DCC301\\_IanSantos\\_LucasAnderson\\_UFRR\\_2022/tree/main](https://github.com/Lucas-Ladislau/DCC301_IanSantos_LucasAnderson_UFRR_2022/tree/main)

<https://www.fpga4student.com/2017/09/vhdl-code-for-mips-processor.html>

<https://www.fpga4student.com/2017/01/verilog-code-for-single-cycle-MIPS-processor.html>