

Fecha / Date: Cache "smooping" (figgin) husmear CPU 1 time uno Unea en su coche CPU Z trata de les una polabra en la misma línea > en principio, a aptable -- pero CPU 1 modifice le línera CPU 2 les sucopia de le línera de su cache: stale date Problema de coherencia (consistencia de cache, > Broto alos de coherencia de cache - previenen que diferentes versiones de la misma linea apparezan simultoinoamente en dus o més codos Controlador de cache diseñado para "esachar" el bus monitorea todas las solicitudes el bus de las otras CDUs y cachos, y en olgronos casos have algo Protocolo write through: la memorie está siempre ectualizada todos los writes -> la polabre va hacte le memoria Acción (solicitud el bus) 5 Snooper (cache 2)

de la memoria no tion hace me to de cache local - act 700 se es lee dato de la memoria usa da to de cache local Read miss Read hit Write miss actualiza do to en memoria? mira a var sitiene Write hit / wietualiza cadre y memoria) invalida cadre palabra remote miss & la linea NO es cargada al acho / solicitud de write en el bus marca le linea en su cache como invotide: climina el dato del cache

RHEID

Notas / Notes:

To dos les coches "snoop" todas las solicitudes el bus: cuando una palabra es recrita, se artualiza en el cadre originario se estualiza an le memoria se olimino de todos los otros cediós Alternativamente, el cado snoopy podría ectualizar su ande en lugar de involidarlo invalidar el cache, seguido de leer le polabra de sele le momoria octualizar el cocho conceptualmente, la mismo Variagiones Protocolos eligar entre estrotegia de actualización estrategia de invalidación se comportan diferentemente frente e cargas distintas: los mensejes de actualización son mos largos que las invalidaciones, pero previenen cadre misses También se puede cargar el cadre "snoopy" en los write misses solo afocta el desempeño, mola corrección i mal es la probabilidad de pres una polabre reción escrita una lua e sor escrita Emego? - Alta -> cargar cache a cuando hay write misses - Baja - mejor no actualizar; si se les luego, ve a sor corgada de todas maneros (read miss) Solución simple... pero ineficiente: todo write ve a la memoria e trovés del bus -> cuello do botella Otros protocolos: No todos los writes van a la memoria; se pone un bit en el cache para indicar que le manorie está decectualizade -> proto cola write-back Notas / Notes

Protocola, write-back MESI (Core i7) de 4 estados: modificado: entrado válida; memoria inválida; no hay exclusivo t: mingún otro dade tiene la línea; memoria ata actualizada "shared": 2 varios caches pueden tener la línea; manoria involido: la entrada en el ache NO contieno datos Al inicio del sistema, todas las entradas de los cartos son I la primera lectura de une líneo de la momoria a un cecho, la signientes betoras de esa CPU van al cache (nousan el 60s) Otre cevele le misme linea a su aurhe; la anterior lo ve y anuncia en el bus que también tiene una copia: ambas cpu² escribe en su cache la linea S: pare une sonel de invali-dación en el bus para que les estres CPUs se deshagan de sus copias. XXXIII La linea cambiada paso a M, paro NO es escrita en la memoria bieno linea E mose es escrita, no es necesario invalidar moda) CPU3 lee le linea e su cache; CPU? sobe que la copie en memoria no esté o ctualizada - pone señel en el bus para que CPU3 aspere haste que CPU2 escriba la línea en nemoria. Sobo entonce CPU3 lee y la línea es 5 Si QUI vuelve a escribir la linea, involide copie de CDU3 CPU escribe le linea -> ---Notas / Notes: & RHPIN



