

5 Modelul program ale microprocesoarelor de ultima generație x86

Fiecare program la execuție obține anumite resurse ale microprocesorului. Aceste resurse sunt necesare pentru executarea și păstrarea în memorie a instrucțiunilor și datelor programului, a informației despre starea curentă a programului și a microprocesorului. Totalitatea acestor resurse reprezintă *modelul program al microprocesorului*. La început vom prezenta modelul program al microprocesoarelor Intel pe 32 biți, apoi microprocesoarele cu extensii pe 64 biți (AMDx86-64 și Intel EM64T). Arhitectura IA-64 (procesoarele Itanium) nu este folosită în calculatoarele personale și nu se studiază în cazul dat.

Schema, prezentată în figura 5.1, reprezintă modelul program al microprocesoarelor Intel pe 32 biți (Intel Architecture (IA)-32).

Pentru fiecare grup de registre, în paranteze, se indică începând de la care model a apărut grupul dat de registre în modelul program al microprocesoarelor Intel. Dacă nu este indicat, grupul dat de registre a fost prezent în microprocesoarele i386 și i486.

În modelul program al microprocesorului Intel intră:

- Harta memoriei fizice (Pentium IV – $2^{36} - 1$ B);
- Setul de registre generali;
- Setul de registre de segment;
- Setul de registre de stare și control;
- Setul de registre ai unității de calcul în virgulă mobilă (coprocesorului);
- Setul de registre destinate extensiilor MMX, reflectați pe registrii coprocesorului (Pentium MMX);
- Setul de registre destinate extensiilor MMX în virgulă mobilă (Pentium III);
- Stiva. Structură de memorie, accesul la care se petrece cu instrucțiuni speciale (PUSH, POP).

Setul de registre

Modelul program include câteva grupe de registre folosite de programe:

- Registre generali *eax/ax/ah/al, ebx/bx/bh/bl, edx/dx/dh/dl, ecx/cx/ch/cl, ebp/bp, esi/si, edi/di, esp/sp*. Aceste registre conțin, de regulă, operanzi și/sau rezultate aferente instrucțiunilor de transfer și prelucrare a datelor;
- Registre segment *cs, ds, ss, es, fs, gs*. Aceste registre sunt folosite pentru crearea diviziunilor logice în memorie numite segmente;
- Registre coprocesorului *st(0), st(1), st(2), st(3), st(4), st(5), st(6), st(7)*. Sunt folosiți în calcule în virgulă mobilă;
- Registre extensiilor MMX (date împachetate, întregi) *mmx0, mmx1, mmx2, mmx3, mmx4, mmx5, mmx6, mmx7*;
- Registre extensiilor XMM (date împachetate, în virgulă mobilă) *xmm0, xmm1, xmm2, xmm3, xmm4, xmm5, xmm6, xmm7*;
- Registre de stare și control – conțin informația despre starea microprocesorului, programului în execuție;
- Registrul de fanioane *eflags/flags*;
- Registrul indicator de instrucțiuni;
- Registre de sistem – dedicate controlului modurilor de funcționare microprocesorului.

Componența setului registrelor de sistem diferă la diferite microprocesoare și din această cauză nu sunt concretizați în figura 5.1.

Registrii notați în figură, de exemplu *al, ah, ax*, indică registre pe 8 și 16 biți ale registrului extins *eax* pe 32 biți (prefix „e” (Extended)).

Grupele de registre de uz general, segment, registrul indicator de instrucțiuni, registrul de fanioane ale Pentium IV au destinații identice cu registrele respective ale i8086, diferând numai prin lungimea lor.

Grupul de registre segment a fost extins cu două registre de date „gs” și „fs”. În registrul de fanioane au fost introduși indicatori noi (tabelul 5.1).




Figura 5.1 Modelul program IA-32

Tabelul 5.1

RF	Fanionul reluare (Resume Flag)	16	Se folosește la prelucrarea întreruperilor provenite de la registrul de reglare
VM	Fanionul modului virtual 8086 (Virtual 8086 Mode)	17	Indicatorul funcționării microprocesorului în mod virtual 8086: 1 — microprocesorul funcționează în modul virtual 8086 0 — microprocesorul funcționează în modul real
AC	Fanionul alinierii (Alignment Check)	18	Destinat controlului alinierii la adresarea memoriei
VIF	Fanionul Întreruperii Virtuale (Virtual Interrupt Flag)	19	În modul virtual este analogic fanionului if. Fanionul vif se folosește împreună cu fanionul vip. A fost introdus în Pentium.
VIP	Fanionul Întreruperii Virtuale amânate (Virtual Interrupt Pending flag)	20	Se setează în 1 pentru indicarea întreruperii amânate. Se folosește în modul V împreună cu fanionul vif. Introdus la Pentium.

ID	Fanionul identificării (IDentification flag)	21	Indică susținerea instrucțiunii <i>cuid</i> .
----	--	----	---

Modelul program ale microprocesoarelor x86-64

Extensiile x86-64 și EM64T sunt destinate pentru majorarea spațiului de memorie adresabilă: registrele pe 64 biți permit adresarea până la $2^{64}=18,4 \times 10^{18}$ Byte. Acest spațiu este limita de adresare a microprocesoarelor pe 64 biți, dar practic sunt folosiți numai 48 de biți, cei mai puțin semnificativi.

Microprocesoarele oferă un sistem de privilegii pe 4 nivele destinat protecției memoriei, spațiului de intrare/ieșire și întreruperilor, și un mecanism destinat comutării sarcinilor pentru sistemele de operare *multitask*. Setul de instrucțiuni conține toate instrucțiunile microprocesoarelor precedente x86 și este extins cu noi instrucțiuni. Cu extensia setului de instrucțiuni se extinde și setul de registre arhitecturali (MMX, XMM, noi registre de uz general pe 64 biți).

Microprocesoarele funcționează în diferite moduri, ce determină mecanismele de protecție și de adresare a memoriei: modul real 8086 (pe 16 biți), modul virtual 8086 (V8086), modul protejat pe 32 biți (inclusiv protejat pe 16 biți). Modul de funcționare a microprocesorului este impus de sistemul de operare în conformitate cu modul definit de aplicații (task-uri). În microprocesoarele pe 64 biți au fost introduse noi moduri de funcționare, între care sunt moduri de compatibilitate cu sistemele operaționale și aplicații pe 32 biți. Modurile noi introduse sunt folosite numai de sistemele de operare pe 64 biți.

Modurile de funcționare a microprocesoarelor

Microprocesoarele pe 32 biți pot funcționa în unul din următoarele moduri:

- Modul de adresare reală (real address mode), sau modul real (real mode), compatibil cu modul 8086. În acest mod este posibilă adresarea până la 1 MByte de memorie fizică.
- Modul virtual protejat de adresare (protected virtual address mode), sau modul protejat (protected mode). În acest mod microprocesorul conectează mecanismele de segmentare și paginare. Mecanismul segmentării permite accesarea la un spațiu de memorie virtuală până la 64 TByte. Practic este folosit numai mecanismul paginării care asigură accesul fiecărei sarcini (task) la 4 GByte memorie virtuală. Implicit, adresele și operanzii sunt pe 32 biți. În modul protejat microprocesorul poate executa instrucțiuni, inaccesibile în modul real, un șir de instrucțiuni de transfer a controlului, prelucrare a întreruperilor sunt executate în mod diferit de modul real.
- Modul virtual 8086 (Virtual 8086 Mode, V86) este un mod deosebit al modului protejat, în care microprocesorul funcționează ca 8086 (adresele și datele pe 16 biți). Pe un microprocesor, în acest mod, pot fi executate în paralel câteva sarcini cu resurse izolate. Totodată adresarea spațiului fizic de memorie este gestionat de mecanismele de segmentare și paginare. Încercările de a executa instrucțiuni nepermise, ieșirea după limitele spațiului de memorie și a spațiului de intrare/ieșire permis sunt controlate de sistemul de protecție. Mai efectiv este modul virtual extins 8086 (Enhanced Virtual 8086 Mode, EV86) în care virtualizarea întreruperilor este optimizată.
- În modul de gestiune a sistemului (System Management Mode, SMM) microprocesorul accesează un spațiu de memorie izolat de alte moduri. Acest mod este folosit în scopuri de control și reglare. De exemplu, invizibil sunt executate funcțiile de control asupra alimentării, se emulează adresările la dispozitive inexistente (emularea tastaturii și mouse-ului PS/2 pentru USB).

Pentru microprocesoarele x86-64 modurile enunțate sunt grupate și grupa are denumire *legacy mode*, dar a mai fost introdus un nou mod *long mode* cu două submoduri:

- Modul pe 64 biți (64-bit mode) – acest mod susține adresarea virtuală pe 64 biți și extensiile registrelor pe 64 biți. În acest mod este folosit numai *modelul plat de memorie* (un segment comun pentru cod, date și stivă). Implicit adresa este pe 64 biți, a operanzilor – 32 biți, dar cu prefixul (REX) pot fi definiți operanzi pe 64 biți. A fost introdus un nou mod de adresare – relativ la indicatorul de instrucțiuni. Acest mod este folosit de sistemele de operare (SO) pe 64 biți la lansarea aplicațiilor pe 64 biți – este setat de SO pentru segmentul de cod a unei sarcini;
- Modul de compatibilitate (compatibility mode) permite SO să execute aplicații pe 32 și 16 biți.

Pentru aplicații microprocesorul reprezintă un microprocesor pe 32 biți cu toate atributele modului protejat, cu mecanismele de segmentare și paginare. Proprietățile pe 64 biți sunt folosite numai de SO ce se reflectează în procedurile de traducere a adreselor, de prelucrare a excepțiilor și întreruperilor. Modul este setat de SO pentru segmentul de cod ale unei sarcini concrete.

SO pe 32 biți folosesc microprocesoarele x86-64 numai în modul *legacy mode* (ca un microprocesor IA-32).

Registre de arhitectură și tipuri de date

Operanții folosiți de microprocesoare operează cu date de diferite tipuri:

- Numere întregi (cu sau fără semn) mărime de Byte, cuvânt (16 biți), cuvânt dublu (DWord, 32 biți), cuvânt din 4 Byte (QWord, 64 biți), cuvânt din 10 Byte (TB, 80 biți) și cuvânt din 16 Byte (DQWord, 128 biți);
- Biți, câmpuri de biți, șiruri de biți;
- Numere în virgulă mobilă (FP) mărime 32, 64, 80 biți.

Posibilitatea de a folosi operanți lungi (64 și 128 biți) a apărut în microprocesoarele cu extensiile MMX și XMM. Maximal de rapid microprocesorul procesează datele ce se află în registrele sale interne. Componenta registrelor la care au acces aplicațiile este prezentată în figura 5.2.

Notățiile registrelor pe 64 biți încep cu litera R.

Microprocesoarele includ un set de registre de sistem ce nu sunt folosite de aplicații (în figură nu sunt prezentați). La ei se referă registrele de adrese de sistem, registrele de control, registrele pentru reglări și testări. Un șir din aceste registre sunt specifice (Model-Specific Registers, MSR), ce sunt destinate controlului reglărilor, monitorizării productivității, controlului efectuat de microprocesor, gestionarea memoriei *cache* ș.a. Componenta lor diferă la diferite microprocesoare, accesul este privilegiat.




Figura 5.2 Registrele microprocesoarelor x86-64

Registrele de uz general

Structura și destinația registrelor pe 32 biți este analogică IA-32. Au fost adăugate 8 registre de uz general (R8...R15), adresarea a fost unificată: adresarea la fiecare din 16 registre se petrece ca la un registru pe 64-, 32-, 16- sau 8 biți (se folosesc numai biții inferiori).

RIP, în varianta pe 64 biți, poate fi utilizat la adresarea relativă a datelor.

Registre FPU

Registrele blocului FPU sunt destinate executării operațiilor aritmetice, calcului principalelor funcții matematice (trigonometrice, exponențe, logaritmi) ș.a. În diferite generații de microprocesoare acest bloc era numit FPU (Floating Point Unit- unitatea de prelucrare în virgulă mobilă), NPX (Numeric Processor extension – extensie numerică a procesorului) sau coprocesor. Coprocesorul prelucrează 7 tipuri de date: numere întregi pe 16, 32, 64 biți; numere în virgulă mobilă pe 32, 64, 80 biți (format FP) și 18 numere în cod binar-zecimal (BCD). Aplicarea coprocesorului accelerează

Blocul MMX și extensiile 3DNow!

Tehnologia MMX este orientată aplicațiilor multimedia, grafica 2D/3D și comunicațiilor. Avantajul principal al MMX constă în prelucrarea concomitentă a unui șir de date cu o instrucțiune – conform tehnologiei SIMD (Single Instruction — Multiple Data). Tehnologia MMX prelucrează noi tipuri de date împachetate în registre pe 64 biți: 8 Byte, 4 cuvinte, 2 cuvinte duble, cuvânt pe 64 biți. Aceste date sunt prelucrate în registrele MMX0-MMX7, care reprezintă 64 biți inferiori ai registrelor FPU pe 80 biți.

Tehnologia 3DNow!

Tehnologia 3DNow! (21 instrucțiuni) a fost implementată de firma AMD în microprocesoarele sale K6-2, pentru extinderea capacităților blocului MMX. Această tehnologie prelucrează date în format FP – 2 cuvinte pe 32 biți cu o precizie unitară și date împachetate (8 Byte, 4 cuvinte, 2 cuvinte duble, cuvânt pe 64 biți). În microprocesoarele Athlon setul de instrucțiuni a fost extins cu 24 instrucțiuni. Setul extins este notat - *3DNow!/E*. Noile instrucțiuni sunt destinate procesoarelor DSP (12 instrucțiuni), ce prelucrează date în format FP, sa extins setul de instrucțiuni MMX (12 instrucțiuni numere întregi), extinsă gestiunea memoriei cache (7 instrucțiuni destinate accelerării transferului de date). Unele instrucțiuni coincid cu instrucțiunile din setul SSE. Setul *3DNow! Professional* (72 instrucțiuni), introdus în microprocesoarele Sempron, este compatibil cu setul SSE și este notat *3DNow!/P*.

În microprocesoarele Intel extensiile 3DNow! nu sunt utilizate.

Blocul XMM și extensiile SSE

Extensiile SSE (Streaming SIMD Extensions) sunt destinate accelerării prelucrării fluxurilor mari de date în virgulă mobilă (FP) și numere întregi. Extensiile fluxurilor de date sunt realizate pe baza registrelor blocului XMM (8 registre pe 128 biți la microprocesoarele pe 32 biți, 16 - la microprocesoarele x86-64).

Registrele XMM prelucrează următoarele tipuri de date:

- 4 numere în virgulă mobilă cu precizie unitară (32 biți);
- 2 numere în virgulă mobilă cu precizie dublă (64 biți);
- Numere întregi: 16 Byte, 8 cuvinte, 4 cuvinte duble sau 2 cuvinte pe 64biți (numai în SSE2)

În procesoarele Pentium III este aplicat setul SSE, în Pentium 4 – SSE2 destinat pentru prelucrarea datelor în grafica 3D, codificarea/decodificarea video, cifrarea datelor. Apoi a fost aplicată și extensia SSE3, iar în procesoarele moderne și SSE4.2. Blocul XMM și seturile SSE1, SSE2, SSE3 sunt aplicate și în microprocesoarele AMD.

Setul de instrucțiuni

Setul de instrucțiuni ale microprocesoarelor x86 moderne, conține toate instrucțiunile ale microprocesoarelor din generațiile precedente. Instrucțiunile pot fi divizate în instrucțiuni de uz general, ce sunt folosite de diferite aplicații și de sistem, ce sunt folosite de sistemul operațional pentru crearea mediului de funcționare a aplicațiilor. În figura 5.3 sunt prezentate grupele de instrucțiuni ale microprocesoarelor x86 în ordinea apariției lor în microprocesoarele din diferite generații și modele.

Instrucțiunile de uz general - instrucțiuni x86 pentru prelucrarea numerelor întregi și sunt aplicate practic de toate programele. *Instrucțiunile modurilor pe 64 biți* (long mode instructions) au apărut în microprocesoarele pe 64 biți și sunt accesibile numai în modurile respective.

Instrucțiunile în virgulă mobilă x86 funcționează cu blocul FPU și prelucrează date în virgulă mobilă: 80 biți – precizie extinsă, 64 – precizie dublă, 32 – precizie unitară. Suplimentar susțin formatul BCD.

Media instrucțiuni pe 64 biți prelucrează datele ce se află în registrele MMX pe 64 biți. Ele operează cu date întregi și în virgulă mobilă, sunt destinate media aplicațiilor ce prelucrează blocuri de date. Au apărut cu implementarea registrelor MMX, setul a fost extins cu instrucțiuni AMD *Extension toMMX*




Figura 5.3 Setul de instrucțiuni ale microprocesoarelor x86

și parțial cu instrucțiuni SSE, introduse de Intel. Instrucțiuni în virgulă mobilă au apărut în 3DNow!, setul a fost extins cu instrucțiuni *AMD Extensions to 3DNow! Instructions*.

Media instrucțiuni pe 128 biți prelucrează datele ce se află în registrele XMM pe 128 biți. Aceste instrucțiuni operează cu date întregi și în virgulă mobilă, sunt destinate media aplicațiilor ce prelucrează mari blocuri de date. În setul SSE sunt definite instrucțiuni în virgulă mobilă cu precizie unitară (32 biți), în SSE2 au fost introduse instrucțiuni în virgulă mobilă cu precizie dublă (64 biți), în SSE3 introduse 13 instrucțiuni (la setul din 144 instrucțiuni din SSE și SSE2). Un șir de instrucțiuni reprezintă punți între grupele de instrucțiuni susnumite. Ele asigură transferuri de date între blocurile MMX, XMM și registre de uz general. Un șir de instrucțiuni pot fi executate și în blocul MMX (și FPU) și în blocul XMM.

6 Gestionarea memoriei

6.1 Memoria virtuală

Vom trece pe scurt în revistă câteva dintre principiile mai importante care caracterizează evoluția microprocesoarelor.

Un prim principiu pornește de la segmentarea memoriei microcalculatorului în subdiviziuni logice, așa cum procedează Intel 8086.

Există deci două modalități principal diferite de a trata memoria:

- *Adresarea liniară*, care presupune accesul în memorie în mod continuu de la adresa 0 la adresa $2^n - 1$, unde "n" este numărul de biți ai unei adrese (sau, fizic, numărul de linii ai magistralei de adrese).
- *Adresarea segmentată*, în care memoria este divizată logic în porțiuni numite segmente, în interiorul cărora adresarea este liniară. Orice localizare în memorie se face relativ la baza segmentului iar fixarea fizică a bazei unui segment este transparentă utilizatorului. Am prezentat deja, pentru 8086, mecanismul segmentelor de dimensiune fixă, noțiunea de *adresă logică* precum și translatarea ei în adresă fizică.

O generalizare interesantă este aceea de a forma segmente de dimensiuni variabile. Aceasta permite o mai bună adaptare a subdiviziunilor logice ale memoriei la dimensiunile programelor sau ale structurilor de date.

Un alt concept este acela al formării unei memorii virtuale.

Conceptul de memorie virtuală se bazează pe ideea separării memoriei logice a utilizatorului de cea fizică și extinderea memoriei logice prin stocare imaginii sale pe hard disc (fișierul *pagefile.sys*). Fiecare program la execuție, nu este obligatoriu să fie stocat întreg în memoria RAM, ci doar o secvență de cod și date, executate la un moment dat. Apare, în mod firesc, ideea de a extinde spațiul de memorie logică, care poate fi realizat cu mult mai mare decât memoria fizică. Acesta este principiul de bază al organizării memoriei virtuale.

Legat de conceptul memoriei virtuale apare mecanismul de gestionare a memoriei. El constă în translatarea adreselor virtuale (folosite de programator) în adrese fizice identificabile în structura fizică, concretă, a microcalculatorului.

Un alt concept este acela de multiprocesare (concurență, multiprogramare, "multitasking") care se referă la capacitatea calculatorului de a executa mai multe procese ("task-uri") simultan aceasta se realizează prin comutarea, secvențială, de la o secvență de instrucțiuni a unui proces (task) la altă secvență aparținând altui proces și așa mai departe, apoi se comută din nou la prima secvență etc. Tot acest mecanism este transparent utilizatorului care are impresia desfășurării *simultane* a mai multor procese (aceasta poate însemna, eventual, mai mulți utilizatori, sau un singur utilizator care are nevoie de mai multe procese simultan). Ideea nu trebuie să surprindă: este firesc ca într-un sistem cu o memorie virtuală de mari dimensiuni (la *Pentium* ajunge la 64TB), organizată logic într-o multitudine de segmente, să fie loc pentru mai multe procese.

Precizăm că noțiunea de proces (task) folosită aici se referă la o secvență de acțiuni coerente (eventual organizate ca programe de sine stătătoare) care duc la îndeplinirea unui scop, folosind resursele calculatorului: memorie, timp de procesor, memorie externă etc.

O consecință importantă a gestionării memoriei este mecanismul protecției. Legătura este atât de firească încât modul de lucru "virtual" al microprocesoarelor Intel se mai numește și "protejat" (subliniem că, din motive de compatibilitate, toți membrii familiei Intel au și un mod "real" de funcționare similar cu funcționarea lui 8086). Protecția are, pentru toate microprocesoarele evolute, trei aspecte de bază:

- Controlul informației (coduri sau diverse tipuri de date);
- Izolarea utilizatorilor unul față de altul (protecția "inter-task");
- Izolarea software-ului de sistem de cel de aplicații (protecția "intra-task").

Se impun aici câteva observații strict necesare:

- Componentele esențiale ale mecanismului gestionării memoriei și implicit ale protecției sunt cele de segment și proces (task), în accepțiunile definițiilor date anterior. De altfel din punctul de vedere al mecanismului protecției, segmentul se redefinește ca fiind cea mai mică regiune (logică) de memorie cu attribute de protecție precizate.

- Cele trei aspecte de bază ale protecției nu pot fi asigurate satisfăcător numai prin mecanismul gestionării memoriei. De aceea multe familii de microprocesoare evolute adaugă un mecanism suplimentar: privilegiile multi-nivel. Acesta asigură izolarea software-ului de sistem de cel de aplicații

prin ierarhizarea pe mai multe nivele de privilegii (patru pentru familia Intel) a programelor (coduri și date) și a proceselor.

Segmentarea memoriei și multiprocesarea încurajează un procedeu de a rula procese ce au nevoie de resurse importante de memorie, în memorii fizice cu mult mai reduse. Acest deziderat se realizează prin procedeul denumit interschimbarea locului proceselor ("swapping tasks"), care constă în trimiterea provizorie în memorie a proceselor (sau a unor părți componente dintr-un proces) din memoria internă în cea externă, dacă acel proces (sau acea parte din el) nu este în execuție la un moment dat. Schimbarea locului între memoria internă și cea externă se poate face de câte ori este necesar pentru a menține continuu în memoria internă doar strictul necesar bunei desfășurări a unei acțiuni.

Un mecanism folosit practic de toate calculatoarele actuale este paginarea, ceea ce semnifică implementarea memoriei virtuale bazată pe blocuri de mărime fixă numite pagini. Multiprocesarea precum și procedeul de interschimbarea locului proceselor se poate realiza cu pagini în loc de segmente. Familia Intel combină segmentarea memoriei cu paginarea.

Localizarea unei informații în memorie devine un mecanism complicat: între adresa virtuală și adresa fizică se interpune un nou tip de adrese: adrese liniare; acestea, la rândul lor, sunt translate prin mecanismul paginării în adrese fizice.

Microprocesoarele evoluate care folosesc mecanisme complicate de localizare a informației în memorie (ca în cazul descris anterior: adresă virtuală→adresă liniară→adresă fizică) au nevoie și de procedee prin care să minimizeze timpul necesar unei referiri în memorie. De regulă, metoda folosită este aceea a elementelor de structură ascunse ("cache"). Astfel Intel folosește registre cache care prelungesc, transparent pentru utilizator, informația din registrele segment, astfel încât să aibă disponibile informațiile necesare formării segmentelor în memorie și atributele lor de protecție.

Microprocesorul PentiumIV folosește în plus o memorie asociativă cache TLB ("translation lookaside buffer") care conține adresele celor mai folosite pagini și diminuează considerabil timpul afectat mecanismului paginării.

Modul protejat Protected Mode, mai precis Protected Virtual Address Mode (modul protejat de adresare a memoriei virtuale), este modul de funcționare de bază a microprocesoarelor pe 32 biți. În acest mod microprocesoarele pot adresa până la 64 Tbyte memorie virtuală, care cu ajutorul mecanismului paginării poate fi translatată în 64 GByte (Pentium IV) memorie fizică. Cu apariția microprocesoarelor pe 64 biți volumul memoriei virtuale a fost extins până la 2^{64} Byte. Practic în primele microprocesoare pe 64 biți lungimea adresei virtuale a fost limitată până la 48 biți, iar adresa fizică – 52biți.

Modul virtual 8086 — Virtual 8086 Mode sau V86 — este o stare a modului protejat, în care microprocesorul funcționează ca 8086 având posibilitatea de a folosi adrese și operanzi pe 32 biți.

Modul protejat este destinat să asigure executarea a mai multe procese (sarcini) simultan, ce presupune protecția resurselor unei sarcini de la acțiunea alteia (ca procese presupunem aplicațiile, sarcinile sistemului operațional).

Principala resursă protejată este memoria, în care se păstrează codurile, datele și diferite tabeluri de sistem (de exemplu, tabelul întreruperilor), accesul la care se petrece printr-o varietate de moduri de adresare (24 moduri). E necesar de protejat și dispozitivele utilizate în comun, accesarea la care se petrece cu ajutorul instrucțiunilor de intrare/ieșire și întreruperi.

Memoria logic poate fi tratată ca un segment sau o mulțime de segmente de dimensiuni variabile (în mod real - dimensiuni fixe). Exceptând segmentarea, în modul protejat este posibilă (folosind mecanismul paginării) divizarea logică a memoriei pe pagini de dimensiuni fixe de 4Kbyte (2MB, 4MB), fiind posibilă poziționarea lor în orice zonă a memoriei fizice.

Referitor la memorie deosebim 3 spații de adresare: logic, linear și fizic. Combinând segmentare și paginarea deosebim două modele de memorie:

- În modelul segmentat al memoriei, aplicația folosește câteva segmente de memorie (cod, date, stivă). În acest model aplicația operează cu adrese logice.
- În modelul plat al memoriei, aplicației i se atribuie un singur segment. În acest model aplicația operează cu adrese lineare. Modelul plat de memorie este mai simplu și mai practic în utilizare și este folosit de sistemele de operare moderne.

Segmentarea este un mod logic de organizare a memoriei la nivel practic. Paginarea este folosită la nivel de sistem pentru gestionarea memoriei fizice. Segmentele și paginile pot fi îndepărtate din

memoria operativă (RAM) în memoria externă (hard disk), și la necesitate, să fie încărcate din nou în memoria operativă. În așa mod se realizează memoria virtuală.

6.2 Memoria virtuală pentru microprocesoarele pe 32 biți

Vom detalia aici principiul gestionării memoriei, folosind pentru exemplificare componenta familiei Intel - microprocesorul PentiumIV, ce combină segmentarea memoriei cu paginarea.

Adresa virtuală, ca și adresa logică, are pentru utilizator două părți componente:

- *adresa efectivă* (sau offsetul adresei virtuale);
- *selectorul*, care înlocuiește adresa segment.

Adresa efectivă este adresa în interiorul segmentului și utilizatorul trebuie să o conceapă ca fiind relativă la baza unui segment predefinit. Adresa efectivă este precizată de modul de adresare aferent instrucțiunii care o utilizează.

Selectorul se află, ca și în cazul adreselor logice, tot într-un registru segment. Noutatea constă în faptul că definirea segmentului asociat unui selector nu se mai face direct (ca în cazul microprocesorului Intel 8086) ci prin *mecanismul adresării indirecte*.

Microprocesorul are următoarele particularități:

- Adresa virtuală este o adresă pe 48 de biți:

$$AV \equiv \text{adr}_{48}$$

- Adresa efectivă este o adresă pe 32 biți:

$$AE \equiv \text{adr}_{32}$$

Aceasta impune dimensiunea maximă a unui segment la $2^{32} \text{ B} = 4 \text{ GB}$.

Se folosește un concept nou: cuanta de informație într-un segment poate fi octetul (ca la predecesorii familiei) sau "pagina" definită ca fiind o subdiviziune logică de dimensiuni fixe (4kB) a memoriei virtuale. Mecanismul paginării va fi detaliat într-un subcapitol ulterior.

Selectorul are 16 biți și este compus din trei entități informaționale:

- un câmp numit INDEX pe 13 biți;
- un "indicator de tabelă" (TI) care ocupă 1 bit;
- un câmp de 2 biți denumit "nivelul de privilegiu cerut" (RPL). Deci:

$$\text{SELECTOR} = \text{INDEX} \uparrow \text{TI} \uparrow \text{RPL}$$

Figura 6.1 prezintă: a) configurația adresei virtuale și b) configurația selectorului pentru microprocesorul Intel PentiumIV.




Figura 6.1

Dintre cele trei câmpuri enumerate mai sus, numai primele două folosesc pentru definirea unui segment în memorie (RPL este utilizat de mecanismul privilegiilor multi-nivel și nu va fi explicat în acest capitol). Cei 14 biți pe care îi ocupă INDEX și TI conduc la posibilitatea de a forma în memorie un maximum de 2^{14} segmente = 16k segmente.

Rezultă o primă concluzie importantă: dimensiunea memoriei virtuale pe care o poate adresa Intel PentiumIV este dată de numărul maxim de segmente, fiecare presupus la dimensiunea maximă:

$$2^{14} \text{ segmente} * 2^{32} \text{ B/segment} = 2^{46} \text{ B} = 64 \text{ TB}$$

Subliniem că pentru Intel PentiumIV o adresă fizică are 36 biți:

$$AF = \text{adr}_{36}$$

ceea ce înseamnă că harta memoriei fizice are 2^{36} B = 64 GB. Afirmatia făcută anterior cu privire la faptul că memoria virtuală întrece cu mult memoria fizică (internă) își găsește, deci, o primă justificare.

Memoria virtuală este divizată logic în două jumătăți:

- Pentru $TI = 0$ se definește "spațiul adreselor globale" folosit de întregul sistem și "împărțit" de toate procesele pentru a nu fi nevoie să se multiplice procedurile generale pentru fiecare proces în parte. Aici se află sistemul de operare, librăriile de proceduri, suportul pentru compilatoare etc.
- Pentru $TI = 1$ se definește "spațiul adreselor locale" care cuprinde segmentele de program și de date pentru fiecare proces în parte.

În fiecare dintre cele două zone adresabile de către un utilizator se pot forma 2^{13} segmente = 8k segmente.

Câmpul INDEX folosește pentru identificarea propriu-zisă a unui segment. El acționează ca *un deplasament* într-o tabelă localizată în memorie numită tabelă de descriptori. Fiecare descriptor conține, între altele, *adresa fizică a bazei unui segment precum și dimensiunea sa*. Se observă deci că se utilizează adresarea indirectă cu memoria pentru identificarea unui segment.

6.3 Generarea adresei fizice

Translatarea adresei logice în fizică pentru procesoarele pe 32 biți este ilustrată în figura 6.2. Blocul segmentării translatează spațiul logic de adresare în spațiu linear de adrese pe 32 biți. Adresa lineară se formează prin adunarea adresei de bază a segmentului și adresei efective. Adresa de bază a segmentului în mod real se obține prin deplasarea la stânga cu patru poziții binare a valorii din registrul de segment (ca în 8086). În mod protejat adresa de bază se încarcă din descriptor, ce se află într-un tabel de descriptori, selectat de selectorul ce se află în registrul de segment utilizat.




Figura 6.2 Generarea adresei fizice în microprocesoarele pe 32 biți: a — în mod protejat, b — în mod V86, c — în mod real

Adresa fizică este formată după translatarea adresei lineare cu ajutorul unității de paginare. Adresa se plasează pe magistrala externă a procesorului. Când unitatea de paginare este deconectată adresa fizică coincide cu cea lineară. Unitatea de paginare activată translatează adresa lineară în cea fizică ce localizează pagini de 4 KByte (2 sau 4 MB). Unitate de paginare poate fi activată numai în modul protejat.

În modul pe 64 biți segmentarea nu se folosește (figura 6.3, a): aplicațiile operează cu adrese virtuale lineare. În microprocesoare cu extensii pe 64 biți mecanismul segmentării este utilizat numai în modul de compatibilitate (figura 6.3, b). Părțile superioare ale acestor adrese trebuie să fie egale cu zero, în caz contrar mecanismul protecției va fixa excepție. Din registrele de segment procesorul utilizează numai registrele CS, FS și GS. În descriptorul indicat de CS sunt utilizate numai atributele: indicatorul modului pe 64 biți, implicit mărimea operandului și nivelul de privilegii.

Registrele FS și GS sunt utilizați în noul mod de adresare: adresa de bază din descriptorul de segment poate fi utilizat ca deplasament la calculul adresei (efective, virtuale și lineare – acum noțiuni identice). Unitatea de paginare permite utilizarea adresei fizice cu o lungime diferită de lungimea adresei lineare.




Figura 6.3 Generarea adresei fizice în microprocesoarele cu extensii pe 64 biți:
a — în mod pe 64 biți, b — în mod de compatibilitate

În microprocesoarele cu extensii pe 64 biți, adresa lineară este limitată la 48 biți, iar adresa fizică până la 52 biți.

6.4 Descriptori și tabele de descriptori

Descriptorul constituie elementul de bază în definirea informațiilor legate de segmentarea și gestionarea memoriei virtuale precum și de mecanismul protecțiilor proceselor. Descriptorii sunt folosiți pentru o coerență maximă în descrierea celor mai diferite entități informaționale. Astfel, există următoarele tipuri de descriptori:

- a) Descriptorii segmentelor care permit identificarea segmentelor uzuale de lucru (de programe și/sau de date).
- b) Descriptorii speciali de control care sunt, la rândul lor, de mai multe feluri:
 - 1) *Descriptorii segmentelor de sistem*, segmente care sunt folosite de microprocesor în mecanismul gestionării memoriei.
 - 2) *Descriptorii "segmentelor de stare a proceselor"* prin care se poate implementa mecanismul multiprocesării.
 - 3) *Descriptorii "porților" (Gate)* folosiți în mai multe tipuri de acțiuni: protecția multi-nivel, multiprocesarea, răspunsul la cererile de întreruperi.

Pentru familia de microprocesoare Intel, forma generală a unui descriptor este reprezentată în Figura 6.4. Indiferent de tip, un descriptor are 8B (numerați în figură de la 0 la 7), fiecare octet având semnificații precizate.

Cei 8B ai descriptorului au următoarele semnificații:




Figura 6.4

- Octeții 0, 1 și *nibble-ul* inferior ai octetului 6, conțin 20 biți din LIMITA segmentului selectat.
- Octeții 2, 3, 4 și 7 conțin 32 biți din BAZA (adresa fizică a bazei) segmentului selectat.
- Octetul 5 și *nibble-ul* superior ai octetului 6, este câmpul ATTRIBUTE, cu diverse informații despre segment pe care le vom detalia în continuare.

În ceea ce privește câmpul ATTRIBUTE, notăm următoarele semnificații (începând cu octetul 5);

- Bitul 7, notat cu P, are rolul de a indica dacă segmentul este "prezent" în memoria fizică ($P = 1$) sau nu ($P = 0$).
- Biții 6 și 5 formează "Nivelul de privilegiu al descriptorului" (DPL) și este folosit în mecanismul protecției multi-nivel.
- Bitul 4, notat cu S, este folosit, așa cum arătam deja, pentru a distinge între segmentele normale de lucru ($S=1$) sau segmentele speciale de sistem ($S=0$).

În acest ultim caz, configurația *nibble-ului* inferior este 0010 (informație prezentată succint cu codificarea tip = 2) care indică faptul că descriptorul definește în spațiul adreselor globale o LDT.

Pentru segmentele obișnuite, semnificația biților inferiori este:

- Bitul 3, notat cu E, indică un segment executabil ($E=1$), adică un segment de program, sau un segment pentru date ($E = 0$).

În funcție de această ultimă clasificare, următorii trei biți au semnificații diferite:

a) Pentru segmentele de program:

- Bitul 2, notat cu C, este folosit de mecanismul protecției multi-nivel pentru a introduce o excepție în modul de acces al acestui tip de segment.
- Bitul 1, notat cu R, indică, pentru $R = 1$ că segmentul poate fi și citit nu numai executat.
- Bitul 0, notat cu A, semnifică "accesat". Ne vom opri puțin mai în detaliu asupra acestui bit, deoarece microprocesoarele Intel îl folosesc în cadrul unui procedeu cu o aplicabilitate mult mai generală.

Procedeu poartă numele de Strategia "LRU- Least Recently Used" ("cel mai puțin utilizat") și ajută sistemul de operare să decidă ce segment este mai puțin utilizat pentru a fi trimis în memoria externă a calculatorului, în așteptare. Astfel A este setat ori de câte ori se face referire la descriptorul care îl conține; periodic A este resetat de sistemul de operare, orice resetare efectivă incrementând un contor. Segmentul al cărui contor asociat este minim va fi ales ca "victimă" pentru a aștepta în memoria externă.

b) Pentru segmentele de date:

- Bitul 2, notat acum cu ED (prescurtarea de la "expanded down"), indică dacă segmentul de date este folosit ca stivă.
 - pentru $ED=0$ - segment de date;
 - pentru $ED=1$ - stivă.
- Bitul 1, notat acum cu W, indică, pentru $W = 1$, dacă segmentul de date poate fi și "înscris" nu numai citit.
- Bitul 0, notat cu A, are aceeași semnificație ca și pentru segmentele de program, fiind folosit în cadrul "Strategiei LRU".

Se impun câteva observații:

- Dimensiunea adresei fizice a bazei segmentului indică o locație în harta memoriei fizice de 4 GB.
- Câmpul LIMITA indică o dimensiune maximă de $2^{20} = 1 \text{ M}$ cuante de informație. Numai că această cantă poate fi octetul sau pagina (în dimensiune fixă de 4 kB).

Acest tip de organizare a memoriei este indicat de bitul 7 al octetului 6, bit notat cu G ("granularitate"). Pentru $G = 1$, Pentium folosește mecanismul paginării. Se observă că în cazul granularității pe octet segmentele au maximum 1 MB, iar în cazul granularității pe pagină, segmentele ating dimensiunea maximă de 4 GB.

Ceilalți trei biți din octetul 6 au următoarele semnificații:

- Bitul 6, notat cu D/B (D pentru date și B pentru coduri), indică pentru $D/B = 1$ că se lucrează cu operanți pe 32 de biți, cu toate modurile de adresare care îi sunt caracteristice. Pentru $D/B = 0$, se lucrează cu operanți pe 16 biți și cu segmente de maximum 64 kB.
- Bitul 5 este 0 pentru compatibilitate cu descendenții familiei Intel.
- Bitul 4, notat cu AVL este la dispoziția utilizatorului ("disponibil").

Se degajă câteva concluzii generale despre descriptorii de segment, indiferent de tipul microprocesorului:

- Segmentele de sistem de tip LDT nu pot fi în mod explicit nici citite, nici înscrise, nici executate. Ele sunt utilizate numai în mecanismul translatarei în spațiul adreselor locale. Pentru a crea o LDT, sistemul de operare creează în GDT un descriptor pentru un segment de date, înscrie informațiile în segmentul definit cu acest descriptor, apoi schimbă tipul descriptorului prin modificarea biților corespunzători din ATTRIBUTE.
- Informația conținută în descriptor este deosebit de bogată. Astfel:
 1. Se precizează adresa fizică a bazei segmentului precum și dimensiunea sa. Bitul ED ajută la interpretarea acestei dimensiuni.
 2. Biții P și A ajută sistemul de operare să decidă care segmente vor fi menținute în memoria internă.
 3. Se pot distinge segmentele de program, de date și speciale.
 4. Biții R și W definesc accesul în segmente, asigurând o primă protecție.
 5. Câmpul DPL și bitul C asigură privilegii suplimentare.
- Orice încălcare a unui tip de protecție este semnalată prin verificare "hardware" cu o cerere de întrerupere dedicată.

Tabelele de descriptori guvernează interpretarea adreselor virtuale. Orice translatare a adreselor virtuale în adrese fizice face apel implicit la aceste tabele. Există trei categorii de tabele de descriptori:

1. "Tabela descriptorilor globali" (GDT) destinată să conțină informațiile pentru o descriere completă a spațiului adreselor globale. Să reținem că există o *singură* tabelă de acest fel.
2. "Tabelele de descriptori locali" (LDT) conțin informațiile din spațiul adreselor locale folosite de unul sau mai multe procese.
3. „Tabela de descriptori de întrerupere” (IDT), folosită în modul protejat, poate conține până la 256 întreruperi.

În mod normal, fiecare proces trebuie să aibă acces la trei tabele de descriptori care să-i definească spațiul adreselor virtuale ce îi este destinat. În acest fel se asigură toate protecțiile necesare pentru a nu depăși acest spațiu dar nici pentru a nu fi afectat de alte procese. Cele trei tabele sunt: Tabela descriptorilor globali (folosită de toate procesele), o Tabelă de descriptori locali particulară (privată sau "împărțită" cu un grup de procese înrudite) și tabela de descriptori de întreruperi (accesarea întreruperilor cu instrucțiuni INT, întreruperi Hard, excepții ale microprocesorului).

Pentru sistemele cele mai simple, în care protecția proceselor nu este necesară, poate fi definit doar spațiul adreselor globale și deci GDT este suficientă.

O tabelă poate avea 8k descriptori necesari pentru a defini un maximum de 8k segmente potențiale. O tabelă poate avea un număr predefinit de descriptori chiar dacă la un moment dat nu sunt definite tot atâtea segmente. Acest lucru este asigurat prin rezervarea spațiului din tabelă unor "descriptori nuli": descriptori pentru care câmpul *attribute* este 0H, ceea ce semnifică faptul că acești descriptori nu identifică nici-un segment în memoria virtuală.

Fiecărui tabel îi corespunde un registru al procesorului (GDTR, LDTR și IDTR). Instrucțiunile ce încarcă registrele LGDT, LLDT și LIDT sunt privilegiate (nivelul 0).

Sistemul de privilegii

Sistemul de privilegii pe 4 nivele este destinat gestionării instrucțiunilor privilegiate și accesului la descriptori. Nivelele sunt numerotate 0-3, nivelul zero corespunde accesului nelimitat și este destinat nucleului sistemului operațional (SO). Nivelul 3, acces minimal și practic este destinat aplicațiilor. Serviciile oferite proceselor, sarcinilor (tasks) pot avea diferite niveluri de protecție. Transferul controlului între sarcini este gestionat de porți (Gate), ce controlează regulile de utilizare a nivelelor de privilegii. Utilizând porțile, sarcinile pot primi acces la serviciile segmentelor din diferite nivele.

Nivelele de privilegii sunt destinate descriptorilor, selectorilor și sarcinilor. În registrul de fanioane sunt indicatori de privilegii de intrare/ieșire, cu ajutorul cărora este asigurat controlul accesului la instrucțiunile de intrare/ieșire și controlul fanionului de întreruperi.

Descriptorii și privilegiile sunt baza sistemului de protecție: descriptorii determină structura elementelor de program, iar privilegiile determină posibilitatea de accesare la descriptori și executarea instrucțiunilor privilegiate. Orice violare a protecției provoacă apariția excepțiilor speciale care sunt prelucrate de nucleul SO.




Figura 6.5 Nivelele de privilegii

Mecanismul memoriei virtuale permite fiecărei sarcini utilizarea spațiului logic de adresare cu dimensiunea până la 64 TByte (16 K segmente de 4 GByte). Prezența fiecărui segment în memoria operativă, la un moment dat, este indicat de un bit în descriptorul segmentului. Segmentul neutilizat poate fi descărcat din memoria operativă în cea externă (de exemplu, harddisk), fapt ce este notificat în descriptor. Spațiul eliberat poate fi utilizat pentru restabilirea componentelor altui segment (procesul swapping) și în descriptor se notifică prezența în memorie. Când un proces adresează segmentul ce nu este prezent în memorie, procesorul formează excepție respectivă și segmentul (pagina) se încarcă în memoria operativă.

6.5 Translatarea adresei virtuale

Mecanismul de translatare pornește de la cele două entități informaționale din adresa virtuală (selector și adresa efectivă):

- Selectorul furnizează, la rândul său, următoarele informații:
 - 1) Prin intermediul lui TI se identifică tipul de tabelă.
 - 2) Câmpul INDEX este multiplicat cu 8 (un descriptor are 8B) și se obține poziția relativă față de baza tabelii, identificându-se astfel un descriptor din tabelă.

Din descriptor se extrage:

- a) Adresa fizică a bazei segmentului ("BAZA") pe 4 octeți.
 - b) Dimensiunea segmentului vizat ("LIMITA") pe 20 de biți.
- Adresa efectivă se adună la BAZA obținută indirect cu ajutorul selectorului (așa cum arătam mai sus) obținându-se astfel adresa fizică (AF) a informației din segmentul vizat. Concomitent se verifică dacă dimensiunea prestabilită a segmentului nu este depășită:

$$AE \leq LIMITA$$

Mecanismul translatarea adresei virtuale (TI=1) este dat în Figura 6.6.

Stabilirea bazei tabelii de descriptori depinde de tipul de tabelă: în spațiul adreselor globale sau locale.

În spațiul adreselor globale, GDT are o modalitate mai simplă de definire: fiind unică, baza și lungimea sa sunt stocate într-un registru intern al microprocesorului: "Registrul tabelii de descriptori globali" (GDTR). Accesul la acest registru este asigurat de instrucțiuni privilegiate, astfel încât un utilizator obișnuit să nu poată avea acces la redefinirea acestei tabele (reamintim că GDT este folosită de toate procesele, inclusiv de sistemul de operare).




Figura 6.6

Putem nota următoarele observații:

- Orice LDT este privită ca un segment, dar nu unul obișnuit, ci un *segment de sistem*. Fiecare astfel de segment trebuie să se afle în spațiul adreselor globale, deci *descriptorii pentru LDT-uri se vor afla în GDT*.
- GDT nu are nevoie de un descriptor special adresa fizică a bazei sale precum și dimensiunea sa sunt stocate într-un registru dedicat.

6.6 Registre "cache"

Examinând modul de traducere a adreselor virtuale se poate observa că referințele în memorie, mai ales în spațiul adreselor locale, implică multe operații și necesită un timp lung.

Microprocesorul PentiumIV aplică în acest caz o metodă de a minimiza timpul de acces în memorie.

Presupunând că referințele în memorie se fac mai des decât schimbarea informației din registrele segment și decât schimbarea procesului activ (deci schimbarea selectorului din LDTR) s-a recurs la folosirea unor registre ascunse ("cache").

Figura 6.7 prezintă registrele cache ale microprocesorului.

Se observă că registrele segmentelor, precum și LDTR au "o prelungire" invizibilă utilizatorului. Aici se află toate informațiile necesare din descriptorul asociat selectorului din registrul respectiv.

Ori câte ori este încărcat un registru segment "vizibil" cu un selector, se încarcă și cei octeți utili

din descriptorul asociat în registru cache respectiv. Aici se află adresa fizică a bazei segmentului vizat, dimensiunea sa precum și drepturile de acces. Deci toate informațiile necesare unei referințe în memorie sunt stocate în aceste registre care reprezintă o "memorie" pe cip, foarte rapid adresabilă. Adresa fizică se calculează direct prin suma dintre baza segmentului, aflată în registrul cache, și adresa efectivă din adresa virtuală specificată conform modului de adresare. Concomitent se pot face toate verificările necesare (dacă informația este în interiorul dimensiunii predefinite a segmentului, dacă segmentul e prezent, ce tip de segment este vizat etc).




Figura 6.7

Registrele segment pot încărca un selector de 16 biți. Partea invizibilă cuprinde 32 de biți pentru adresa bazei segmentului selectat, 32 de biți pentru dimensionarea segmentului (din care se folosesc numai 20 de biți) și un câmp pentru diversele atribute ale segmentului (prezent, nivelul de privilegiu, accesat, granularitate etc).

Din motive ușor de înțeles, GDTR nu are porțiune ascunsă. El este în întregime vizibil și încărcarea sa se face tot cu o instrucțiune privilegiată: LGDT

Pentru LDTR situația este puțin diferită. Aici partea "invizibilă" conține numai adresa bazei și dimensiunea tabelului de descriptori locali care este vizată în memorie. În partea sa "vizibilă" există un selector care are obligatoriu TI = 0. Încărcarea acestui registru se face cu o instrucțiune privilegiată: LLDT.

Mai subliniem că nu am considerat decât registrele care iau parte la mecanismul gestionării memoriei, deși principiul registrelor cache are o aplicabilitate mai largă.

6.7 Paginarea

Paginarea este procedeul de realizare în memorie a unor blocuri fixe numite pagini, care pot fi utilizate în mecanismul interschimbării proceselor (transferul blocurilor între memoria internă și cea externă).

Tehnica paginării este larg folosită și este aplicată de unitatea de gestionare a memoriei (Memory Management Unit, MMU). Paginarea utilizează directorul și tabele de descriptori a paginilor – structuri de date în memoria fizică (operativă). Unitatea MMU divizează adresa lineară în pagini virtuale de o mărime fixă (4KB, 4MB, 2MB). Pe pagini similare este divizat și spațiul adreselor fizice.

Avantajele paginării pot fi rezumate astfel:

- Un obiect în memorie nu trebuie să fie continuu: pagina poate constitui o nouă "cuantă" de informație.
- Mecanismul paginării și, implicit, întreaga tehnică de a schimba continuu blocuri fixe de informații într-o memorie internă și cea externă nu sunt vizibile utilizatorului.

Paginarea introduce și o nouă noțiune legată de adrese: adresa liniară. Acest tip de adresă rezultă în urma translatării adresei virtuale și urmează, la rândul ei, să fie translatată în adresă fizică.

Notăm următoarele observații preliminare:

- mecanismul paginării se aplică numai în funcție de bitul de granularitate (G) din descriptorii de segmente.
- adresa virtuală, alcătuită din selector și adresa efectivă, este translatată în adresa liniară și apoi în cea fizică. Ca și adresa fizică, adresa liniară (AL) este de 32 de biți.
- Dimensiunea maximă a unui segment în memoria virtuală se obține numai pentru $G = 1$, în acest caz un segment poate avea:

$$2^{20} \text{ pagini} * 2^{12} \text{ B/pagină} = 2^{32} \text{ B} = 4 \text{ GB}.$$

Mecanismul paginării (pagini pe 4K) are următoarele elemente esențiale:

- Se utilizează două nivele de adresare indirectă cu memoria, astfel încât, până să se ajungă la pagina propriu-zisă, se face o referință într-un "director" din care se selectează o "tabelă a paginilor".
- Toate obiectele din memorie implicate (directorul și tabelele) sunt tratate la rândul lor ca niște *pagini speciale*; deci au toate mărimea fixă de 4 kB. Se păstrează astfel *principiul coerenței informației în memorie* (ca și în cazul segmentelor).
- Atât directorul cât și tabelele de pagini au structură uniformă fiind formate din 1 k "elemente" de câte 4 octeți. Semnificația informației din aceste elemente va fi detaliată în cadrul acestui subcapitol. Ne limităm să menționăm acum că aici se găsește adresa bazei tabelului și respectiv a paginii selectate.
- Orice adresă a bazei unei tabele sau a unei pagini este dată pe 20 de biți, aceștia constituind partea mai semnificativă a adresei fizice vizate. Toate blocurile în memorie sunt "aliniat" din 4 kB în 4 kB, deci, automat cei mai puțin semnificativi 12 biți ai adreselor fizice ale bazelor sunt 0.
- Adresa fizică a bazei directorului se află într-unul din registrele de control ale microprocesorului CR3 (Page Directory Physical Base Address) (desigur și aici cei mai puțin semnificativi 12 biți ai adresei sunt 0).

Mai menționăm că registrul de control CR2 este și el utilizat în paginare, dar pentru verificarea corectitudinii procedurii; el conține adresa liniară la care se detectează ultima eroare în mecanismul paginării (Page Fault Linear Address). Se generează un cod de eroare care se încarcă în stiva aferentă procesului activ.

Figura 6.8 prezintă modul în care se produce paginarea prin cele două nivele de adresare indirectă cu memoria.




Figura 6.8

Adresa liniară cuprinde trei entități informaționale:

$$AL = \text{Directory} \uparrow \text{Table} \uparrow \text{Offset}$$

În care:

- Director (Directory) este un câmp de 10 biți. Aceștia, concatenați cu 00, formează adresa relativă la bază a elementului vizat din director. Concatenarea cu 00 este normală pentru că un element are 4 B, deci informația este "aliniată" din 4B în 4B.
- Tabela (Table) este un câmp de 10 biți. Tot prin concatenare cu 00 formează adresa relativă la bază a elementului selectat dintr-o tabelă a paginilor.
- Offset este un câmp de 12 biți care localizează informația în pagina selectată. Evident și această adresă este relativă la adresa fizică a bazei paginii.

Directorul (4KB) conține 1024 elemente pe 32 biți - PDE (Page Directory Entry) (figura 6.9,a). Tabela de pagini conține tot 1024 elemente pe 32 biți - PTE (Page Table Entry) (figura 6.9, b) și aceste elemente conțin adresa fizică de bază (Page Frame Address) și atributele paginilor.



Figura 6.9 Structura elementelor paginării pe 32 biți: a – elementul din director (PDE), b – elementul tabelii de pagini (PTE)

Detalierea câmpurilor (figura 6.9) dintr-un element (fie din director, fie dintr-o tabelă a paginilor) este următoarea, începând cu cei mai semnificativi biți:

- Biții 12 +31 constituie cei mai semnificativi 20 de biți ai adresei fizice a bazei unei tabeli a paginilor și respectiv a unei pagini propriu-zise.
- Biții 9+11 sunt rezervați sistemului de operare. Se pot utiliza, de pildă, în "strategia LRU (Least Recently Used)" pentru a determina timpul cât o pagină rămâne "activă" în memona internă.
- Biții 7 și 8 sunt rezervați pentru compatibilitate cu descendenții familiei Intel. în cazul de față ei sunt obligatoriu 0.
- Bitul 6 notat cu D ("dirty") indică, numai în cazul tabelilor paginilor, pentru D = 1, dacă a avut loc o *scriere* în pagina selectată. Acest bit nu este definit pentru elementele din director.
- Bitul 5 notat cu A ("accesat") indică, pentru A = 1, un acces de orice fel (scriere/citire) în pagină.
- Biții 3 și 4 sunt folosiți numai de Intel 486 în adresarea memoriei cache de pe cip (PCD - "page cache disable" și PWT - "page write through").
- Biții 1 și 2 sunt utilizați în mecanismul protecției paginilor (R/W, U/S-User/Supervisor).
- Bitul 0 notat cu P ("prezent") indică:
 - Pentru P = 1 - pagina este prezentă în memoria internă, deci elementul poate fi folosit pentru translatarea adresei liniare în adresă fizică.
 - Pentru P = 0 - pagina este în memoria externă; în acest caz tot restul informației din element este irelevant.

Mecanismul paginării permite și alte două observații interesante, care reflectă aplicarea unor principii mai generale:

- Structura cu două nivele de adresare indirectă cu memoria pare greoaie și consumă mult timp. Ea este însă absolut necesară. Într-adevăr, să ne imaginăm un singur nivel de adresare indirectă. în acest caz, în memoria fizică încap 1M pagini, de câte 4 kB. Tabela de adresare ar trebui să conțină 1M elemente de câte 4 B = 4 MB. Structura coerentă cu director și tabele ale paginilor de câte 4 kB fiecare (exact ca și paginile propriu-zise) rezolvă elegant această problemă.




Figura 6.10

b) Problema timpului necesar pentru accesul într-o pagină din memorie se rezolvă folosind principiul general al memoriei asociative cache. Pentru a elimina stările suplimentare impuse de mecanismul paginării, unitatea care se ocupă de aceasta conține o astfel de memorie, adresabilă prin conținut, denumită TLB ("translation lookaside buffer"). Principiul este prezentat în figura 6.10.

Memoria conține cele mai frecvent utilizate 32 de elemente din director și tabelele paginilor. De câte ori este necesar accesul într-o pagină, se verifică întâi TLB. Dacă aici se găsește elementul vizat (ceea ce se numește "cache hit"), translatarea se face citind adresa corespunzătoare din TLB, fără timpii adiționali de calcul și căutare în tabele succesive. Reactualizarea TLB se face ori de câte ori nu se găsește elementul cerut ("cache miss"). Evident TLB este complet reînnoit când CR3 este încărcat cu o nouă adresă de bază a directotului. Intel ne asigură că în 98% dintre referințele în memorie, mecanismul de translatare este înlocuit cu simpla citire a adresei din TLB.