

Avaliação Parcial 3 – 2021/1 Disciplina: Eletrônica Digital SBL0069


AKTES WITH FURTHER	Aluno/Mat:_	
Universidade Federal do Ceará		D. C.
Campus Sobral	Curso:	Data:

Prof: Rômulo Nunes

- 1) Considere um chip genérico de memória de 512K bytes (512K x 8 bits). (20 escores)
 - a) Quantos pinos teria o Circuito Integrado Referente a este CHIP de memória. Especifique a numeração de seu barramento de dados, barramento de endereços, barramento de controle e lembre-se de incluir alimentação;
 - b) Proponha o esquemático de um banco de memória de 4M Word (4Mega *x* 16 bits) utilizando como base o referido chip do enunciado;
 - c) Qual o endereço Inicial e Final de memória para cada CHIP utilizado no arranjo do item anterior;
- 2) Sabe-se que a célula básica de memoria capaz de armazenar 1 único BIT pode ter seu esquemático lógico formado por um conjunto de portas logicas e buffers de maneira a implementr o seguinte comportamento:

(20 escores)

Célula Básica de Memória




SEL	R/W'	D
0	Х	TRI-STATE
1	0	Entrada Para Escrita
1	1	Saída Para Leitura

Suponha um dos primeiros processadores lançados na década de 70 possui uma **DENSIDADE** total de memoria RAM capaz de trabalhar com 128 bits. Sabendo que o barramento de endereços deste processador era capaz de acessar o endereço máximo de 0Fh. Proponha o esquemático de implementação lógica interna do arranjo **das células de memoria RAM** deste processador utilizando apenas MUX 2:1 (Decomposição de SHANNON).


OBS: lembre-se que a função do buffer na célula de memoria básica é permitir que os pinos de I/O (entrada/saída) de dados possa ficar em estado de alta impedância. Que pode ser representado pelo pino em questão desconectado. Desta forma um MUX também deve ser utilizado para substitui-lo.

3) Considere o seguinte mapa de memória associado ao dsPIC30F4012. Sabendo que a dimensão do barramento de dados é de 8 bits, indique: o tamanho total do Espaço de Memória reservado ao Usuário (User Memory Space), do espaço total reservado a Memória de Configuração (Configuration Memory), ao espaço total composto pela Memória de Programa (User Flash Program Memory) e o espaço total reservado para Gravação de Dados (Data EEPROM). (20 escores)



4) Implemente utilizando o software proteus um projeto que tendo como base a memoria STATIC RAM F2114. Este sistema deve possuir uma capacidade total de 1k byte de memoria. Além disso, o sistema deve ser capaz de permitir que você grave o código ASCII correspondente das letras do seu nome nos endereços de memória especificados pelo algoritmo 0D? h Onde D trata-se do ultimo digito não nulo de sua matricula e a lacuna com a interrogação será substituído pelos dígitos não repetidos de sua matricula. Após esta sequencia de gravações o sistema deve permitir o desacoplamento da entrada de dados e a entrada de uma máquina de estados projetada por você que deve varrer os mesmos endereços de forma cíclica e automática de maneira a exibir o código da sequencia de letras do seu nome gravadas anteriormente.

OBS: note que a saída do sistema de entrada e a entrada da maquina cíclica deve ser projetada levando em consideração que a memoria RAM não pode ser desenraizada pois perderá todos os dados gravados durante a primeira etapa do projeto. (40 escores)



Ciclos de leitura e escrita da memoria STATIC RAM F2114