


UNIVERSIDADE FEDERAL DO CEARÁ – UFC SOBRAL ARQUITETURA DE COMPUTADORES – 2024.1– PROF. WENDLEY AP2 – 04 SET 2024

20

NOME: Francisco Laiston Abres Person M

MATRICULA: 539179

 [3:0] Explique o que a figura adiante representa e como se dá o funcionamento de tal mecanismo. Explique a função de pelo menos 3 tempos ali presentes (TAD, TML, TM, TRL, TMH, TRH OU TDH).



2. [2,0] Explique como uma informação chega e sai ao/do registrador H no caminho de dados.

3. [2,0] como fica em linguagem de montagem da IJVM o trecho de código a seguir:

$$i = 4$$
;

Obn: Prova révole de Dà7, Lista vole de Dà3

$$i = j - 2;$$

$$k = j + i + 5;$$

BIPUSH 4

ISTORES

& CAOSI

BIPUSH 2

1503

ISTORE :

13

120AD &

120AD :

IADD

BIPUSH 5

15TOREK

31P

figura representa os ciclos recessários para quelhaza siza feita uma luitura no reméria. Seu funcionamento se da da requinte moneira: na borda arcendente do primeiro riche a endereça de memária ficará dispanísel no barramento de endereça após um peque mo et mare Tao, logo após iste ma barda descendente o ciclo 1 es comandos requirição de meabrad an atri sò qa, cobavita aires etremevitasques 0 39M/m), arutis esquet a riaq (TIAW) obovita area areque els elmamas a ET alsis elmper ob - istrii s obsis ce stravub cuista arasif laup ar, 490 ab ac rairafrii malara ab i siriamam ab estado se e classistado aserá de etrebases as etrebases es destrución ciclo será destrución es dados. DE SAM colanous co ET et sheetended de sobate en a colado eta fatramarrad on sieninagio de To e RD serie destinado, mina, completando a leitura de dados. Tao i e tempo de atraiso Para o endereço de memoria estar no barramento de endereço. Truz é o endere o estatel enter de MREQ e Tou é a tempo en supe nos dados permanecem disponiseis apar RD 02. Por conta do registrador H(Holder) ser um registrador "livre" e anmazenar uma rerta informação temporariamente, a informação que chega rela pode ser proveniente de outros registradores, da meméria, da ULA, etc., a informação chegará até ele pelo barramento de - upa sora arag aranimetel U9D a a stortness de a traparrad aleg abanitesta int sup reloate la informação deverá in que por sua vez também pade ser destinada a outro registrador. meméria, VIA, etc., patarto a rior de atremarios de riora atrata, 121, airâmem esterras las es estado es estamorrael aleg àrea miselmat BIPUSH 4 ISTORE & 1 LOAD &

BIPUSH 2 ISUB ISTORE 1 LOAD & ILOAD = 1 ADD

> BIPUSH 5 IADD ISTORE K

> > AP2-AOC - Francisco Gaiston Abres Person - 539179-2024.1




UNIVERSIDADE FEDERAL DO CEARÁ – UFC SOBRAL ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES – 2024.1

LISTA DE EXERCÍCIOS 2

ENTREGAR RESOLUÇÕES MANUSCRITAS APENAS DAS QUESTÕES INDICADAS PARA ENTREGAR (não precisa copiar as perguntas, apenas a numeração)

PRAZO: DIA DA PROVA AP2: 04/09, 13H30

- [Entregar] Descreva e/ou desenhe pelo menos duas formas de organizar as células (endereçar) em uma memória de 128 bits.
- 2. Explique como funcionam as ordenações big endian e little endian.
- 3. Como podemos calcular o tempo de acesso médio em memórias cache?
- 4. Quais as principais vantagens e desvantagens do SSD em comparação ao HD?
- 5. O que é um flip-flop?
- 6. [Entregar] O que é e o que faz o circuito abaixo? E qual a função do decodificador ali presente?



- 7. [Entregar] Apresente a tabela verdade completa para um Latch D.
- 8. Qual é o estado quiescente das entradas S e R para um latch SR composto de duas portas NAND?

9. [Entregar] Sabendo-se que a fig. adiante representa um flip-flop de um bit que muda de estado na borda descendente do clock, desenhe um registrador de 4 bits que utilize flipflops de um bit que mudam de estado na borda <u>ascendente</u> do clock.



- 10. Por que há centenas de pinos de aterramento nos processadores modernos.
- [Entregar] Explique como acontece a temporização do barramento síncrono quando a CPU deseja ler um dado da memória.
- 12. Como funciona a temporização no barramento assíncrono?
- Cite 3 registradores, com as respectivas funções, que estão envolvidos diretamente no caminho de dados na microarquitetura.
- 14. [Entregar] Como ocorre a operação de leitura de dados da memória principal, desde o caminho de dados até o barramento de memória (síncrono)?
- Explique como uma informação chega e sai ao/do registrador H no caminho de dados.
- 16. Como fica em linguagem de montagem da IJVM o trecho de código a seguir:

$$j = 4;$$

 $i = j + 2;$
 $k = j + i + 5;$