





INSALUBYTE

Processador 16 bits, RISC, MIPS

Alunos: Victor Hugo, Giovana Oliveira e Ryan Kayky Disciplina: Arquitetura e Organização de Computadores

Professor: Herbert Oliveira Rocha

Semestre: ERE 2023.2 30 de Novembro de 2023

Boa Vista - RR

CARACTERISTICAS DO PROCESSADOR

- 1 Processador 16 bit, 65 536 linhas de código em um programa
- 2 16 bytes de espaço na memória RAM;
- 3 16 registradores disponíveis
- O J realiza um salto de 4095 linhas

COMPONENTES

- 1 ULA or ALU e Branch Helper
- 2 Somador, PC, Divisor de instruções, Extensor de sinal 4x16 bits
- Unidade de controle UC
- 4 Memória RAM
- Banco de registradores
- 6 Multiplexador

TIPO DE INSTRUÇÕES

Tipo R

4 bits	4 bits	4 bits	4 bits
15-12	11-8	7-4	3-0
Opcode	Reg1	Reg2	Reg3


• Este formato aborda instruções instruções baseadas em operações aritméticas, como add, sub e mult.


TIPO DE INSTRUÇÕES

Tabela geral de instruções

Opcode	Nome	Formato	Breve Descrição	Exemplo
0000	ADD	R	Soma	add \$S0, \$S1, \$S2, ou seja, \$S0 := \$S1+\$S2
0001	ADDi	1	Soma Imediata	addi \$S0, \$S1, X, ou seja, \$S0 := \$S1+X
0010	SUB	R	Subtração	sub \$S0, \$S1, \$S2, ou seja, \$S0 := \$S1 - \$S2
0011	SUBi	I	Subtração Imediata	subi \$S0, \$S1, X, ou seja, \$S0 := \$S1-X
0100	LW	I	Load Word	lw \$50, 0(\$0)
0101	SW	I	Store Word	sw \$50, 0(\$0)
0110	LI	I	Load Imediato	li \$S0, 31
0111	BEQ	R	Salto Condicional	beq \$S0, \$S1, L1
1000	IF	R	Condição	If \$SO, \$S1
1001	J	J	Salto	J L1
1010	MULT	R	Multiplicação	mult \$\$0, \$\$1, \$\$2, ou seja, \$\$0 := \$\$1*\$\$2
1011	MULTi		Multiplicação	multi \$S0, \$S1, X, ou seja, \$S0 := \$S1*X
			imetiada	

MAPA GERAL DO INSALUBYTE





DATAPATH

TESTES

	Linguagem de Alto Nível	Binário			
Endereço		Opcode	Reg1	Reg2	Reg3
			Endereço		
		Dado			
0	Addi \$SO 0	0001	0000	0000	0000
		00010000000000			
1	<u>Sw</u> \$S0	0101	0000	0000	0000
1		01010000000000			
2	Addi \$SO, 1	0001	0000	0000	0001
		000100000000001			
3	Addi \$S1, 1	0001	0010	0001	0001
		000100010001			
4	<u>Lw</u> \$S2, 0	0100	0010	0010	0000
		0100001000100000			
5	Add \$S2, \$S1	0000	0010	0010	0001
		000001000100001			
6	Add \$S1, \$S0	0000	0001	0001	0000
		000000100010000			
7	Lw \$S0, 0	0100	0000	0000	0000
		01000000000000			
8	Add \$S0, \$S2	0000	0000	0000	0010
		000000000000000000000000000000000000000			
9	J 0100	1001	0000	0000	0100
		100100000000100			

EXEMPLO DO CÓDIGO FIBONACCI

REFERÊNCIAS

- 1 https://www.fpga4student.com/2017/09/vhdl-code-for-mips-processor.html
- 2 https://allaboutfpga.com/vhdl-code-flipflop-d-t-jk-sr/
- https://github.com/ed-henrique/8-bit-CPU/blob/main/CPU_EK/SOMADOR_8BITS.vhd
- https://github.com/nataliaalmada/AOC_2GabrielENatalia_UFRR_2022/blob/main/Componentes/MemoriaRAM.vhd