


elec2PCB.com



f /elec2pcb /



EMC in PCB Design

Nội dung




1. Mô hình cơ bản về EMC
2. Cấu trúc và đặc tính bo mạch in
3. Bài tập vẽ mạch số 1
4. Các loại nhiễu thường gặp
5. Bài tập vẽ mạch số 2
6. Các phương pháp thiết kế khử nhiễu
7. Bài tập vẽ mạch số 3
8. Bài tập dự án PCB mẫu



1. Mô hình cơ bản của EMC



➤ Mô hình cơ bản trong tương thích điện từ (TTĐT)




Mô hình cơ bản của TTĐT gồm các thiết bị A và B cùng hoạt động trong cùng một môi trường. Chúng ta không mong muốn A gây nhiễu cho B và ngược lại, đồng thời cũng không mong muốn môi trường bên ngoài tác động vào làm cho cả thiết bị A và B hoạt động không chính xác.

1. Mô hình cơ bản của EMC



➤ Khái niệm về tương thích điện từ




Khái niệm TTĐT là mối quan hệ giữa **nguồn phát**, **đường dẫn** và **máy thu**.

Có 3 thành phần cơ bản trong TTĐT là nguồn phát, đường dẫn và máy thu. Nguồn phát chính là nơi sinh ra phát xạ điện từ và sau đó được truyền đi trên đường dẫn đến máy thu. Tại máy thu nếu mức năng lượng điện từ này đủ lớn nó sẽ làm ảnh hưởng đến hoạt động của máy thu.

1. Mô hình cơ bản của EMC




➤ Khái niệm về tương thích điện từ



1. Mô hình cơ bản của EMC



➤ Khái niệm về tương thích điện từ




Một số đề xuất để giải quyết vấn đề TTĐT trong mô hình này:

- Khử năng lượng tại nguồn phát, tức là làm giảm tổng năng lượng được phát xạ.
- Xác định đường truyền dẫn cho bản thân thiết bị, đường dẫn này phải được kiểm soát thông qua các dây dẫn hoặc bức xạ ra không gian.
- Xác định đặc tính của máy thu và làm cho nó có thể tăng khả năng chống nhiễu được tốt hơn.

1. Mô hình cơ bản của EMC



➤ Mục đích của tương thích điện từ



Mục đích của tương thích điện từ là mang lại sự tương thích về hoạt động của một hệ thống nhạy cảm với môi trường điện từ của nó, các hiện tượng nhiễu loạn có thể sinh ra hoạt bởi một phần của hệ thống thiết bị

1. Mô hình cơ bản của EMC



➤ Mục đích của tương thích điện từ

Thuật ngữ **EMC** (Electromagnetic Compatibility: tương thích điện từ) liên quan đến một hệ thống điện tử có khả năng thực hiện chức năng tương thích với các hệ thống điện tử khác và không tạo ra hoặc không nhạy với nhiễu.

Nếu một hệ thống là EMC thì phải thỏa mãn ba tiêu chuẩn sau:

- ✓ Không gây ra nhiễu với các hệ thống khác.
- ✓ Không nhạy với sự phát xạ từ các hệ thống khác.
- ✓ Không gây ra nhiễu cho chính nó.

Có ba cách được áp dụng để làm giảm nhiễu bức xạ và nhiễu dẫn:


- ✓ Triệt sự phát xạ tại nguồn phát.
- ✓ Làm vô hiệu hóa đường ghép nối càng nhiều càng tốt.
- ✓ Làm cho bộ thu miễn dịch với nguồn phát.

1. Mô hình cơ bản của EMC



➤ Câu hỏi vận dụng

Bạn có biết bức hình sau nói lên điều gì không? Đâu là Source, Victim, Radiative, Inductive, Capacitive, Conductive?



2. Cấu trúc và đặc tính bo mạch in

➤ Các loại PCB thông dụng


- **Ceramic** PCB (mạch in trên nền sứ)
- **Flexible** PCB (mạch in mềm gấp lại được)
- **FR4** PCB (mạch in nền FR4)
- **HDI** PCB (mạch in mật độ kết nối cao cho mạch kỹ thuật số)
- Heavy copper PCB (mạch in có lớp đồng dày)
- High Tg PCB (mạch in có chuyển hóa thủy tinh mức cao)
- MC PCB (mạch in có nền kim loại)
- RF PCB (mạch in cho mạch tần số cao)
- Rigid Flexible PCB (mạch in mềm kết hợp với board cứng)
- Xtra thin PCB (mạch in siêu mỏng)

2. Cấu trúc và đặc tính bo mạch in


➤ Các loại PCB thông dụng




Bo mạch Flex-PCB 4 lớp.



Bo mạch PCB Ceramic 2 lớp




Bo mạch RF4 2 lớp.



Bo mạch HDI 6 lớp.

2. Cấu trúc và đặc tính bo mạch in


➤ Đặc tính Through Hole



Holes are drilled into the board and then copper plated. (a) A nonplated through-hole. (b) A plated through-hole.


2. Cấu trúc và đặc tính bo mạch in

➤ Đặc tính VIA



2. Cấu trúc và đặc tính bo mạch in


➤ Đặc tính VIA



- ✓ VIA là phần tử trong mạch in giúp truyền các hạt dẫn điện từ lớp này sang lớp khác.
- ✓ VIA cũng được dùng để nối các vùng GND ở các lớp thông với nhau, và hầu như tận dụng tối đa tính năng này.
- ✓ VIA còn được dùng như là các lỗ thông hơi giúp tản nhiệt tốt cho linh kiện ở mặt trên
- ✓ Ngoài ra, cũng có một loại VIA không làm nhiệm vụ kết nối tín hiệu giữa các lớp, đó là ... (là gì nhỉ?? Đố các bạn đấy! ^_^)


2. Cấu trúc và đặc tính bo mạch in

➤ Đặc tính VIA



2. Cấu trúc và đặc tính bo mạch in

➤ Cấu trúc của một bo mạch in



2. Cấu trúc và đặc tính bo mạch in

➤ Cấu trúc của một bo mạch in

The most popular Dielectric material is FR4 and may be in the form of core or prepreg (pre-impregnated) material.


The core material is thin dielectric (cured fibreglass epoxy resin) with copper foil bonded to both sides. For instance: Isola's FR406 materials - include 5, 8, 9.5, 14, 18, 21, 28, 35, 39, 47, 59 and 93 MIL cores. The copper thickness is typically $\frac{1}{2}$ to 2 oz (17 to 70 um).

The prepreg material is thin sheets of fibreglass impregnated with uncured epoxy resin which hardens when heated and pressed during the PCB fabrication process. Isola's FR406 materials – include 1.7, 2.3, 3.9 and 7.1 MIL prepgs that may be combined to achieve the desired prepreg thickness.


2. Cấu trúc và đặc tính bo mạch in

➤ Cấu trúc của một bo mạch in

Bo mạch in 4 lớp







Bo mạch in 6 lớp




2. Cấu trúc và đặc tính bo mạch in

➤ Đặc tính đường mạch in trên bo mạch:



2. Cấu trúc và đặc tính bo mạch in

➤ Đặc tính đường mạch in trên bo mạch:




$$Z_0 = \left(\frac{87}{\sqrt{\epsilon'_r + 1.414}} \right) \ln \left(\frac{5.98h}{0.8W + t} \right)$$

$$t_{pd} = 85\sqrt{0.475\epsilon'_r + 0.67} \quad (\text{ps/in})$$

$$C_0 = \frac{0.67(\epsilon'_r + 1.414)}{\ln \left(\frac{5.98h}{0.8W + t} \right)} \quad (\text{pF/in})$$

$$L_0 = Z_0^2 C_0 = 5071.23 \ln \left(\frac{5.98H}{0.8W + t} \right) \quad (\text{pH/in})$$



$$Z_0 = \left(\frac{60}{\sqrt{\epsilon'_r}} \right) \ln \left[\frac{4h}{0.67\pi W \left(0.8 + \frac{t}{W} \right)} \right]$$

$$t_{pd} = 85\sqrt{\epsilon'_r} \quad (\text{ps/in})$$

$$C_0 = \frac{1.41\epsilon'_r}{\ln \left(\frac{3.81h}{0.8W + t} \right)} \quad (\text{pF/in})$$

$$L_0 = Z_0^2 C_0 \quad (\text{pH/in})$$

2. Cấu trúc và đặc tính bo mạch in



➤ Đặc tính đường mạch in trên bo mạch:

Material	ϵ'_r
FR-4 glass	4.1-4.8
GTEK	3.5-4.3
woven glass/ceramic loaded	3.38
PTFE/ceramic (Teflon)	2.94

Copper Thicknesses*

Weight (oz)	Thickness (in)	Weight (oz)	Thickness (in)
1/8	0.00017	4	0.0056
1/4	0.00035	5	0.0070
1/2	0.0007	6	0.0084
1	0.0014	7	0.0098
2	0.0028	10	0.0140
3	0.0042	14	0.0196


2. Cấu trúc và đặc tính bo mạch in

➤ Đặc tính đường mạch in trên bo mạch:

General set-up for all models below:
Relative permeability (ϵ_r): 4.3

Micro Strip

(The model is valid for $0.1 < w/h < 2.0$ and $1 < \epsilon_r < 15$)




w=0.15 t=0.035 h=0.32 [mm]

Calculate ->

$Z_0 = 91.51$ [ohm]
 $C_0 = 59.93$ [pF/m]
 $t_{pd} = 5.5$ [ns/m]

Embedded Micro Strip

(The model is valid for $0.1 < w/h < 2.0$ and $1 < \epsilon_r < 15$)



w=0.15 t=0.035 h=0.35 H=0.67 [mm]

Calculate ->

$Z_0 = 77.33$ [ohm]
 $C_0 = 86.99$ [pF/m]
 $t_{pd} = 6.74$ [ns/m]

2. Cấu trúc và đặc tính bo mạch in

➤ Đặc tính đường mạch in trên bo mạch:

PCB Trace Width Calculator January 31, 2006

This Javascript web calculator calculates the trace width for printed circuit boards based on a curve fit to IPC-2221 (formerly IPC-D-275). Also see the via calculator.

New features:

- Results update as you type
- Several choices of units
- Units and other settings are saved between sessions
- Blog format allows user comments

Inputs:

Current	1	Amps
Thickness	35	um

Optional Inputs:

Temperature Rise	10	Deg C
Ambient Temperature	25	Deg C
Trace Length	60	mm

Results for Internal Layers:

Required Trace Width	0.781	mm
Resistance	0.0387	Ohms
Voltage Drop	0.0387	Volts
Power Loss	0.0387	Watts

Results for External Layers in Air:

Required Trace Width	0.300	mm
Resistance	0.101	Ohms
Voltage Drop	0.101	Volts
Power Loss	0.101	Watts

Outer Layer Copper Thickness 1oz/2oz/3oz(35μm/70μm/105μm)

Inner Layer Copper Thickness 1oz/1.5oz(35μm/50μm)

<http://circuitcalculator.com/wordpress/2006/01/31/pcb-trace-width-calculator/> 24

2. Cấu trúc và đặc tính bo mạch in

➤ Bài tập: Đọc hiểu bài báo sau:



Signal Integrity Considerations for High Speed Digital Hardware Design

White Paper

Issue: 01, 11th November 2002


Mick Grant, Design Engineer

Yêu cầu: Viết báo cáo chỉ ra nội dung chính lĩnh hội được

3. Bài tập vẽ số 1



➤ Vẽ layout mạch sau:




Yêu cầu: Mạch 1 lớp, không được phủ MASS

4. Các loại nhiễu thường gặp trên PCB

➤ Các nguồn nhiễu tự nhiên


- Từ trường mặt đất và các cơn dông từ
- Điện trường trong điều kiện thười tiết tốt
- Hoạt động của cơn dông và nhiễu khí quyển
- Dòng và trường đất
- Nhiễu vũ trụ (các hành tinh, các vì sao,...)



4. Các loại nhiễu thường gặp trên PCB

➤ Các nguồn nhiễu công nghiệp


- Các máy phát vô tuyến điện: từ những hệ thống điều khiển từ xa có công suất bức xạ vài chục μW đến các RADAR hàng không có công suất vài MW
- Các nguồn bức xạ không cố ý: Các máy móc công nghiệp, khoa học và y tế, các bộ đổi 1 chiều/1 chiều, thiết bị xử lý thông tin, các thiết bị gia dụng, hệ thống truyền mạch,..



4. Các loại nhiễu thường gặp trên PCB

➤ Nhiễu băng rộng (Broadband noise)

- Đặc điểm: Chiếm giữ phổ tần số rộng hơn so với băng thông của máy thu được sử dụng
- Nguồn nhiễu: Nhiễu động cơ. Các dây dẫn nối từ nguồn đến động cơ có nhiều phát xạ, đây chính là nguồn nhiễu phổ biến vì dây dẫn thường nối từ các tải đến chung một nguồn điện



4. Các loại nhiễu thường gặp trên PCB

➤ Nhiễu băng rộng (Broadband noise)




Fig. 1. Conducted EMI in motor drives.




Fig. 4. Simulated power spectra of CFMPWM: (a) V_{CM} ; (b) V_{DM} .

4. Các loại nhiễu thường gặp trên PCB


➤ Nhiễu băng hẹp (Narrowband noise)

- Đặc điểm: Băng thông nhiễu hẹp hơn so với nhiễu băng rộng
- Nguồn nhiễu: Các xung clock trong các bộ vi xử lý, các mạch PWM, transistor công suất, transistor chuyển mạch
- Kiểm tra nhiễu băng hẹp bằng cách dùng một máy thu vô tuyến, điều chỉnh dải tần máy thu cho đến khi thấy cường độ tín hiệu máy thu thu được lớn hơn tại máy phát, tại tần số này đã có sự tham gia của nhiễu băng hẹp.




4. Các loại nhiễu thường gặp trên PCB

➤ Nhiễu xuyên kênh:



Adequate Spacing between Traces

(a)




Crosstalk

(b)

Nhiễu xuyên kênh là một loại nhiễu phổ biến trên bo mạch in, nó xuất hiện khi hai đường dẫn bố trí quá gần nhau. Ảnh hưởng của loại nhiễu này làm suy yếu tín hiệu và làm méo tín hiệu đặc biệt ở tần số cao.

4. Các loại nhiễu thường gặp trên PCB


➤ Nhiễu xuyên kênh:



Một ví dụ về ảnh hưởng của nhiễu xuyên kênh.

4. Các loại nhiễu thường gặp trên PCB

➤ Nhiễu xuyên kẽm:




Bật mí!

Luật $3W$ sẽ là một chuẩn mực đơn giản nhất cho các nhà thiết kế có thể áp dụng để vừa đảm bảo không bị nhiễu xuyên kẽm mà vừa đảm bảo tính nhỏ gọn của bo mạch.


4. Các loại nhiễu thường gặp trên PCB

➤ Ringing and Reflection



Ringing means reflections (due to excessive inductance)

Ảnh hưởng do chưa phối hợp trở kháng




Rounding is due to excessive capacitance or trace resistance

Ảnh hưởng do chưa phối hợp trở kháng


4. Các loại nhiễu thường gặp trên PCB

➤ Nhiễu do không phối hợp trở kháng



4. Các loại nhiễu thường gặp trên PCB

➤ Nhiễu điện từ trường – Bức xạ từ bo mạch




$$E = 263 \cdot 10^{-12} (f^2 \cdot A \cdot I_S) \text{ volts per metre [11]}$$

where A is the loop area in cm^2 ,
f (MHz) is the frequency of I_S the source current in mA.

4. Các loại nhiễu thường gặp trên PCB

➤ Bài tập: Đọc hiểu bài báo sau:



WEMPEC

**PCB Design for
EMI/EMC Compliance**


Eric Benedict

WEMPEC Seminar
21 July 2000

Yêu cầu: Viết báo cáo chỉ ra nội dung chính lĩnh hội được

5. Bài tập vẽ mạch số 2




➤ Vẽ layout mạch sau:




Yêu cầu: - Vẽ mạch theo phán đoán của học viên
- Sử dụng mạch 2 lớp, có phủ MASS

6. Các phương pháp thiết kế khử nhiễu

➤ Lựa chọn cấu trúc bo mạch in



002aae806



002aae808

6. Các phương pháp chống nhiễu



➤ Lựa chọn cấu trúc bo mạch in

4 layer
2 routing



signal 1
ground
power
signal 2

general purpose

6 layer
3 routing




signal 1 x
ground
signal 1 y
power
ground
signal 2

good high-speed x-y routing

good power decoupling

8 layer
4 routing



signal 1 x
ground
signal 1 y
power
ground
signal 2 x
ground 2
signal 2 y

good high-speed x-y routing

good power decoupling


good high-speed x-y routing

6. Các phương pháp chống nhiễu



➤ Câu hỏi vận dụng

Tại sao chỉ có “0V plane” mới có thể kéo dài ra đến tận rìa bo mạch?



6. Các phương pháp chống nhiễu






➤ Câu hỏi vận dụng – Gợi ý



6. Các phương pháp thiết kế khử nhiễu


➤ Vấn đề mặt phẳng đất



6. Các phương pháp thiết kế khử nhiễu

➤ Tường lửa 0V GND

Khi nhiễu đánh vào sẽ bị triệt tiêu nhờ vào tường 0V GND, rất hữu ích áp dụng cho dây analog, vì dây analog rất nhạy với điện áp




Nhiễu bốc xạ ra từ dây (đặc biệt các dây high speed) cũng bị triệt tiêu vì khi đi qua tường 0V là GND, và không làm ảnh hưởng các dây xung quanh nó, do vậy mà đối với thạch anh, hoặc dây có tính high speed người ta thường dùng tường GND này bao quanh lấy nó

6. Các phương pháp thiết kế khử nhiễu



➤ Vấn đề mặt phẳng đất

Figure 4M Example of stitching split 0V planes




6. Các phương pháp thiết kế khử nhiễu

➤ Vấn đề mặt phẳng đất



b) Modified single point ground




c) Multi-point and hybrid ground

6. Các phương pháp thiết kế khu nhiễu

➤ Vấn đề mặt phẳng đất


Narrow ground track run close to offensive or sensitive signal track to provide local return

Higher-current devices towards ground entry point



6. Các phương pháp thiết kế khử nhiễu

➤ Phương pháp phân vùng



Phân vùng theo tốc độ hoạt động


Phương pháp phân vùng yêu cầu việc nhận dạng các vùng điện từ khác nhau được tạo bởi thiết bị hoặc thiết lập phần mềm, mỗi vùng phải được chia tách thành một khối hoặc rào chắn vật lý.

Rào chắn hình học về bản chất là một khu vực mở mà trong đó trường điện từ sẽ suy giảm đến mức chấp nhận được.

Bên cạnh phân vùng theo tốc độ hoạt động của linh kiện, chúng ta còn thấy phân vùng theo đặc tính làm việc ở tín hiệu số hay tương tự, tín hiệu công suất bé hay công suất lớn...



6. Các phương pháp thiết kế khuỷu nhiễu

➤ Kỹ thuật bố trí linh kiện



6. Các phương pháp thiết kế khử nhiễu


➤ Phân bố nguồn



002aae903


6. Các phương pháp thiết kế khử nhiễu

➤ Phân bố nguồn






6. Các phương pháp thiết kế khử nhiễu

➤ Kỹ thuật bố trí linh kiện





6. Các phương pháp thiết kế khử nhiễu

➤ Kỹ thuật bố trí đường mạch in




6. Các phương pháp thiết kế khử nhiễu

➤ Giảm vòng lặp trỏ về của tín hiệu



6. Các phương pháp thiết kế khử nhiễu


➤ Giảm vòng lặp trỏ về của tín hiệu



$$\text{Enclosed Loop} = (51 \times 14) - (7 \times 5) = 679 \text{ cm}^2$$

6. Các phương pháp thiết kế khử nhiễu


- Giảm vòng lặp trỏ vè của tín hiệu




$$\text{Enclosed Loop} = (51 \times 0.2) + (7 \times 0.2) + (7 \times 0.2) = 13.0 \text{ cm}^2$$

6. Các phương pháp thiết kế khử nhiễu

➤ Bố trí tụ lọc



019aab263



6. Các phương pháp thiết kế khử nhiễu


Tham khảo thêm tại link sau:

The screenshot shows a blog post on the elec2PCB.com website. The title of the post is "Giới thiệu một kỹ thuật thiết kế chống nhiễu cho PCB". It was posted on June 8, 2016, by lpson. Below the title is a large image of a green printed circuit board (PCB) populated with numerous integrated circuit (IC) packages. To the right of the post, there is a sidebar with a "FOLLOW US ON FACEBOOK" section showing a thumbnail of a Facebook page for "Elec2PCB Online Course" with 1,224 likes. Below this is a "Liked" section showing several user profile pictures. Further down is a yellow banner with the text "Trao đổi các vấn đề thiết kế PCB tại đây!" and a "Hội chia sẻ kỹ năng thiết kế PCB" group page on Facebook. At the bottom of the sidebar is a "START WITH US" logo.

<https://elec2pcb.com/2016/06/08/gioi-thieu-mot-ky-thuat-thiet-ke-chong-nhieu-cho-pcb/>

6. Các phương pháp thiết kế khử nhiễu




Tham khảo thêm tại link sau:



<https://elec2pcb.com/2017/01/07/tips-on-how-to-properly-designlayout-a-printed-circuit-board-pcb/>

6. Các phương pháp thiết kế khử nhiễu


➤ Dùng VIA hạn chế nhiễu xuyên kẽm



		A	B	C	D	E
2 line no via	I	5		5		
	III	3.87		6.13		
3 line 2 vias	I	5		5		
	II	4.44		5.56		
	III	3.87		6.13		

6. Các phương pháp thiết kế khử nhiễu

➤ Tạo lồng Faraday triệt tiêu bức xạ từ rìa bo mạch



6. Các phương pháp thiết kế khử nhiễu

➤ Tạo lồng Faraday triệt tiêu bức xạ từ rìa bo mạch

Figure 4L shows an example of the use of a guard ring on a PC expansion board. In this example guard traces have been placed on *every* PCB layer except for the 0V plane areas. This helps to ensure that no traces or power planes get too close to the edge of the 0V plane (see earlier), so is a helpful design rule, and it also helps a little to reduce the edge-fired emissions. Of course, the top and bottom guard traces cannot be routed where there is an edge connector, but the guard tracers on the internal layers can be, and this helps reduce the emissions that are caused by any gap in the guard ring.

The example in Figure 4L is for a PCB with a single overall 0V plane. Where split 0V planes are used, each plane area should have a via wall around it (as shown in Figure 4L) so some of the 'perimeter guard traces' and their via walls will now lie inside the PCB's overall perimeter.

6. Các phương pháp thiết kế khử nhiễu

➤ Giảm bức xạ từ tản nhiệt với kết nối GND






Figure 3.13 Grounded heatsink implementation.



6. Các phương pháp thiết kế khử nhiễu

➤ Giảm bức xạ từ tản nhiệt với kết nối GND



Hãy chú ý đến bức xạ từ tản nhiệt!
Bức xạ này từ đâu ra?

- .
- .
- .

DÙNG LẠI!
Thứ suy nghĩ đã nhé!


- .
- .
- .

Xem các trang tiếp để biết kết quả

Figure 3.13 Grounded heatsink implementation.

6. Các phương pháp thiết kế khử nhiễu

➤ Giảm bức xạ từ tản nhiệt với kết nối GND



Xấu

Electric Field (V/m)




<1

3

10

30

>100



Tốt



Hãy chú ý đến mã màu, hình nào cho thấy bức xạ nhiễu hơn? Sự khác nhau nào nữa mà bạn nhận ra?

6. Các phương pháp thiết kế khử nhiễu

➤ Giảm bức xạ từ tản nhiệt với kết nối GND






Figure 3.13 Grounded heatsink implementation.



Hình bên cho chúng ta biết vấn đề RF bức xạ ra từ tản nhiệt. Vậy RF của tản nhiệt này có nguồn gốc từ đâu ra? Nó chính từ phần mạch bên trong IC (phần lõi của IC mà các bạn bên VLSI hay layout design ấy) truyền đến tản nhiệt, và lúc này tản nhiệt như những chiếc anten sẵn sàng bức xạ ra không gian những nhiễu điện từ trường mà nó nhận được từ IC đó các bạn. Do vậy biện pháp khắc phục là: 1. Dùng keo tản nhiệt (dẫn nhiệt nhưng cách điện, thường có màu trắng) bôi lên phần tiếp xúc của tản nhiệt với IC). 2. Nối tản nhiệt với VIA GND. Vậy đó, thú vị có phải không các bạn nhỉ ^_^

6. Các phương pháp thiết kế khử nhiễu

➤ Giảm bức xạ từ tản nhiệt với kết nối GND




Hình trên thể hiện kết quả mô phỏng của vấn đề trên đó các bạn, ảnh hưởng của việc đóng hay không đóng VIA đến bức xạ ra từ tản nhiệt nó thể hiện rõ ràng lắm! Từ nay hãy dùng tản nhiệt cho IC các bạn nhớ kết nối với VIA GND nhé! Và nhớ dùng thêm keo tản nhiệt (dẫn nhiệt nhưng không dẫn điện).

6. Các phương pháp thiết kế khử nhiễu


➤ Giảm bức xạ từ tản nhiệt với kết nối GND

Figure 2R Example of heatsink combined with shielding



6. Các phương pháp thiết kế khử nhiễu

➤ Giao tiếp, bọc chắn và cáp







Bọc chắn bằng tấm kim loại

Phương pháp rào chắn vật lý tiêu biểu là một tấm chắn kim loại sẽ giữ trường điện từ trong mạch điện hoặc ngược lại, bảo vệ mạch điện tử khỏi bị ảnh hưởng bởi trường điện từ bên ngoài môi trường.

Nguyên lý cơ bản của việc che chắn bảo vệ là sử dụng hai kỹ thuật: Triệt tiêu sự phản xạ và triệt tiêu sự hấp thụ.

6. Các phương pháp thiết kế khử nhiễu


➤ Giao tiếp, bọc chắn và cáp




6. Các phương pháp thiết kế khử nhiễu

➤ Giao tiếp, bọc chắn và cáp


Clamp to range: (Min: 0 / Max: 0.01)




Clamp to range: (Min: 0 / Max: 0.01)





E_probe



E_probe




Facebook: Thiết kế mạch với Altium. 10.1109/ISAPE.200



6. Các phương pháp thiết kế khử nhiễu

➤ Giao tiếp, bọc chắn và cáp

Figure 2A Example of PCB-level shielding in a cellphone




6. Các phương pháp thiết kế khử nhiễu

➤ Giao tiếp, bọc chắn và cáp

Figure 8E Examples of heatsink shapes

(viewed from above) (refer to [13] and [14])



6. Các phương pháp thiết kế khử nhiễu

➤ Giao tiếp, bọc chắn và cáp

Figure 8G More on heatsink fins and device locations
(refer to [13] and [14])







Figure 8H Even more on heatsink fins and device locations
(refer to [13] and [14])




6. Các phương pháp thiết kế khử nhiễu

➤ Giao tiếp, bọc chắn và cáp



6. Các phương pháp thiết kế khử nhiễu

➤ PCB-to-chassis bonding




The word ‘chassis’ in this article refers to a metal support structure for a PCB, e.g. the wall or floor of a metal enclosure. A shielded metal enclosure makes a very good chassis for a PCB, but a chassis need not be a shield, or even an enclosure – it could just be a piece of metal.

6. Các phương pháp thiết kế khử nhiễu

➤ PCB-to-chassis bonding

Figure 3H The $\lambda/20$ PCB-chassis bonding rule
(a copy of Figure 2.27 from Chapter 2 of reference [11])



In air $\lambda = c/f$, where c = the speed of light (3.108 m/s), and when f is in Hz, λ is in metres.

6. Các phương pháp thiết kế khử nhiễu

➤ Bài tập: Đọc hiểu bài báo sau:

Using Via Fences for Crosstalk Reduction in PCB Circuits

Asanee Suntives, Arash Khajooeizadeh, Ramesh Abhari

Department of Electrical and Computer Engineering
McGill University

Montréal, Québec H3A 2A7, Canada

Email: (asanee.suntives, arash.khajooeizadeh)@mail.mcgill.ca, rabhari@ece.mcgill.ca


Yêu cầu: Viết báo cáo chỉ ra nội dung chính lĩnh hội được

6. Các phương pháp thiết kế khử nhiễu

➤ Đọc bài báo sau:

Ảnh hưởng cộng hưởng của “Stub” trên đường dẫn từ 1 lỗ VIA xuyên thấu đến đường Stripline trong bo mạch nhiều lớp

Resonance Stub Effect in a Transition From a Through Via Hole to a Stripline in Multilayer PCBs




6. Các phương pháp thiết kế khử nhiễu


➤ Đọc bài báo sau:

Ảnh hưởng cộng hưởng của “Stub” trên đường dẫn từ 1 lỗ VIA xuyên thấu đến đường Stripline trong bo mạch nhiều lớp

Resonance Stub Effect in a Transition From a Through Via Hole to a Stripline in Multilayer PCBs



(a)





(b)

Simulated insertion ($|S_{21}|$ -parameter) and return ($|S_{11}|$ -parameter) losses

6. Các phương pháp thiết kế khử nhiễu

➤ Đọc bài báo sau:


Câu hỏi: Theo hiệu ứng “Stub”, trường hợp nào sau đây tốt nhất?



6. Các phương pháp thiết kế khử nhiễu

➤ Bài tập thêm:

Câu 1: Nếu không có yêu cầu cụ thể về kích thước bo mạch, bạn sẽ lựa chọn kiểu hình vuông hay hình chữ nhật? Vì sao?




Ví dụ này thì $S = 60 \times 100 = 75 \times 80 = 6000 \text{ mm}^2$

6. Các phương pháp thiết kế khử nhiễu

➤ Bài tập vận dụng:

Câu 2: Với bo mạch chữ nhật, IC nên đặt theo hướng như thế nào thì tốt hơn?




6. Các phương pháp thiết kế khử nhiễu


➤ Bài tập vận dụng:

Câu 3: Các IC đặt như hai trường hợp dưới đây, trường hợp nào tốt hơn?

a,



b,



6. Các phương pháp thiết kế khử nhiễu

➤ Bài tập vận dụng – Đáp án chi tiết tại:

The screenshot shows a blog post on the elec2PCB.com website. The title of the post is "Những vấn đề cần suy nghĩ trước khi bắt tay vào thiết kế bo mạch in điện tử" (Some things to consider before starting to design a printed circuit board). The post was posted on August 26, 2016, by lpson. Below the title is a photograph of a green printed circuit board (PCB) with various electronic components, including a large central chip and several surface-mount components. A small LEGO-style figure wearing a blue hard hat and overalls stands next to the PCB, appearing to work on it. To the right of the post, there is a sidebar with social media links for Facebook and a section titled "TAGS" containing a list of technical terms related to PCB design. At the bottom of the sidebar, there is a "RECENT POSTS" section.

Những vấn đề cần suy nghĩ
trước khi bắt tay vào thiết kế bo
mạch in điện tử

Posted on August 26, 2016 by lpson

A small LEGO-style figure wearing a blue hard hat and overalls stands next to a green printed circuit board (PCB) with various electronic components.

FOLLOW US ON FACEBOOK

A screenshot of a Facebook page for "Elec2PCB Online Cou...". The page has 1,161 likes. A "Liked" button is visible. Below the page info, it says "You and 53 other friends like this" with a list of profile pictures.

Copper Regions Differential Pair Drill Pairs Drill Table Internal Plane Internal Power Layer Properties Layer Stack Length Tuning Multi Route Net Length Polygon Clearance Polygon Cutouts Polygon Pours Solid Regions Split Planes Tuning Route Tuning segments Tuning Style



RECENT POSTS

<https://elec2pcb.com/2016/08/26/nhung-van-de-can-suy-nghi-truoc-khi-bat-tay-vao-thiet-ke-bo-mach-in/>

7. Bài tập vẽ số 3



➤ Vẽ layout mạch sau:




Yêu cầu: Mạch 2 lớp, linh kiện sắp xếp 2 mặt

8. Bài tập dự án PCB mẫu



➤ Thực hiện dự án PCB mẫu sau:



Tài liệu tham khảo



- [2] T.Hermann, “**EMC Design Guide for Printed**”, Ford Motor Company.
- [5] T.C.Lun, ”**Designing for Board Level Electromagnetic Compatibility**”, Freescale Semiconductor.
- [9] Paul, “**C. Introduction to Electromagnetic Compatibility**”, John Wiley & Sons, 1992.
- [15] A.R. Macko, A. Nielsen, P. Bator, “**Electromagnetic Compatibility for Printed Circuits Boards**”, Ford Motor Company/Visteon, December, 1994.
- [17] Asanee Suntives, Arash Khajooeizadeh, Ramesh Abhari, “**Using Via Fences for Crosstalk Reduction in PCB Circuits**”, IEEE, 2006.
- [22] Mick Grant, “**Signal Integrity Considerations for High Speed Digital Hardware Design**”, White Paper, November 2002.
- [34] Prof Dr Wolfgang Langguth, “**Earthing & EMC Fundamentals of Electromagnetic Compatibility (EMC)**”, May 2006.
- [40] “**Printed-Circuit-Board Layout for Improved Electromagnetic Compatibility**”, Texas Instrument, 1996.
- [41] ...

FanPage



Elec2PCB Online Course System

Son | Home 11

Page Inbox 1 Notifications 6 Insights Publishing Tools Settings Help

Đây là nơi duy nhất cho BẠN 3 năm KINH NGHIỆM vẽ mạch tại công ty thiết kế PCB của Nhật

Đây là cách THUẬN LỢI NHẤT mà trong khoảng thời gian ngắn nhất BẠN có thể nắm vững một khối lượng tri thức (lý thuyết + thực hành) TRỌN VẸN NHẤT

Đây là sự lựa chọn tốt nhất giúp BẠN nắm bắt các tri thức một cách có HỆ THỐNG NHẤT

NHÂN hướng dẫn học thiết kế PCB online trực tuyến với KỸ SƯ tại công ty thiết kế PCB Nhật Bản

Liked Following Share ...

Sign Up

Elec2PCB Online Course System

@elec2pcb

Home Posts

Page Group



Trao đổi các vấn đề thiết kế PCB tại đây!

Hội chia sẻ kỹ năng thiết kế PCB

Joined Share Notifications ...

Discussion Members Photos Search this group

Write Post Add Photo / Video Create Poll More

ADD MEMBERS Enter name or email address...

**CỐ VẤN là các thành viên và học viên
của Elec2PCB.com**

START WITH **us**

Website



F:fb.com/elec2pcb **W:**elec2pcb.com **E:**elec2pcb@gmail.com **G:**fb.com/groups/elec2pcb/
"Elec2PCB - From basic electronics to advanced PCB design for everyone"




CÁC KHÓA HỌC ONLINE

PCB DESIGN & LAYOUT

OUR BLOG

INVITING INSTRUCTORS



Website: elec2pcb.com - Email: elec2pcb@gmail.com - Mobile: 0905 912 019



thank you!