

Exercice 1

Soit la table de vérité suivante

<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i>
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

Proposez une description VHDL complète permettant de réaliser la fonction de cette table de vérité. Implémentez et simulez-la dans Quartus et ModelSim Altera.

Exercice 2

Décrivez en VHDL un circuit qui réalise différentes opérations arithmétiques et logiques sur des opérandes 4 bits en fonction d'un sélecteur sur 3 bits.

Exercice 3

Écrivez, implémentez et simulez la description VHDL d'un décodeur pour afficheur 7 segments.