1. Source code and the note

```
6'b011000: ALUCtr1_o <= 4'b0011;  // mult 0011
這次新加的 MULT 把 ALU control 設成 0011
```


用來連接IF/ID stage 的 pipelined register

用來連接ID/EXstage 的 pipelined register

用來連接EX/MEM stage 的 pipelined register

用來連接MEM/WB stage 的 pipelined register

2. Your architecture



3. Hardware module analysis

跟Lab3的一樣, 只多了Pipe Reg和Pipe CPU

Adder: 使用2個Adder

(i) 負責計算PC+4

(ii) 負責計算imm

ALU: 負責邏輯及加減運算

ALU Ctrl: 負責ALU的control signal

Data Memory: 負責存放data的memory

Decoder: 針對不同的operation, 給予對應的control signal, 個人認為最重

要的核心,要傳到不同階段的Pipe_Reg Instr Memory: 負責解讀instruction

MUX 2to1: 使用4個2 x 1 MUX

(I) 判斷Write Register的值

(II) 檢查R -format 還是I -format

(III) 判斷Write Data 的值

(IV) 檢查是否執行branch

ProgramCounter: 了解目前的PC

Reg File: 拆解operation里要用到的register,并存到對應register

Shift_Left_Two_32: 向左移2個bit Sign_Extend: 延伸leftmost bit

Pipe CPU 1: 不同階段的data存到Pipe Reg并連起來

Pipe Reg: 使用4個Pipe Reg

- (I) 存 IF/ID stage
- (II) 存 ID/EX stage
- (III) 存 EX/MEM stage
- (IV) 存 MEM/WB stage

4. Problems you met and solutions

沒什麼問題,就是把Lab3的線路重新接過,再加入MULT

5. Summary

了解簡單的 Pipelined CPU 及 可能面對的 hazard

6. Bonus

(i) I1/I2 data hazard

12 和 13 的順序交換,再加上 1 個 NOP

(ii) 15/16, 18/19

可以通過 reorder instruction 同時解決

Modified Machine Code:

00100000010001000000000000000100

10101100000000010000000000000100

10001100000001000000000000000100

0010000001001110000000000001010

0000000011000010011000000100000

0000000100000110010100000100010

000000011100011010000000100100

001000000001001000000001100100